JPH10209093A - 貼り合わせ基板の作製方法 - Google Patents
貼り合わせ基板の作製方法Info
- Publication number
- JPH10209093A JPH10209093A JP9017685A JP1768597A JPH10209093A JP H10209093 A JPH10209093 A JP H10209093A JP 9017685 A JP9017685 A JP 9017685A JP 1768597 A JP1768597 A JP 1768597A JP H10209093 A JPH10209093 A JP H10209093A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- outer peripheral
- wafer
- ground
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims description 26
- 230000002093 peripheral effect Effects 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 102
- 239000002585 base Substances 0.000 description 27
- 239000010408 film Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 未結合部を除去するため、ボンドウエーハの
外周部を研削するのに、ボンドウエーハを薄く研削し、
生産性及びコストの低減をはかるとともに、ボンドウエ
ーハを薄く研削してもベースウエーハにダメージが達し
ないようにする。 【解決手段】 二枚の半導体基板のうち、少なくとも一
方の半導体基板の表面に酸化膜を形成し、該酸化膜を介
して他方の半導体基板と密着させ、これに酸化性雰囲気
下で熱処理を加えて強固に結合させた後、デバイス作製
側基板の外周部を所定厚まで研削して除去し、その後エ
ッチングにより該デバイス作製側基板外周部の未結合部
を完全に除去し、しかる後に該デバイス作製側基板を研
削・研磨して、所望厚さまで薄膜化する貼り合わせ基板
の作製方法において、前記デバイス作製側基板２の外周
部を所定厚まで研削して除去するのに、砥石１０を基板
の外周方向から中心方向に向けて相対的に移動させるよ
うにして研削する、ことを特徴とする貼り合わせ基板の
作製方法。
外周部を研削するのに、ボンドウエーハを薄く研削し、
生産性及びコストの低減をはかるとともに、ボンドウエ
ーハを薄く研削してもベースウエーハにダメージが達し
ないようにする。 【解決手段】 二枚の半導体基板のうち、少なくとも一
方の半導体基板の表面に酸化膜を形成し、該酸化膜を介
して他方の半導体基板と密着させ、これに酸化性雰囲気
下で熱処理を加えて強固に結合させた後、デバイス作製
側基板の外周部を所定厚まで研削して除去し、その後エ
ッチングにより該デバイス作製側基板外周部の未結合部
を完全に除去し、しかる後に該デバイス作製側基板を研
削・研磨して、所望厚さまで薄膜化する貼り合わせ基板
の作製方法において、前記デバイス作製側基板２の外周
部を所定厚まで研削して除去するのに、砥石１０を基板
の外周方向から中心方向に向けて相対的に移動させるよ
うにして研削する、ことを特徴とする貼り合わせ基板の
作製方法。
Description
【０００１】
【発明の属する技術分野】本発明は、二枚の基板を貼り
合わせる貼り合わせ基板の作製方法、特には二枚のシリ
コン単結晶基板をシリコン酸化膜を介して貼り合わせて
作製する、いわゆる貼り合わせＳＯＩ（Silicon on Ins
ulator）基板の作製方法に関する。
合わせる貼り合わせ基板の作製方法、特には二枚のシリ
コン単結晶基板をシリコン酸化膜を介して貼り合わせて
作製する、いわゆる貼り合わせＳＯＩ（Silicon on Ins
ulator）基板の作製方法に関する。
【０００２】
【従来の技術】ＳＯＩ基板の作製方法として、２枚のシ
リコン単結晶基板をシリコン酸化膜を介して貼り合わせ
る技術、例えば特公平５−４６０８６号公報に示される
ように、少なくとも一方の基板に酸化膜を形成し、接合
面に異物を介在させることなく相互に密着させた後、お
よそ２００〜１２００℃の温度で熱処理し結合強度を高
める方法が、従来より知られている。
リコン単結晶基板をシリコン酸化膜を介して貼り合わせ
る技術、例えば特公平５−４６０８６号公報に示される
ように、少なくとも一方の基板に酸化膜を形成し、接合
面に異物を介在させることなく相互に密着させた後、お
よそ２００〜１２００℃の温度で熱処理し結合強度を高
める方法が、従来より知られている。
【０００３】熱処理を行うことにより結合強度が高めら
れた貼り合わせ基板は、その後の研削及び研磨工程が可
能となるため、デバイス作製側基板を研削及び研磨によ
り所望の厚さに薄膜化することにより、素子形成を行う
ＳＯＩ層を形成することができる。
れた貼り合わせ基板は、その後の研削及び研磨工程が可
能となるため、デバイス作製側基板を研削及び研磨によ
り所望の厚さに薄膜化することにより、素子形成を行う
ＳＯＩ層を形成することができる。
【０００４】しかし、こうして作製された貼り合わせ基
板の周辺約１〜３ｍｍには、未結合部分が存在すること
が知られており、この部分を除去するため、例えば特開
平３−８９５１９号、特開平４−２６３４２５号、特開
平３−２５０６１６号、特開昭６４−８９３４６号のよ
うな技術が開発されている。
板の周辺約１〜３ｍｍには、未結合部分が存在すること
が知られており、この部分を除去するため、例えば特開
平３−８９５１９号、特開平４−２６３４２５号、特開
平３−２５０６１６号、特開昭６４−８９３４６号のよ
うな技術が開発されている。
【０００５】これらの方法は、未結合部の除去はできる
けれども、デバイス作製側基板（ボンドウエーハ）の外
周部を、支持基板となる他方の基板（ベースウエーハ）
に達するまで研削するものであるために、ベースウエー
ハの形状を変更するものであったり、ウエーハ周辺部を
除いてマスキングテープを粘着し、然る後にエッチング
して、ウエーハ周辺部の未結合部を除去するものである
ために、工程が複雑なものであったり、ボンドウエーハ
の周辺部全部をエッチングにより除去するものであるた
めに、時間がかかりコストが高い上に、生産性も低いも
のであったり、問題が多い。
けれども、デバイス作製側基板（ボンドウエーハ）の外
周部を、支持基板となる他方の基板（ベースウエーハ）
に達するまで研削するものであるために、ベースウエー
ハの形状を変更するものであったり、ウエーハ周辺部を
除いてマスキングテープを粘着し、然る後にエッチング
して、ウエーハ周辺部の未結合部を除去するものである
ために、工程が複雑なものであったり、ボンドウエーハ
の周辺部全部をエッチングにより除去するものであるた
めに、時間がかかりコストが高い上に、生産性も低いも
のであったり、問題が多い。
【０００６】一方、このような問題点を解決するものと
して、特開平７−４５４８５号のような方法が提案され
ている。これは、二枚の半導体基板のうち、少なくとも
一方の半導体基板の表面に酸化膜を形成し、該酸化膜を
介して他方の半導体基板と密着させ、これに酸化性雰囲
気下で熱処理を加えて強固に結合させた後、未結合部を
除去するのに、ボンドウエーハの外周部をベースウエー
ハにダメージが達しない厚さまで研削して除去し、その
後エッチングにより該ボンドウエーハ外周部の未結合部
を完全に除去し、しかる後に該ボンドウエーハを研削・
研磨して、所望厚さまで薄膜化することによって貼り合
わせ基板を作製する方法である。
して、特開平７−４５４８５号のような方法が提案され
ている。これは、二枚の半導体基板のうち、少なくとも
一方の半導体基板の表面に酸化膜を形成し、該酸化膜を
介して他方の半導体基板と密着させ、これに酸化性雰囲
気下で熱処理を加えて強固に結合させた後、未結合部を
除去するのに、ボンドウエーハの外周部をベースウエー
ハにダメージが達しない厚さまで研削して除去し、その
後エッチングにより該ボンドウエーハ外周部の未結合部
を完全に除去し、しかる後に該ボンドウエーハを研削・
研磨して、所望厚さまで薄膜化することによって貼り合
わせ基板を作製する方法である。
【０００７】この方法では、ベースウエーハの形状を変
更することもないし、マスキングテープ等を用いる必要
がなく、工程もそれほど複雑なものとはならない等の利
点がある。
更することもないし、マスキングテープ等を用いる必要
がなく、工程もそれほど複雑なものとはならない等の利
点がある。
【０００８】
【発明が解決しようとする課題】ところが、未結合部を
除去するため、ボンドウエーハの外周部をベースウエー
ハにダメージが達しない厚さまで研削して除去するの
に、実際はかなり厚い厚さを残さなくては、ベースウエ
ーハにダメージが到達してしまい、その後のエッチング
によりボンドウエーハ外周部の未結合部を完全に除去す
る際に、ダメージを受けた酸化膜を通ってエッチング液
がベースウエーハ表面にも達し、この部分に傷や凹凸を
発生させ、その後のデバイス工程における歩留を低下さ
せてしまう。
除去するため、ボンドウエーハの外周部をベースウエー
ハにダメージが達しない厚さまで研削して除去するの
に、実際はかなり厚い厚さを残さなくては、ベースウエ
ーハにダメージが到達してしまい、その後のエッチング
によりボンドウエーハ外周部の未結合部を完全に除去す
る際に、ダメージを受けた酸化膜を通ってエッチング液
がベースウエーハ表面にも達し、この部分に傷や凹凸を
発生させ、その後のデバイス工程における歩留を低下さ
せてしまう。
【０００９】一方、ボンドウエーハ外周部の研削量を少
なくすれば、上記の問題はなくなるものの、エッチング
による取りしろが多くなるために、時間がかかり、エッ
チング液その他のコストがかさみ、機械的研削をするこ
との利点が失われてしまい、かえって前記のようなボン
ドウエーハ周辺部全部をエッチングにより除去した方
が、工程数が少なくて良いというような結果となってし
まう。
なくすれば、上記の問題はなくなるものの、エッチング
による取りしろが多くなるために、時間がかかり、エッ
チング液その他のコストがかさみ、機械的研削をするこ
との利点が失われてしまい、かえって前記のようなボン
ドウエーハ周辺部全部をエッチングにより除去した方
が、工程数が少なくて良いというような結果となってし
まう。
【００１０】そこで、本発明は上記問題点に鑑みなされ
たもので、未結合部を除去するため、ボンドウエーハの
外周部を研削するのに、できるだけボンドウエーハを薄
く研削し、生産性およびコストの低減をはかるととも
に、このようにボンドウエーハを薄く研削してもベース
ウエーハにダメージが達しないようにすることができる
貼り合わせ基板の作製方法を提供することを目的として
いる。
たもので、未結合部を除去するため、ボンドウエーハの
外周部を研削するのに、できるだけボンドウエーハを薄
く研削し、生産性およびコストの低減をはかるととも
に、このようにボンドウエーハを薄く研削してもベース
ウエーハにダメージが達しないようにすることができる
貼り合わせ基板の作製方法を提供することを目的として
いる。
【００１１】
【課題を解決するための手段】上記目的を達成すべく本
発明の請求項１に記載した発明は、二枚の半導体基板の
うち、少なくとも一方の半導体基板の表面に酸化膜を形
成し、該酸化膜を介して他方の半導体基板と密着させ、
これに酸化性雰囲気下で熱処理を加えて強固に結合させ
た後、デバイス作製側基板の外周部を所定厚まで研削し
て除去し、その後エッチングにより該デバイス作製側基
板外周部の未結合部を完全に除去し、しかる後に該デバ
イス作製側基板を研削・研磨して、所望厚さまで薄膜化
する貼り合わせ基板の作製方法において、前記デバイス
作製側基板の外周部を所定厚まで研削して除去するの
に、砥石を基板の外周方向から中心方向に向けて相対的
に移動させるようにして研削する、ことを特徴とする貼
り合わせ基板の作製方法である。
発明の請求項１に記載した発明は、二枚の半導体基板の
うち、少なくとも一方の半導体基板の表面に酸化膜を形
成し、該酸化膜を介して他方の半導体基板と密着させ、
これに酸化性雰囲気下で熱処理を加えて強固に結合させ
た後、デバイス作製側基板の外周部を所定厚まで研削し
て除去し、その後エッチングにより該デバイス作製側基
板外周部の未結合部を完全に除去し、しかる後に該デバ
イス作製側基板を研削・研磨して、所望厚さまで薄膜化
する貼り合わせ基板の作製方法において、前記デバイス
作製側基板の外周部を所定厚まで研削して除去するの
に、砥石を基板の外周方向から中心方向に向けて相対的
に移動させるようにして研削する、ことを特徴とする貼
り合わせ基板の作製方法である。
【００１２】このように、ボンドウエーハの外周部を所
定厚まで研削して除去するのに、砥石を基板の外周方向
から中心方向に向けて相対的に移動させるようにして研
削すれば、ウエーハ厚さ方向のダメージが少なく、ベー
スウエーハにダメージを与えることなくボンドウエーハ
を薄く研削することができる。
定厚まで研削して除去するのに、砥石を基板の外周方向
から中心方向に向けて相対的に移動させるようにして研
削すれば、ウエーハ厚さ方向のダメージが少なく、ベー
スウエーハにダメージを与えることなくボンドウエーハ
を薄く研削することができる。
【００１３】また、本発明の請求項２に記載した発明
は、半導体基板と絶縁基板とを密着させ、これに酸化性
雰囲気下で熱処理を加えて強固に結合させた後、半導体
基板の外周部を所定厚まで研削して除去し、その後エッ
チングにより該半導体基板外周部の未結合部を完全に除
去し、しかる後に半導体基板を研削・研磨して、所望厚
さまで薄膜化する貼り合わせ基板の作製方法において、
前記半導体基板の外周部を所定厚まで研削して除去する
のに、砥石を基板の外周方向から中心方向に向けて相対
的に移動させるようにして研削する、ことを特徴とする
貼り合わせ基板の作製方法。
は、半導体基板と絶縁基板とを密着させ、これに酸化性
雰囲気下で熱処理を加えて強固に結合させた後、半導体
基板の外周部を所定厚まで研削して除去し、その後エッ
チングにより該半導体基板外周部の未結合部を完全に除
去し、しかる後に半導体基板を研削・研磨して、所望厚
さまで薄膜化する貼り合わせ基板の作製方法において、
前記半導体基板の外周部を所定厚まで研削して除去する
のに、砥石を基板の外周方向から中心方向に向けて相対
的に移動させるようにして研削する、ことを特徴とする
貼り合わせ基板の作製方法。
【００１４】このように、本発明は、二枚の半導体基板
を貼り合わせる場合に限らず、半導体基板と絶縁基板を
貼り合わせて、貼り合わせ基板を作製する場合におい
て、半導体基板の外周部の未結合部を除去する研削にお
いても有効である。
を貼り合わせる場合に限らず、半導体基板と絶縁基板を
貼り合わせて、貼り合わせ基板を作製する場合におい
て、半導体基板の外周部の未結合部を除去する研削にお
いても有効である。
【００１５】そして、この場合請求項３のように、半導
体基板の外周部の研削は、デバイス作製側基板が２０〜
１５０ミクロン厚となるまで研削して除去するようにす
るのが望ましい。このように、本発明では、ベースウエ
ーハにダメージを与えることなく、２０〜１５０ミクロ
ン厚までボンドウエーハを研削することができるので、
その後のエッチング工程で時間を短縮することができ、
高品質の貼り合わせ基板を、高生産性、低コストで得る
ことができる。
体基板の外周部の研削は、デバイス作製側基板が２０〜
１５０ミクロン厚となるまで研削して除去するようにす
るのが望ましい。このように、本発明では、ベースウエ
ーハにダメージを与えることなく、２０〜１５０ミクロ
ン厚までボンドウエーハを研削することができるので、
その後のエッチング工程で時間を短縮することができ、
高品質の貼り合わせ基板を、高生産性、低コストで得る
ことができる。
【００１６】
【発明の実施の形態】以下に本発明の実施の形態を、二
枚の半導体基板を貼り合わせる場合につき、図面を参照
して説明するが、本発明はこれらに限定されるものでは
ない。ここで、図１は本発明にかかる貼り合わせ基板の
作製工程の概略を示す説明図である。図２は、本発明に
かかるボンドウエーハの外周部を所定厚まで研削して除
去する場合を示した説明図である。図３（Ａ）、（Ｂ）
は、従来のボンドウエーハの外周部を所定厚まで研削し
て除去する場合を示した説明図である。
枚の半導体基板を貼り合わせる場合につき、図面を参照
して説明するが、本発明はこれらに限定されるものでは
ない。ここで、図１は本発明にかかる貼り合わせ基板の
作製工程の概略を示す説明図である。図２は、本発明に
かかるボンドウエーハの外周部を所定厚まで研削して除
去する場合を示した説明図である。図３（Ａ）、（Ｂ）
は、従来のボンドウエーハの外周部を所定厚まで研削し
て除去する場合を示した説明図である。
【００１７】図１においてまず、貼り合わせによりＳＯ
Ｉ基板を作製するための原料ウェーハ（単結晶シリコン
鏡面ウエーハ：例えばチョクラルスキー法で作製した直
径５インチ、方位＜１００＞のもの）であるボンドウェ
ーハ２及びベースウェーハ３を用意する（図１
（ａ））。そして、用意されたシリコン単結晶基板のう
ち、ボンドウェーハ２に熱処理を施し、ボンドウエーハ
表面に酸化膜４を形成する（図１（ｂ））。
Ｉ基板を作製するための原料ウェーハ（単結晶シリコン
鏡面ウエーハ：例えばチョクラルスキー法で作製した直
径５インチ、方位＜１００＞のもの）であるボンドウェ
ーハ２及びベースウェーハ３を用意する（図１
（ａ））。そして、用意されたシリコン単結晶基板のう
ち、ボンドウェーハ２に熱処理を施し、ボンドウエーハ
表面に酸化膜４を形成する（図１（ｂ））。
【００１８】次に、この酸化膜を形成したボンドウエー
ハ２とベースウエーハ３を清浄な雰囲気下で密着させる
（図１（ｃ））。これに酸化性雰囲気下で熱処理を加え
て、ボンドウエーハ２とベースウエーハ３を強固に結合
させ、貼り合わせ基板１とする。熱処理条件としては、
例えば、酸素または水蒸気を含む雰囲気下、２００℃〜
１２００℃の温度で行えば良い（図１（ｄ））。この
時、ボンドウエーハ２とベースウエーハ３が強固に結合
されるとともに、貼り合わせ基板１の外表面全体にも、
後工程でエッチング被膜となる酸化膜５が形成される。
ハ２とベースウエーハ３を清浄な雰囲気下で密着させる
（図１（ｃ））。これに酸化性雰囲気下で熱処理を加え
て、ボンドウエーハ２とベースウエーハ３を強固に結合
させ、貼り合わせ基板１とする。熱処理条件としては、
例えば、酸素または水蒸気を含む雰囲気下、２００℃〜
１２００℃の温度で行えば良い（図１（ｄ））。この
時、ボンドウエーハ２とベースウエーハ３が強固に結合
されるとともに、貼り合わせ基板１の外表面全体にも、
後工程でエッチング被膜となる酸化膜５が形成される。
【００１９】こうして結合された貼り合わせ基板１の外
周部約２ｍｍには、ボンドウエーハ２とベースウエーハ
３の未結合部が存在している。このような未結合部は、
デバイスを作製するＳＯＩ層として用いることができな
い上に、後工程で剥れ落ちて、種々の問題を引き起こす
ため除去する必要がある。
周部約２ｍｍには、ボンドウエーハ２とベースウエーハ
３の未結合部が存在している。このような未結合部は、
デバイスを作製するＳＯＩ層として用いることができな
い上に、後工程で剥れ落ちて、種々の問題を引き起こす
ため除去する必要がある。
【００２０】未結合部を除去するには、図１（ｅ）に示
すように、まず未結合部が存在するボンドウエーハ２の
外周部を所定厚ｔまで研削して除去する。研削によれ
ば、高速で除去することができるし、加工精度もよいか
らである。この場合、所定厚ｔとしてはできるだけ薄く
した方が、後工程であるエッチング工程での取りしろを
減少させることができるので好ましい。
すように、まず未結合部が存在するボンドウエーハ２の
外周部を所定厚ｔまで研削して除去する。研削によれ
ば、高速で除去することができるし、加工精度もよいか
らである。この場合、所定厚ｔとしてはできるだけ薄く
した方が、後工程であるエッチング工程での取りしろを
減少させることができるので好ましい。
【００２１】しかし、エッチングと異なりシリコンウエ
ーハを機械的に研削すると、加工歪みが生じることは良
く知られており、あまり所定厚ｔを薄くすると、埋め込
み酸化膜４、あるいはベースウエーハ３に加工歪みのよ
うなダメージが到達してしまい、その後のエッチングに
よりボンドウエーハ２の外周部の未結合部を完全に除去
する際に、ダメージを受けた埋め込み酸化膜４を通って
エッチング液が、ベースウエーハ３の表面にも達し、こ
の部分に傷や凹凸を発生させ、その後のデバイス工程に
おける歩留を低下させてしまう。
ーハを機械的に研削すると、加工歪みが生じることは良
く知られており、あまり所定厚ｔを薄くすると、埋め込
み酸化膜４、あるいはベースウエーハ３に加工歪みのよ
うなダメージが到達してしまい、その後のエッチングに
よりボンドウエーハ２の外周部の未結合部を完全に除去
する際に、ダメージを受けた埋め込み酸化膜４を通って
エッチング液が、ベースウエーハ３の表面にも達し、こ
の部分に傷や凹凸を発生させ、その後のデバイス工程に
おける歩留を低下させてしまう。
【００２２】そこで、埋め込み酸化膜４、ベースウエー
ハ３にダメージを与えることなく、いかに薄くボンドウ
エーハ２の外周部を研削するかが問題となる。従来、ボ
ンドウエーハ２の外周部の研削は、図３（Ａ）、（Ｂ）
に示すように、回転可能なステージ１１上に、貼り合わ
せ基板１を固定支持し、貼り合わせ基板１を回転させる
とともに、これに砥石１０を回転させながらボンドウエ
ーハ２の主面方向から（上方から）近接させ、ボンドウ
エーハ２の外周部を基板の厚さ方向に研削していた。
ハ３にダメージを与えることなく、いかに薄くボンドウ
エーハ２の外周部を研削するかが問題となる。従来、ボ
ンドウエーハ２の外周部の研削は、図３（Ａ）、（Ｂ）
に示すように、回転可能なステージ１１上に、貼り合わ
せ基板１を固定支持し、貼り合わせ基板１を回転させる
とともに、これに砥石１０を回転させながらボンドウエ
ーハ２の主面方向から（上方から）近接させ、ボンドウ
エーハ２の外周部を基板の厚さ方向に研削していた。
【００２３】しかし、本発明者らの実験的研究の結果、
ウエーハの厚さ方向に向かって砥石１０を押し当てて研
削を行うと、研削によるダメージが砥石の進行方向に入
りやすく、埋め込み酸化膜４あるいはベースウエーハ３
表面にダメージを与えやすいことがわかった。そこで、
従来はボンドウエーハ２の研削による除去量を抑制し、
所定厚ｔとして、少なくとも１５０ミクロンは残す必要
があった。
ウエーハの厚さ方向に向かって砥石１０を押し当てて研
削を行うと、研削によるダメージが砥石の進行方向に入
りやすく、埋め込み酸化膜４あるいはベースウエーハ３
表面にダメージを与えやすいことがわかった。そこで、
従来はボンドウエーハ２の研削による除去量を抑制し、
所定厚ｔとして、少なくとも１５０ミクロンは残す必要
があった。
【００２４】このように、１５０ミクロン以上もの厚さ
を残すと、その後のエッチングによる取りしろが多くな
るために、例えば４時間以上といったエッチング時間が
かかり、エッチング液その他のコストがかさみ、機械的
研削をすることの利点が失われてしまう。
を残すと、その後のエッチングによる取りしろが多くな
るために、例えば４時間以上といったエッチング時間が
かかり、エッチング液その他のコストがかさみ、機械的
研削をすることの利点が失われてしまう。
【００２５】そこで、本発明にあっては、図２に示すよ
うに、ボンドウエーハ２の外周部を所定厚ｔまで研削し
て除去するのに、砥石１０をボンドウエーハ２の外周方
向から中心方向に向けて相対的に移動させるようにして
研削するようにした。
うに、ボンドウエーハ２の外周部を所定厚ｔまで研削し
て除去するのに、砥石１０をボンドウエーハ２の外周方
向から中心方向に向けて相対的に移動させるようにして
研削するようにした。
【００２６】この場合、例えば貼り合わせ基板１と砥石
１０の高さおよび距離を所定位置に保ち、不図示の回転
機構によって相互に逆方向に回転させ、砥石１０を不図
示の移動機構により水平移動させることによって、ボン
ドウエーハ２の外周部をウエーハ中心部に向けて研削し
て行く。逆に、砥石１０の位置を固定し、ステージ１１
を不図示の移動機構により水平移動させて、ボンドウエ
ーハ２の外周部を砥石１０に押し当ててもよい。
１０の高さおよび距離を所定位置に保ち、不図示の回転
機構によって相互に逆方向に回転させ、砥石１０を不図
示の移動機構により水平移動させることによって、ボン
ドウエーハ２の外周部をウエーハ中心部に向けて研削し
て行く。逆に、砥石１０の位置を固定し、ステージ１１
を不図示の移動機構により水平移動させて、ボンドウエ
ーハ２の外周部を砥石１０に押し当ててもよい。
【００２７】そして、ボンドウエーハ２の外周研削後の
所定厚ｔは、砥石１０とボンドウエーハ２の高さ方向の
位置関係を調整することによって制御することができ
る。そして、本発明にあっては、上記砥石１０とボンド
ウエーハ２の相対的な高さ位置を調整して、所定厚ｔを
２０〜１５０ミクロンとすることができる。
所定厚ｔは、砥石１０とボンドウエーハ２の高さ方向の
位置関係を調整することによって制御することができ
る。そして、本発明にあっては、上記砥石１０とボンド
ウエーハ２の相対的な高さ位置を調整して、所定厚ｔを
２０〜１５０ミクロンとすることができる。
【００２８】これは、本発明では研削をボンドウエーハ
２の外周方向から中心方向に向けて研削するようにした
ので、ダメージは砥石の進行方向である、ウエーハの中
心方向に入り、厚さ方向のダメージは少ないからであ
る。したがって、例えボンドウエーハ２の外周を、２０
〜１５０ミクロンといった厚さまで薄く研削しても、埋
め込み酸化膜４あるいはベースウエーハ３にダメージが
入らない。一方、ボンドウエーハ２の中心方向に入るダ
メージが大きくなるが、これは砥石１０で研削するボン
ドウエーハ２の外周幅ｗを減少させ、ダメージは次工程
のエッチングで除去すれば問題ない。
２の外周方向から中心方向に向けて研削するようにした
ので、ダメージは砥石の進行方向である、ウエーハの中
心方向に入り、厚さ方向のダメージは少ないからであ
る。したがって、例えボンドウエーハ２の外周を、２０
〜１５０ミクロンといった厚さまで薄く研削しても、埋
め込み酸化膜４あるいはベースウエーハ３にダメージが
入らない。一方、ボンドウエーハ２の中心方向に入るダ
メージが大きくなるが、これは砥石１０で研削するボン
ドウエーハ２の外周幅ｗを減少させ、ダメージは次工程
のエッチングで除去すれば問題ない。
【００２９】こうして、本発明では埋め込み酸化膜４、
ベースウエーハ３にダメージを与えることなく、ボンド
ウエーハ２の外周部を２０〜１５０ミクロン厚という薄
い厚さまで研削することを可能とする。ただし、ウエー
ハ外周方向から研削しても、ウエーハ厚さ方向に、約１
０ミクロン程度のダメージが入るので、２０ミクロン未
満まで研削すると埋め込み酸化膜、ベースウエーハにダ
メージを与える可能性があるため、好ましくない。
ベースウエーハ３にダメージを与えることなく、ボンド
ウエーハ２の外周部を２０〜１５０ミクロン厚という薄
い厚さまで研削することを可能とする。ただし、ウエー
ハ外周方向から研削しても、ウエーハ厚さ方向に、約１
０ミクロン程度のダメージが入るので、２０ミクロン未
満まで研削すると埋め込み酸化膜、ベースウエーハにダ
メージを与える可能性があるため、好ましくない。
【００３０】次に、図１（ｆ）のように、エッチングに
よりボンドウエーハ２外周部の未結合部を完全に除去す
る。これは、酸化膜にくらべてシリコン単結晶のエッチ
ング速度が格段に大きいエッチング液に、貼り合わせ基
板１を浸漬することによって、簡単に行うことができ
る。すなわち、ボンドウエーハ２の外周部は、研削によ
ってシリコンが露出しているために、エッチング液によ
ってエッチングされるが、貼り合わせ基板１の他の部分
は、酸化膜５で覆われているためにエッチングされな
い。このようなエッチングとしては、ＫＯＨ，ＮａＯＨ
等によるいわゆるアルカリエッチングを挙げることがで
きる。
よりボンドウエーハ２外周部の未結合部を完全に除去す
る。これは、酸化膜にくらべてシリコン単結晶のエッチ
ング速度が格段に大きいエッチング液に、貼り合わせ基
板１を浸漬することによって、簡単に行うことができ
る。すなわち、ボンドウエーハ２の外周部は、研削によ
ってシリコンが露出しているために、エッチング液によ
ってエッチングされるが、貼り合わせ基板１の他の部分
は、酸化膜５で覆われているためにエッチングされな
い。このようなエッチングとしては、ＫＯＨ，ＮａＯＨ
等によるいわゆるアルカリエッチングを挙げることがで
きる。
【００３１】そして、本発明では研削によりボンドウエ
ーハ２の外周部の厚さは十分に薄くされているため、短
時間のエッチングで貼り合わせ基板１の外周部に存在す
る未結合部を完全に除去することができる。
ーハ２の外周部の厚さは十分に薄くされているため、短
時間のエッチングで貼り合わせ基板１の外周部に存在す
る未結合部を完全に除去することができる。
【００３２】最後に、図１（ｇ）に示すように、ボンド
ウエーハ２の表面を通常の方法に従い研削・研磨して、
所望厚さまで薄膜化すれば、ＳＯＩ層６を有する貼り合
わせ基板を作製することができる。
ウエーハ２の表面を通常の方法に従い研削・研磨して、
所望厚さまで薄膜化すれば、ＳＯＩ層６を有する貼り合
わせ基板を作製することができる。
【００３３】
【実施例】次に本発明の実施例および比較例をあげる。 （実施例、比較例）まず、直径１２５ｍｍ（５イン
チ）、厚さ６２５ミクロン、導電型ｐ型、抵抗率４〜６
Ω・cm の鏡面研磨されたＣＺ基板を２０枚用意し、１０
枚をボンドウェーハ用、１０枚をベースウェーハ用に分
類した。そして、これらのウェーハを図１の（ａ）〜
（ｄ）の工程にしたがい結合し、図１（ｄ）のような貼
り合わせ基板を１０枚作製した。
チ）、厚さ６２５ミクロン、導電型ｐ型、抵抗率４〜６
Ω・cm の鏡面研磨されたＣＺ基板を２０枚用意し、１０
枚をボンドウェーハ用、１０枚をベースウェーハ用に分
類した。そして、これらのウェーハを図１の（ａ）〜
（ｄ）の工程にしたがい結合し、図１（ｄ）のような貼
り合わせ基板を１０枚作製した。
【００３４】これらのうち５枚については、図２に示し
たように、ボンドウエーハの外周部を、ウエーハの外周
方向から、中心に向けて研削し（実施例）、残りの５枚
については図３に示した従来のように、ウエーハの厚さ
方向に研削を行った（比較例）。
たように、ボンドウエーハの外周部を、ウエーハの外周
方向から、中心に向けて研削し（実施例）、残りの５枚
については図３に示した従来のように、ウエーハの厚さ
方向に研削を行った（比較例）。
【００３５】研削条件としては、＃８００のダイヤモン
ド砥石を用い、砥石の周速１６００ｍ／ｍｉｎ，ウエー
ハの周速３００ｍｍ／ｍｉｎで相互に逆回転させた。研
削速度は、０．６ｍｍ／ｍｉｎとし、ボンドウエーハの
外周約３ｍｍを、厚さ１００ミクロンとなるまで研削し
て除去した。実施例と比較例とでは、砥石による研削方
向以外の上記の条件は同じとした。
ド砥石を用い、砥石の周速１６００ｍ／ｍｉｎ，ウエー
ハの周速３００ｍｍ／ｍｉｎで相互に逆回転させた。研
削速度は、０．６ｍｍ／ｍｉｎとし、ボンドウエーハの
外周約３ｍｍを、厚さ１００ミクロンとなるまで研削し
て除去した。実施例と比較例とでは、砥石による研削方
向以外の上記の条件は同じとした。
【００３６】こうして、ボンドウエーハ外周部の研削が
終了した貼り合わせ基板１０枚を、研削した外周部の未
結合部が完全に除去されるように、シリコン単結晶約１
３０ミクロンがエッチングされる条件である、７０℃で
５０％ＮａＯＨ液に約３．５時間浸漬して、ウエーハ外
周部の未結合部を完全に除去した。
終了した貼り合わせ基板１０枚を、研削した外周部の未
結合部が完全に除去されるように、シリコン単結晶約１
３０ミクロンがエッチングされる条件である、７０℃で
５０％ＮａＯＨ液に約３．５時間浸漬して、ウエーハ外
周部の未結合部を完全に除去した。
【００３７】その後、通常行われている研削・研磨を行
い、図１（ｇ）のごとき厚さ２ミクロンのＳＯＩ層を有
する、貼り合わせ基板を作製した。こうしてできたＳＯ
Ｉ基板１０枚のベースウエーハ３の表面のテラス部７に
存在する傷の数を、光学顕微鏡にてカウントした。その
結果、従来法である比較例の方法で研削したものには、
２０〜５０個／枚の傷が観察されたが、本発明の方法で
研削したものには、研削が原因と思われる傷は検出され
なかった。
い、図１（ｇ）のごとき厚さ２ミクロンのＳＯＩ層を有
する、貼り合わせ基板を作製した。こうしてできたＳＯ
Ｉ基板１０枚のベースウエーハ３の表面のテラス部７に
存在する傷の数を、光学顕微鏡にてカウントした。その
結果、従来法である比較例の方法で研削したものには、
２０〜５０個／枚の傷が観察されたが、本発明の方法で
研削したものには、研削が原因と思われる傷は検出され
なかった。
【００３８】尚、本発明は、上記実施形態に限定される
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
【００３９】例えば、上記実施形態では二枚の半導体基
板を貼り合わせて、貼り合わせ基板を作製する場合を中
心に説明したが、本発明は半導体基板と石英、炭化珪
素、窒化珪素、アルミナ、サファイヤ、その他のセラミ
ックス材のような絶縁基板とを貼り合わせて、貼り合わ
せ基板を作製する場合にも周辺未結合部が発生するの
で、これを除去するのに有効である。
板を貼り合わせて、貼り合わせ基板を作製する場合を中
心に説明したが、本発明は半導体基板と石英、炭化珪
素、窒化珪素、アルミナ、サファイヤ、その他のセラミ
ックス材のような絶縁基板とを貼り合わせて、貼り合わ
せ基板を作製する場合にも周辺未結合部が発生するの
で、これを除去するのに有効である。
【００４０】
【発明の効果】以上説明したように、本発明では貼り合
わせ基板の作製方法において、未結合部を除去するた
め、ボンドウエーハの外周部を所定厚まで研削して除去
するのに、砥石を基板の外周方向から中心方向に向けて
相対的に移動させるようにしたので、ウエーハ厚さ方向
のダメージが少なく、ベースウエーハにダメージを与え
ることなく、ボンドウエーハを例えば２０〜１５０ミク
ロンという、薄い厚さまで研削することができる。した
がって、その後のエッチング工程での時間を短縮するこ
とができ、高品質の貼り合わせ基板を、高生産性、低コ
ストで作製することができる。そして、本発明は、二枚
の半導体基板を貼り合わせる場合に限らず、半導体基板
と絶縁基板を貼り合わせて、貼り合わせ基板を作製する
場合において、半導体基板の外周部の未結合部を除去す
る研削においても同様に有効である。
わせ基板の作製方法において、未結合部を除去するた
め、ボンドウエーハの外周部を所定厚まで研削して除去
するのに、砥石を基板の外周方向から中心方向に向けて
相対的に移動させるようにしたので、ウエーハ厚さ方向
のダメージが少なく、ベースウエーハにダメージを与え
ることなく、ボンドウエーハを例えば２０〜１５０ミク
ロンという、薄い厚さまで研削することができる。した
がって、その後のエッチング工程での時間を短縮するこ
とができ、高品質の貼り合わせ基板を、高生産性、低コ
ストで作製することができる。そして、本発明は、二枚
の半導体基板を貼り合わせる場合に限らず、半導体基板
と絶縁基板を貼り合わせて、貼り合わせ基板を作製する
場合において、半導体基板の外周部の未結合部を除去す
る研削においても同様に有効である。
【図１】（ａ）〜（ｇ）は、本発明にかかる貼り合わせ
基板の作製工程の概略を示す説明図である。
基板の作製工程の概略を示す説明図である。
【図２】本発明にかかるボンドウエーハの外周部を所定
厚まで研削して除去する場合を示した説明図である。
厚まで研削して除去する場合を示した説明図である。
【図３】（Ａ）、（Ｂ）は、従来のボンドウエーハの外
周部を所定厚まで研削して除去する場合を示した説明図
である。
周部を所定厚まで研削して除去する場合を示した説明図
である。
１…貼り合わせ基板、 ２…ボンドウエ
ーハ、３…ベースウエーハ、 ４…酸化
膜（埋め込み酸化膜）、５…酸化膜（エッチング被
膜）、 ６…ＳＯＩ層、７…テラス部、１０…砥
石、 １１…ステージ。
ーハ、３…ベースウエーハ、 ４…酸化
膜（埋め込み酸化膜）、５…酸化膜（エッチング被
膜）、 ６…ＳＯＩ層、７…テラス部、１０…砥
石、 １１…ステージ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中澤 一志 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内
Claims (3)
- 【請求項１】 二枚の半導体基板のうち、少なくとも一
方の半導体基板の表面に酸化膜を形成し、該酸化膜を介
して他方の半導体基板と密着させ、これに酸化性雰囲気
下で熱処理を加えて強固に結合させた後、デバイス作製
側基板の外周部を所定厚まで研削して除去し、その後エ
ッチングにより該デバイス作製側基板外周部の未結合部
を完全に除去し、しかる後に該デバイス作製側基板を研
削・研磨して、所望厚さまで薄膜化する貼り合わせ基板
の作製方法において、 前記デバイス作製側基板の外周部を所定厚まで研削して
除去するのに、砥石を基板の外周方向から中心方向に向
けて相対的に移動させるようにして研削する、ことを特
徴とする貼り合わせ基板の作製方法。 - 【請求項２】 半導体基板と絶縁基板とを密着させ、こ
れに酸化性雰囲気下で熱処理を加えて強固に結合させた
後、半導体基板の外周部を所定厚まで研削して除去し、
その後エッチングにより該半導体基板外周部の未結合部
を完全に除去し、しかる後に半導体基板を研削・研磨し
て、所望厚さまで薄膜化する貼り合わせ基板の作製方法
において、 前記半導体基板の外周部を所定厚まで研削して除去する
のに、砥石を基板の外周方向から中心方向に向けて相対
的に移動させるようにして研削する、 ことを特徴とする貼り合わせ基板の作製方法。 - 【請求項３】 前記請求項１または請求項２の貼り合わ
せ基板の作製方法において、前記半導体基板の外周部の
研削は、デバイス作製側基板が２０〜１５０ミクロン厚
となるまで研削して除去するようにした、ことを特徴と
する貼り合わせ基板の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01768597A JP3352896B2 (ja) | 1997-01-17 | 1997-01-17 | 貼り合わせ基板の作製方法 |
| US08/998,622 US6110391A (en) | 1997-01-17 | 1997-12-29 | Method of manufacturing a bonding substrate |
| DE69835469T DE69835469T2 (de) | 1997-01-17 | 1998-01-08 | Verfahren zur Herstellung eines geklebten Substrates |
| EP98300107A EP0854500B1 (en) | 1997-01-17 | 1998-01-08 | Method of manufacturing a bonded substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01768597A JP3352896B2 (ja) | 1997-01-17 | 1997-01-17 | 貼り合わせ基板の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209093A true JPH10209093A (ja) | 1998-08-07 |
| JP3352896B2 JP3352896B2 (ja) | 2002-12-03 |
Family
ID=11950688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01768597A Expired - Lifetime JP3352896B2 (ja) | 1997-01-17 | 1997-01-17 | 貼り合わせ基板の作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6110391A (ja) |
| EP (1) | EP0854500B1 (ja) |
| JP (1) | JP3352896B2 (ja) |
| DE (1) | DE69835469T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319292A (ja) * | 2005-05-13 | 2006-11-24 | M Tec Kk | 貼合せワークの外周エッジ部の段差加工方法及び装置 |
| WO2006129484A1 (ja) | 2005-06-01 | 2006-12-07 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウェーハの製造方法 |
| JP2011159955A (ja) * | 2009-12-23 | 2011-08-18 | Soi Tec Silicon On Insulator Technologies | 最小化された応力を備えたヘテロ構造を製造するためのプロセス |
| KR101185426B1 (ko) * | 2008-09-02 | 2012-10-02 | 소이텍 | 복합 트리밍 방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0935280B1 (en) * | 1998-02-04 | 2004-06-09 | Canon Kabushiki Kaisha | SOI substrate |
| JP3635200B2 (ja) | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US5888838A (en) * | 1998-06-04 | 1999-03-30 | International Business Machines Corporation | Method and apparatus for preventing chip breakage during semiconductor manufacturing using wafer grinding striation information |
| FR2818443B1 (fr) * | 2000-12-20 | 2003-10-31 | Sagem | Procede de fabrication de detecteur matriciel infrarouge a eclairage par la face arriere |
| AU2003250107A1 (en) * | 2002-07-17 | 2004-02-02 | S.O.I.Tec Silicon On Insulator Technologies | Method of smoothing the outline of a useful layer of material transferred onto a support substrate |
| FR2880184B1 (fr) * | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| JP4918229B2 (ja) * | 2005-05-31 | 2012-04-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| FR2899594A1 (fr) | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
| JP5028845B2 (ja) | 2006-04-14 | 2012-09-19 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハ及びその製造方法 |
| US8119500B2 (en) * | 2007-04-25 | 2012-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer bonding |
| FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| FR2950734B1 (fr) * | 2009-09-28 | 2011-12-09 | Soitec Silicon On Insulator | Procede de collage et de transfert d'une couche |
| FR2957190B1 (fr) | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques. |
| FR2957189B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
| FR2959596B1 (fr) * | 2010-04-30 | 2012-07-06 | Soitec Silicon On Insulator | Amincissement detourant |
| FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
| US20120129318A1 (en) * | 2010-11-24 | 2012-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate |
| FR2969373B1 (fr) * | 2010-12-20 | 2013-07-19 | St Microelectronics Crolles 2 | Procede d'assemblage de deux plaques et dispositif correspondant |
| JP5946260B2 (ja) * | 2011-11-08 | 2016-07-06 | 株式会社ディスコ | ウエーハの加工方法 |
| TWI663018B (zh) * | 2012-09-24 | 2019-06-21 | 日商荏原製作所股份有限公司 | 研磨方法及研磨裝置 |
| CN106486340B (zh) * | 2015-08-31 | 2019-08-27 | 中芯国际集成电路制造(北京)有限公司 | 晶圆结构及其形成方法和喷淋装置 |
| JP6920849B2 (ja) * | 2017-03-27 | 2021-08-18 | 株式会社荏原製作所 | 基板処理方法および装置 |
| JP7258489B2 (ja) * | 2018-08-21 | 2023-04-17 | 株式会社岡本工作機械製作所 | 半導体装置の製造方法及び製造装置 |
| JP2022139255A (ja) * | 2021-03-11 | 2022-09-26 | 株式会社岡本工作機械製作所 | 半導体装置の製造方法及び製造装置 |
| FR3120985B1 (fr) * | 2021-03-19 | 2023-03-31 | Soitec Silicon On Insulator | Procédé de fabrication d’une hétérostructure |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175729A (ja) * | 1983-03-25 | 1984-10-04 | Toshiba Corp | 半導体基板の研削装置 |
| JPH0389519A (ja) * | 1989-08-31 | 1991-04-15 | Sony Corp | 半導体基板の製法 |
| JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | Ｓ０１基板の製造方法 |
| JPH04263425A (ja) * | 1991-02-18 | 1992-09-18 | Toshiba Corp | 半導体基板の研削装置及び研削方法 |
| JP2653282B2 (ja) * | 1991-08-09 | 1997-09-17 | 日産自動車株式会社 | 車両用道路情報表示装置 |
| JP3352129B2 (ja) * | 1992-12-04 | 2002-12-03 | 株式会社東芝 | 半導体基板の製造方法 |
| JP2662495B2 (ja) * | 1993-06-28 | 1997-10-15 | 住友シチックス株式会社 | 接着半導体基板の製造方法 |
| US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
| JPH0917984A (ja) * | 1995-06-29 | 1997-01-17 | Sumitomo Sitix Corp | 貼り合わせｓｏｉ基板の製造方法 |
| JPH0964321A (ja) * | 1995-08-24 | 1997-03-07 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板の製造方法 |
-
1997
- 1997-01-17 JP JP01768597A patent/JP3352896B2/ja not_active Expired - Lifetime
- 1997-12-29 US US08/998,622 patent/US6110391A/en not_active Expired - Lifetime
-
1998
- 1998-01-08 EP EP98300107A patent/EP0854500B1/en not_active Expired - Lifetime
- 1998-01-08 DE DE69835469T patent/DE69835469T2/de not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319292A (ja) * | 2005-05-13 | 2006-11-24 | M Tec Kk | 貼合せワークの外周エッジ部の段差加工方法及び装置 |
| WO2006129484A1 (ja) | 2005-06-01 | 2006-12-07 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウェーハの製造方法 |
| JP2006339330A (ja) * | 2005-06-01 | 2006-12-14 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| US9093498B2 (en) | 2005-06-01 | 2015-07-28 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
| KR101185426B1 (ko) * | 2008-09-02 | 2012-10-02 | 소이텍 | 복합 트리밍 방법 |
| JP2011159955A (ja) * | 2009-12-23 | 2011-08-18 | Soi Tec Silicon On Insulator Technologies | 最小化された応力を備えたヘテロ構造を製造するためのプロセス |
| KR101116741B1 (ko) * | 2009-12-23 | 2012-02-22 | 소이텍 | 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3352896B2 (ja) | 2002-12-03 |
| DE69835469D1 (de) | 2006-09-21 |
| US6110391A (en) | 2000-08-29 |
| EP0854500A1 (en) | 1998-07-22 |
| EP0854500B1 (en) | 2006-08-09 |
| DE69835469T2 (de) | 2007-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| JP4846915B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP3635200B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US5266824A (en) | SOI semiconductor substrate | |
| KR19980703246A (ko) | 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정 | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| US6090688A (en) | Method for fabricating an SOI substrate | |
| JP5122731B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP3352902B2 (ja) | 貼り合わせ基板の作製方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| CN110060959B (zh) | 贴合晶片的制造方法 | |
| JP3904943B2 (ja) | サファイアウエハーの加工方法及び電子装置の製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP3239884B2 (ja) | 半導体基板の製造方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1126337A (ja) | 貼り合わせ基板の作製方法 | |
| JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH0387012A (ja) | 接合ウエハおよびその製造方法 | |
| JPH11340443A (ja) | Ｓｏｉウエーハの作製方法およびｓｏｉウエーハ | |
| JP2005032882A (ja) | 半導体接合ウエーハの製造方法 | |
| JPH09213593A (ja) | 接着基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130920 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |