[go: up one dir, main page]

JPH10199927A - 異方性導電膜付回路基体及び回路チップ並びにその製法 - Google Patents

異方性導電膜付回路基体及び回路チップ並びにその製法

Info

Publication number
JPH10199927A
JPH10199927A JP35923696A JP35923696A JPH10199927A JP H10199927 A JPH10199927 A JP H10199927A JP 35923696 A JP35923696 A JP 35923696A JP 35923696 A JP35923696 A JP 35923696A JP H10199927 A JPH10199927 A JP H10199927A
Authority
JP
Japan
Prior art keywords
conductive film
anisotropic conductive
circuit
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35923696A
Other languages
English (en)
Inventor
Shunyu Sawamura
俊勇 澤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP35923696A priority Critical patent/JPH10199927A/ja
Publication of JPH10199927A publication Critical patent/JPH10199927A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【課題】 製造工程数及び製造コストを抑制することの
できる異方性導電膜付回路基体及び回路チップ並びにそ
の製法を提供する。 【解決手段】 シリコン基板１上に導電性粒子を含む感
光性の接着剤溶液２を塗布し、シリコン基板１上に塗布
された接着剤溶液２を半硬化させる。リソグラフィ技術
により、シリコン基板１上に形成された各回路領域１ａ
間のスクライブライン５上の異方性導電膜２Ａと、各回
路領域１ａの中央部分６の異方性導電膜２Ａを除去す
る。その後、シリコン基板１をチップ状に切断し、異方
性導電膜２Ａ付のチップ１０を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＣＦ(Anisotrop
ic Conductive Film：異方性導電膜）を用いてＬＳＩチ
ップ等の回路チップと基板との接続を行う技術に関し、
特に、ＣＯＢ(Chip On Board)方式、ＣＯＧ(Chip On Gl
ass)方式等によって基板上に直接回路チップを接続する
技術に関する。
【０００２】
【従来の技術】従来より、例えばＬＣＤ（液晶表示装
置）の表示パネルと、このＬＣＤパネルを駆動するドラ
イバＬＳＩを接続する方式として、ＣＯＢ方式やＣＯＧ
方式等が知られている。これらの方式は、ＴＡＢ(Tape
Automated Bonding)方式に比べて簡便な実装方式である
ことから、近年、小型の電子機器を始めとして、広い分
野で用いられている。
【０００３】そして、これらの方式で用いられる実装方
式として、異方性導電膜を用いたものが知られている。
この方式は、導電粒子が分散剤により樹脂等の接着剤中
に分散されて製造された異方性導電膜を、ＬＣＤパネル
とドライバＬＳＩとの接続媒体として用いる方式であ
る。異方性導電膜は、例えば厚みが数十μｍのＰＥＴ
（ポリエチレンテレフタレート）等のポリエステルフィ
ルム上に形成され、その反対側に同様のポリエステルフ
ィルムが貼り付けられた状態で出荷される。
【０００４】異方性導電膜に用いられる導電粒子として
は、ニッケル、半田等の金属粒子や、ポリスチレン、エ
ポキシ樹脂等の樹脂粒子にニッケル／金めっき等による
金属被覆が施されたものがあげられる。また、接着剤樹
脂としては、ポリエチレン系、ポリプロピレン系等の熱
可塑系樹脂、エポキシ系、ポリウレタン系、アクリル系
等の熱硬化系樹脂等が用いられる。
【０００５】この異方性導電膜による接続原理につい
て、図７及び図８を参照して説明する。ここでは、ＣＯ
Ｇ方式によってＬＣＤパネルにＩＣチップを接続する場
合を例にとって説明する。
【０００６】図７（Ａ）に示すように、出荷状態での異
方性導電膜４０は、接着剤樹脂４１中に上記導電粒子４
２が分散されてフィルム化され、その両側に保護フィル
ム４３及び剥離フィルム４４が貼り付けられたものであ
るが、かかる異方性導電膜４０を用いて接続を行う場合
には、図７（Ａ）に示すように、まず、保護フィルム４
３が異方性導電膜４０から剥される。
【０００７】次に、図７（Ｂ）に示すように、保護フィ
ルム４３が剥された異方性導電膜４０が、１つのＩＣチ
ップ（例えば、ドライバＬＳＩ）の大きさに切断され
る。
【０００８】さらに、図７（Ｃ）に示すように、１チッ
プの大きさに切断された異方性導電膜４０が、表面に電
極４６が形成されたＬＣＤパネルのガラス基板４５上に
貼り付けられた後に、図６（Ｄ）に示すように、剥離フ
ィルム４４が異方性導電膜４０から剥される。
【０００９】そして、図８（Ｅ）に示すように、電極４
６が表面に形成されたガラス基板４５上に貼り付けられ
た異方性導電膜４０上に、ＩＣチップ４７がその電極で
あるバンプ４８を下にして載置され、所定の温度及び圧
力で仮圧着される。この仮圧着は、異方性導電膜の位置
合わせを行うためのものである。
【００１０】さらに、図８（Ｆ）に示すように、仮圧着
の場合よりも高温及び高圧力を加えることによって、Ｉ
Ｃチップ４７がガラス基板４５の電極４６に対し本圧着
される。
【００１１】その結果、図８（Ｆ）に示すように、ＩＣ
チップ４７のバンプ４８と接着剤樹脂４１中の導電粒子
４２とが当接するとともに、当該導電粒子４２とガラス
基板４５の電極４６とが当接し、これにより、ＩＣチッ
プ４７のバンプ４８とガラス基板４５の電極４６とが導
電粒子４２を介して互いに電気的に接続される。
【００１２】
【発明が解決しようとする課題】ところで、上述したよ
うな異方性導電膜４０は、保護フィルム４３及び剥離フ
ィルム４４で挟まれる構成となっているので、ガラス基
板４５とＩＣチップ４７を接続するためには、チップ４
７をガラス基板４５の電極４６に圧着する工程以外に、
保護フィルム４３を異方性導電膜４０から剥がす工程、
異方性導電膜４０をガラス基板４５の電極４６に貼り付
ける工程、並びに異方性導電膜４０からフィルム４４を
剥がす工程が必要となっていた。
【００１３】このため、従来技術の場合は、製造工程が
多くなるとともに、上述の各工程で行われる処理機能を
有する装置が必要となるので製造コストが増大するとい
った問題点があった。
【００１４】しかも、保護フィルム４３及び剥離フィル
ム４４は接続終了後に捨てられるもので、本来必要のな
いものであるにもかかわらず、従来は必ず用いなければ
ならなかったので、この点からも改善が望まれていた。
【００１５】本発明は、このような従来の技術の課題を
考慮してなされたもので、その目的とするところは、製
造工程数及び製造コストを抑制することのできる異方性
導電膜付回路基体及び回路チップ並びにその製法を提供
することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、表面に接続用バンプが形成
された回路領域が複数形成された半導体基体上に、接着
剤樹脂中に導電粒子を分散した異方性導電膜が形成され
ていることを特徴とする異方性導電膜付回路基体であ
る。
【００１７】この場合、請求項２記載の発明のように、
請求項１記載の発明において、当該基体を各単位の半導
体チップに切断するための切断ライン上の異方性導電膜
及び／又は各回路領域の中央部分の異方性導電膜が除去
されていることも効果的である。
【００１８】一方、請求項３記載の発明は、表面に接続
用バンプが形成された半導体基体上に、接着剤樹脂中に
導電粒子を分散した異方性導電膜が形成されていること
を特徴とする異方性導電膜付回路チップである。
【００１９】この場合、請求項４記載の発明のように、
請求項３記載の発明において、半導体基体上の少なくと
も接続用バンプを覆う部分を除いた異方性導電膜が除去
されていることも効果的である。
【００２０】他方、請求項５記載の発明は、表面に接続
用バンプが形成された回路領域が形成された半導体基体
上に導電性粒子を含む接着剤溶液を塗布する塗布工程
と、上記半導体基体上に塗布された接着剤溶液を半硬化
させる半硬化工程とを有することを特徴とする回路基体
における異方性導電膜の形成方法である。
【００２１】この場合、請求項６記載の発明のように、
請求項５記載の発明において、半硬化工程の後、半導体
基体上の不要な部分の異方性導電膜を除去する除去工程
を有することも効果的である。
【００２２】また、請求項７記載の発明のように、請求
項６記載の発明において、感光性接着剤樹脂に導電粒子
を分散させた接着剤溶液を用い、リソグラフィー技術に
よって上記感光性接着剤樹脂を除去することも効果的で
ある。
【００２３】一方、請求項８記載の発明は、表面に接続
用バンプが形成された回路領域が複数形成された半導体
基体上に導電性粒子を含む接着剤溶液を塗布する塗布工
程と、上記半導体基体上に塗布された接着剤溶液を半硬
化させる半硬化工程と、上記半導体基体を各単位の半導
体チップに切断する切断工程とを有することを特徴とす
る異方性導電膜付回路チップの製造方法である。
【００２４】この場合、請求項９記載の発明のように、
請求項８記載の発明において、切断工程の前に、半導体
基体を各単位の半導体チップに切断するための切断ライ
ン上の異方性導電膜を除去する除去工程を有することも
効果的である。
【００２５】請求項１記載の発明の場合、表面に接続用
バンプが形成された回路領域が複数形成された半導体基
体上に、接着剤樹脂中に導電粒子を分散した異方性導電
膜が形成されていることから、この半導体基体を各回路
領域のチップに切断することによって、請求項３に記載
の回路チップが容易に得られる。
【００２６】この場合、請求項２記載の発明のように、
請求項１記載の発明において、基体を各単位の半導体チ
ップに切断するための切断ライン上の異方性導電膜を除
去しておけば、切断の際に異方性導電膜中の導電粒子に
よって切断手段等が傷むなどの不都合が生ずることはな
く、また、各回路領域の中央部分の異方性導電膜を除去
しておけば、基板等への接続の際に異方性導電膜がはみ
出すことがない。
【００２７】そして、請求項３記載の発明によれば、表
面に接続用バンプが形成された半導体基体上に、接着剤
樹脂中に導電粒子を分散した異方性導電膜が形成されて
いるため、従来のような異方性導電膜を接続すべき電極
上に貼付する工程と剥離フィルムを剥がす工程を省略す
ることができ、また、この剥離フィルム自体を省略する
ことができる。
【００２８】この場合、請求項４記載の発明のように、
請求項３記載の発明において、半導体基体上の少なくと
も接続用バンプを覆う部分を除いた異方性導電膜が除去
されていれば、上述したように、基板等への接続の際に
異方性導電膜がはみ出すことがなく、導通信頼性を高め
ることができる。
【００２９】一方、請求項５記載の発明のように、表面
に接続用バンプが形成された回路領域が形成された半導
体基体上に導電性粒子を含む接着剤溶液を塗布し、この
半導体基体上に塗布された接着剤溶液を半硬化させれ
ば、半導体基体上に異方性導電膜を容易に形成すること
ができる。
【００３０】この場合、請求項６記載の発明のように、
請求項５記載の発明において、半硬化工程の後、半導体
基体上の不要な部分の異方性導電膜を除去すれば、必要
部分のみ回路基体上に密着した状態の異方性導電膜を基
体上に容易に形成することができる。
【００３１】また、請求項７記載の発明のように、請求
項６記載の発明において、感光性接着剤樹脂に導電粒子
を分散させた接着剤溶液を用い、リソグラフィー技術に
よって所定領域の接着剤樹脂を除去するようにすれば、
当該回路基体の製造プロセスを利用して不要な部分の異
方性導電膜を容易に除去することができる。
【００３２】一方、請求項８記載の発明のように、表面
に接続用バンプが形成された回路領域が複数形成された
半導体基体上に導電性粒子を含む接着剤溶液を塗布し、
この半導体基体上に塗布された接着剤溶液を半硬化さ
せ、この半導体基体を各単位の半導体チップに切断する
工程によれば、きわめて容易に異方性導電膜を有する回
路チップを製造することができる。
【００３３】この場合、請求項９記載の発明のように、
請求項８記載の発明において、切断工程の前に、半導体
基体を各単位の半導体チップに切断するための切断ライ
ン上の異方性導電膜を除去すれば、切断の際に異方性導
電膜中の導電粒子によって切断手段等が傷むなどの不都
合が生ずることがない。
【００３４】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を図１〜図６を参照して詳細に説明する。
【００３５】図１は、本発明に係る異方性導電膜付回路
基体及び回路チップの製造方法の一実施の形態を示す工
程図であり、図１（Ａ）は、注入器３によりシリコン基
板（ウエハ）１上に異方性導電膜２を塗布する工程を示
す工程図であり、図１（Ｂ）は、異方性導電膜２中の溶
剤を蒸発させ異方性導電膜２を半硬化する工程を示す工
程図であり、図１（Ｃ）は、ホトリソグラフィにより、
スクライブライン５及び中央部分６の異方性導電膜２Ａ
を除去する工程を示す工程図であり、図１（Ｄ）は、ス
クライブ工程並びにこの工程によって切断された１つの
チップ１０を示す工程図である。
【００３６】まず、図１（Ａ）に示すように、回路領域
上に回路素子、電極パターン及び接続用バンプが形成さ
れた多数のドライバＩＣがマトリックス状に配置された
ウェハ状のシリコン基板１を準備する。スピンコート装
置（図示せず）を用い、このシリコン基板１上に、注入
器３により異方性導電膜形成用の接着剤溶液２を流し込
むとともに、シリコン基板１を所定の速度で回転する。
これにより、接着剤溶液２が、シリコン基板１上に均一
の厚さで塗布される。
【００３７】ここで、接着剤溶液２としては、感光性の
接着剤樹脂（レジスト材料）と有機溶剤との混合物に例
えば粒子径が３μｍ以下の導電粒子が混入されたものを
用いる。接着剤樹脂としては、例えば熱可塑性樹脂（例
えばポリエチレン系樹脂あるいはポリプロピレン系樹
脂）又は熱硬化性樹脂（エポキシ系樹脂、ポリウレタン
系樹脂あるいはアクリル系樹脂）を用いることができ
る。
【００３８】次に、図１（Ｂ）に示すように、接着剤溶
液２が均一に塗布されたシリコン基板２を所定の温度で
加熱することにより、接着剤溶液２中の有機溶剤２ａを
蒸発させ、接着剤溶液２を半硬化させて異方性導電膜２
Ａを形成する。
【００３９】さらに、図１（Ｃ）に示すように、一般的
なホトリソグラフィー技術（マスク露光工程、現像工
程、加工工程及び除去工程）により、シリコン基板１の
スクライブライン５上の異方性導電膜２Ａと、後述する
ように、各回路領域１ａの中央部分６上の異方性導電膜
２Ａを除去する。
【００４０】図２は、スクライブライン５上の異方性導
電膜２Ａと、各回路領域１ａの中央部分６上の異方性導
電膜２Ａが除去された基板４の断面を示すものである。
図２に示すように、シリコン基板１上には、例えばアル
ミニウムからなる電極１２が形成され、この電極１２
は、後述するバンプ接続用の開口部を除いて窒化シリコ
ン等の保護膜１３によって覆われている。そして、電極
１２上の開口部には半田あるいは金等からなる接続用の
バンプ１４が形成されている。
【００４１】そして、バンプ１４及び保護膜１３上に
は、接着剤樹脂１５中に導電粒子１６が分散された異方
性導電膜２Ａが形成されている。また、図２に示すよう
に、スクライブライン５上の異方性導電膜２Ａを除去す
ることにより、各チップ１０の間には境界１７が形成さ
れている。
【００４２】ここで、各部分の寸法例について図３を参
照して説明する。図３（Ａ）は、図１に示した工程によ
って製造された基板４を上から見た場合における、バン
プ１４の縦及び横の寸法例を説明するための説明図であ
り、図３（Ｂ）は、図１に示した工程によって製造され
た基板４の異方性導電膜２Ａの厚みの寸法例を説明する
ための説明図である。
【００４３】図３(Ａ）に示すように、バンプ１４の横
方向の長さＬ1は例えば５０μｍであり、縦方向の長さ
Ｌ2は例えば１００μｍである。また、図３（Ｂ）に示
すように、バンプ１４上に形成された接着剤樹脂１４の
厚さＨ1 は例えば２５μｍである。
【００４４】次に、図１（Ｄ）に示すように、スクライ
ブ工程により、基板４をチップ状に切断する。図１
（Ｄ）に示すように、本実施の形態においては、チップ
１０上の中央部分６上の異方性導電膜２Ａを除去するこ
とにより、四角形状の中空部７が形成されている。この
中空部７は、熱圧着時に異方性導電膜２Ａを逃がすため
のものである。
【００４５】その後、この図１（Ｄ）に示されるチップ
１０は、ＬＣＤパネルのガラス基板２０に熱が加えられ
た状態で圧着される。
【００４６】図４は、図１（Ｄ）に示されるチップ１０
をＬＣＤパネルのガラス基板２０に圧着した状態を示す
ものである。図４に示すように、チップ１０のバンプ１
４とガラス基板２０の電極２１とが位置決めされ、チッ
プ１０の異方性導電膜２Ａの形成されている部分をガラ
ス基板２０に圧着すると、接着剤樹脂１５が潰され、チ
ップ１０のバンプ１４が導電粒子１６に当接するととも
に、当該導電粒子１６がガラス基板２０の電極２１に当
接する。その結果、チップ１０のバンプ１４とガラス基
板２０の電極２１とが接着剤樹脂１５中の導電粒子１６
を介して互いに電気的に接続される。
【００４７】ここで、図５を参照して、出荷時の形態に
ついて説明する。出荷時の形態としては、図５（Ａ）及
び（Ｂ）に示す２つの形態が取り得る。第１の形態は、
図５（Ａ）に示すように、異方性導電膜２Ａ側を下にし
て１つのチップ１０をトレー３０に貼付する形態であ
る。この場合、トレー３０の代わりにポリエステルフィ
ルムを用いてもよい。
【００４８】第２の形態は、図５（Ｂ）に示すように、
基板４としての形態である。ただし、スクライブライン
５上や各チップ１０の中央部分の異方性導電膜２Ａは除
去されている。
【００４９】以上述べたように、本実施の形態において
は、シリコン基板１上に接着剤溶液２を塗布して半硬化
させ、スクライブライン５及びチップ１０の中央部分６
上の異方性導電膜２を除去した後にスクライブ工程によ
ってチップ毎に切断し、当該チップ１０をガラス基板２
０に直接接続するようにしたので、最小限の工程、最小
限の装置機能を以て例えばＣＯＧ方式によるガラス基板
２０とドライバＬＳＩとの接続を可能とすることができ
る。
【００５０】すなわち、従来必要であった、異方性導電
膜から保護フィルムを剥がす工程、異方性導電膜をＬＣ
Ｄパネルの電極に貼り付ける工程、並びに異方性導電膜
から剥離フィルムを剥がす工程が不要となるので、工程
数の増加並びに装置の処理機能の増大を抑制することが
でき、コストダウンを図ることができる。
【００５１】図６（Ａ）及び（Ｂ）に、本発明の他の実
施の形態を示す。上記実施の形態においては、チップ１
０の中央部分６上の異方性導電膜２Ａを除去することに
より中空部７を形成したのに対し、この実施の形態にお
いては、ほぼバンプ１４の上部及び側壁のみに異方性導
電膜を残すようにしたものである。なお、他の構造及び
その製造方法については、上記実施の形態と同様であ
る。
【００５２】ここで、図６（Ａ）に示す構成は、ポジ型
の感光性接着剤樹脂（レジスト）を用い、異方性導電膜
２Ｂを形成した例であり、バンプ１４の上部及び下部に
下部に行くほど厚みが増すように異方性導電膜２Ｂが形
成される。
【００５３】図６（Ｂ）に示す構成は、ネガ型の感光性
接着剤樹脂（レジスト）を用い、異方性導電膜２Ｃを構
成した例であり、バンプ１４の上部及び側壁に上部に行
くほど厚みが増すように異方性導電膜２Ｃが形成され
る。いずれの場合であっても、バンプ１４の上部に形成
された異方性導電膜２Ｂ、２ＣによってＬＣＤパネルの
ガラス基板２０との電気的接続が得られる。
【００５４】なお、本発明は上述の実施の形態に限られ
ることなく、種々の変更を行うことができる。例えば、
上述の実施の形態においては、チップ１０上の中央部分
６上の異方性導電膜２Ａを除去して四角形状の中空部７
を形成するようにしたが、その形状、数は種々のものと
することができる。また、この中空部７は必須のもので
はないが、導通信頼性を確保するためには設けることが
好ましい。
【００５５】また、接着剤樹脂に使用するレジスト材料
としては、ネガ、ポジ型のホトレジスト材料を始め種々
のものを用いることができ、そのリソグラフィー工程に
ついても、材料に応じて最適のものを使用することがで
きる。
【００５６】さらに、上述の実施の形態においては、Ｃ
ＯＧ方式によるＬＣＤパネルとドライバＬＳＩを例にと
って説明したが、本発明はこれに限られず、例えば、Ｍ
ＣＭ（Multi Tip Module）、ＣＳＰ（Tip Size Packag
e）等にも適用することができる。
【００５７】
【発明の効果】以上述べたように本発明によれば、接続
すべき回路基板に異方性導電膜を貼り付ける工程及び異
方性導電膜の剥離フィルムを剥がす工程が必要なくなる
ため、最小限の工程、最小限の装置機能をもって例えば
ＣＯＧ方式によるＬＣＤパネルとドライバＬＳＩ等との
接続が可能になり、実装コストの低減を図ることができ
る。また、異方性導電膜の剥離フィルムが不要となるこ
とから、異方性導電膜のコストダウンを達成することが
できる。
【図面の簡単な説明】
【図１】（Ａ)〜(Ｄ）:本発明に係る異方性導電膜付回
路基体及び回路チップの製造方法の一実施の形態を示す
工程図
【図２】図１に示した工程によって製造された基板の断
面を示す断面図
【図３】（Ａ）:図１に示した工程によって製造された
基板の寸法例を示す平面説明図 （Ｂ）:図１に示した
工程によって製造された基板の寸法例を示す断面説明図
【図４】導電粒子を介してチップのバンプとＬＣＤパネ
ルのガラス基板の電極が電気的に接続されている状態を
示す説明図
【図５】（Ａ）:本発明に係る回路チップの出荷時の一
形態を示す説明図 （Ｂ）:本発明に係る回路チップの出荷時の他の形態を
示す説明図
【図６】（Ａ）:本発明の他の実施の形態を示す断面図
（Ｂ）:本発明のさらに他の実施の形態を示す断面図
【図７】（Ａ)〜(Ｃ）:異方性導電膜による接続原理を
示す説明図(その１）
【図８】（Ｄ)〜(Ｆ）:異方性導電膜による接続原理を
示す説明図(その２）
【符号の説明】
１……シリコン基板 １ａ……回路領域 ２……接
着剤溶液 ２Ａ……異方性導電膜 ３……注入器
４……基板 ５……スクライブライン ６……中央部分 ７……中空部 １０……チップ
１２……電極 １３……保護膜 １４……バンプ
１５……接着剤樹脂 １６……導電粒子 １７……境界 ２０……ガラス基板 ２１……電極

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】表面に接続用バンプが形成された回路領域
    が複数形成された半導体基体上に、接着剤樹脂中に導電
    粒子を分散した異方性導電膜が形成されていることを特
    徴とする異方性導電膜付回路基体。
  2. 【請求項２】当該基体を各単位の半導体チップに切断す
    るための切断ライン上の異方性導電膜及び／又は各回路
    領域の中央部分の異方性導電膜が除去されていることを
    特徴とする請求項１記載の異方性導電膜付回路基体。
  3. 【請求項３】表面に接続用バンプが形成された半導体基
    体上に、接着剤樹脂中に導電粒子を分散した異方性導電
    膜が形成されていることを特徴とする異方性導電膜付回
    路チップ。
  4. 【請求項４】半導体基体上の少なくとも接続用バンプを
    覆う部分を除いた異方性導電膜が除去されていることを
    特徴とする請求項３記載の異方性導電膜付回路チップ。
  5. 【請求項５】表面に接続用バンプが形成された回路領域
    が形成された半導体基体上に導電性粒子を含む接着剤溶
    液を塗布する塗布工程と、 上記半導体基体上に塗布された接着剤溶液を半硬化させ
    る半硬化工程とを有することを特徴とする回路基体にお
    ける異方性導電膜の形成方法。
  6. 【請求項６】半硬化工程の後、半導体基体上の不要な部
    分の異方性導電膜を除去する除去工程を有することを特
    徴とする請求項５記載の回路基体における異方性導電膜
    の形成方法。
  7. 【請求項７】感光性接着剤樹脂に導電粒子を分散させた
    接着剤溶液を用い、リソグラフィー技術によって上記感
    光性接着剤樹脂を除去することを特徴とする請求項６記
    載の回路基体における異方性導電膜の形成方法。
  8. 【請求項８】表面に接続用バンプが形成された回路領域
    が複数形成された半導体基体上に導電性粒子を含む接着
    剤溶液を塗布する塗布工程と、 上記半導体基体上に塗布された接着剤溶液を半硬化させ
    る半硬化工程と、 上記半導体基体を各単位の半導体チップに切断する切断
    工程とを有することを特徴とする異方性導電膜付回路チ
    ップの製造方法。
  9. 【請求項９】切断工程の前に、半導体基体を各単位の半
    導体チップに切断するための切断ライン上の異方性導電
    膜を除去する除去工程を有することを特徴とする請求項
    ８記載の異方性導電膜付回路チップの製造方法。
JP35923696A 1996-12-27 1996-12-27 異方性導電膜付回路基体及び回路チップ並びにその製法 Withdrawn JPH10199927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35923696A JPH10199927A (ja) 1996-12-27 1996-12-27 異方性導電膜付回路基体及び回路チップ並びにその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35923696A JPH10199927A (ja) 1996-12-27 1996-12-27 異方性導電膜付回路基体及び回路チップ並びにその製法

Publications (1)

Publication Number Publication Date
JPH10199927A true JPH10199927A (ja) 1998-07-31

Family

ID=18463461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35923696A Withdrawn JPH10199927A (ja) 1996-12-27 1996-12-27 異方性導電膜付回路基体及び回路チップ並びにその製法

Country Status (1)

Country Link
JP (1) JPH10199927A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0928016A1 (en) * 1997-07-17 1999-07-07 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and ic card
WO2000057469A1 (fr) * 1999-03-23 2000-09-28 Citizen Watch Co., Ltd. Structure et procédé de montage de semi-conducteur
JP2001237268A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
JP2002252249A (ja) * 2001-02-15 2002-09-06 Au Optronics Corp 金属バンプ
FR2824185A1 (fr) * 2001-04-25 2002-10-31 Gemplus Card Int Report direct ou indirect d'adhesif anisotropique de report de puces sur une plaquette
EP1684366A1 (en) * 2005-01-25 2006-07-26 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Electronic device comprising an electronic component and encapsulation members
JP2009044113A (ja) * 2007-08-06 2009-02-26 Korea Advanced Inst Of Sci Technol 能動素子が実装された有機基板の製造方法
CN113707633A (zh) * 2021-08-31 2021-11-26 艾普柯微电子(江苏)有限公司 光电传感器及其制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0928016A1 (en) * 1997-07-17 1999-07-07 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and ic card
EP0928016A4 (en) * 1997-07-17 1999-11-03 Rohm Co Ltd SEMICONDUCTOR WAFER PRODUCTION METHOD, SEMICONDUCTOR CHIP PRODUCTION METHOD, AND INTEGRATED CIRCUIT CARD
US6207473B1 (en) 1997-07-17 2001-03-27 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and IC card
WO2000057469A1 (fr) * 1999-03-23 2000-09-28 Citizen Watch Co., Ltd. Structure et procédé de montage de semi-conducteur
JP2001237268A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
JP2002252249A (ja) * 2001-02-15 2002-09-06 Au Optronics Corp 金属バンプ
FR2824185A1 (fr) * 2001-04-25 2002-10-31 Gemplus Card Int Report direct ou indirect d'adhesif anisotropique de report de puces sur une plaquette
EP1684366A1 (en) * 2005-01-25 2006-07-26 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Electronic device comprising an electronic component and encapsulation members
JP2009044113A (ja) * 2007-08-06 2009-02-26 Korea Advanced Inst Of Sci Technol 能動素子が実装された有機基板の製造方法
CN113707633A (zh) * 2021-08-31 2021-11-26 艾普柯微电子(江苏)有限公司 光电传感器及其制备方法

Similar Documents

Publication Publication Date Title
TW464927B (en) Metal bump with an insulating sidewall and method of fabricating thereof
JPH08236584A (ja) 半導体装置
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2004214374A (ja) 半導体素子及び液晶表示パネル
CN101373751B (zh) 电子器件及电子设备
JPH10199927A (ja) 異方性導電膜付回路基体及び回路チップ並びにその製法
US6410364B1 (en) Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS63160352A (ja) 半導体装置の実装方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
EP0645807B1 (en) Semiconductor device
US20110134618A1 (en) Connection structure for chip-on-glass driver ic and connection method therefor
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
JP4206779B2 (ja) 半導体装置の製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10144727A (ja) 半導体素子の実装方法および半導体素子を実装した電子装置
JP3264072B2 (ja) 電子部品およびその製造方法
WO2000057469A1 (fr) Structure et procédé de montage de semi-conducteur
JPS6244851B2 (ja)
JPH06180460A (ja) 半導体チップ接続用基板構造
JP2000315855A (ja) フェイスダウン実装基板及びフェイスダウン実装方法
JP2007073817A (ja) 半導体装置の製造方法
JPS6347943A (ja) 電子部品の接続方法
JPH10289929A (ja) 表面実装部品の実装方法
TWI237533B (en) Circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302