[go: up one dir, main page]

JP2002110714A - チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 - Google Patents

チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法

Info

Publication number
JP2002110714A
JP2002110714A JP2000302034A JP2000302034A JP2002110714A JP 2002110714 A JP2002110714 A JP 2002110714A JP 2000302034 A JP2000302034 A JP 2000302034A JP 2000302034 A JP2000302034 A JP 2000302034A JP 2002110714 A JP2002110714 A JP 2002110714A
Authority
JP
Japan
Prior art keywords
chip
pseudo
integrated
wafer
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000302034A
Other languages
English (en)
Inventor
Ayumi Kanemoto
亜由美 金本
Toru Tanaka
徹 田中
Kazuo Nishiyama
和夫 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000302034A priority Critical patent/JP2002110714A/ja
Publication of JP2002110714A publication Critical patent/JP2002110714A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ウエーハ一括処理の特徴を生かし、これまで
用いていたマザーボードやパッケージングを不要とし
て、これと同様の機能をなす配線基板に疑似ウエーハを
一括マウントした後に切断することにより、パッケージ
ングを可能とし、マウント工程などの工数を減らし、信
頼性良く、容易かつ低コストに電子機器を得ること。 【解決手段】 基板１上に粘着シート２を貼り付け、こ
の粘着シート２の上に複数の良品ベアチップ３をそのＡ
ｌ電極パッド５面を下にして固定し、樹脂４を複数の良
品ベアチップ３間を含む全面に被着し、良品ベアチップ
３を固定した疑似ウエーハ２９を剥離し、疑似ウエーハ
２９を対応した配線等を設けた疑似マザーボード８０と
一体化し、複数の良品ベアチップ３間において樹脂４を
切断して各良品チップモジュール部品８２を分離し、こ
れを用いて電子機器を作成する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、チップ集積ボード
及びその製造方法、チップ状電子部品及びその製造方
法、並びに電子機器及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、デジタルビデオカメラやデジタル
携帯電話、更にノートＰＣ（PersonalComputer）等に代
表される携帯用電子機器の、小型化や薄型化、軽量化に
対する要求は強く、半導体部品の表面実装密度をいかに
向上させるかが重要なポイントである。このため、パッ
ケージＩＣ（ＱＦＰ（Quad flat package）等）に代
る、より小型のＣＳＰ（Chip Scale Package）の開発や
一部での採用が既に進められている。
【０００３】ＣＳＰはベアチップ実装に近い実装サイズ
にもかかわらず、従来パッケージと同様にリペアが可能
という特徴がある。このＣＳＰの製法として代表的なも
のに、バンプによってインターポーザー基板にフリップ
チップ実装する製法がある。
【０００４】フリップチップ実装におけるバンプ形成技
術には、一般にＡｌ電極パッド上にAu-Stud Bump法や電
解めっき法によってＡｕバンプを形成する方法や、電解
めっき法や蒸着法等ではんだバンプを一括して形成する
方法が代表的である。しかし、民生用では、より低コス
トのフリップチップ実装の場合に、チップにしてからバ
ンプを形成（Au-Stud Bump法がその代表例である）する
のではなく、ウエーハ状態で一括してバンプを形成する
方法が生産タクトの点で望ましい。
【０００５】このようなウエーハ一括処理法は、近年の
ウエーハの大口径化（１５０ｍｍφ→２００ｍｍφ→３
００ｍｍφ）と、ＬＳＩ（大規模集積回路）チップの接
続ピン数の増加傾向とを考えれば、当然の方向性であ
る。
【０００６】以下に、従来のバンプ形成方法を説明す
る。
【０００７】図１１は、Ａｕスタッドバンプ（Stud Bum
p）２４の一例である。各々、個片に切り出された半導
体チップ２５のＡｌ電極パッド５５面にワイヤーボンデ
ィング手法を用いてＡｕスタッドバンプ（Stud Bump）
２４が形成されている。図１２は、例えば入出力回路２
２、素子領域（メモリー）２３が形成されたＳｉ基板
（ウエーハ）５１を、ウエーハレベルで一括処理して形
成した時のはんだバンプ６２の一例である（なお、図中
の２１はスクライブラインである）。
【０００８】また、図１３には、より低コストを目指し
て、Ｎｉ無電解めっきとはんだペーストの印刷とでウエ
ーハ一括でバンプを形成する工程を示す。図１３（ａ）
は、ＳｉＯ2膜が形成されたＳｉ基板（ウエーハ）を示
して、同図（ｂ）はその電極を含むチップ部分を拡大し
たものである。図１３（ａ）、（ｂ）において、５１は
Ｓｉ基板（ウエーハ）、５５はＡｌ電極パッド、その他
はＳｉＯ2膜、Ｓｉ3Ｎ 4、ＳｉＯ2膜やポリイミド膜から
成るパッシベーション膜である。
【０００９】図１３（ｃ）では、Ｎｉ無電解めっき法に
より、開口されたＡｌ電極パッド５５の上面のみに、選
択的にＮｉ無電解めっき層（ＵＢＭ：Under Bump Meta
l）が形成されている。このＮｉ無電解めっき層（ＵＢ
Ｍ）は、Ａｌ電極パッド５５面をリン酸系エッチ液で前
処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さ
らに、Ｎｉ−Ｐめっき槽に浸漬することによって容易に
形成でき、Ａｌ電極パッド５５とはんだバンプとの接続
を助けるＵＢＭとして作用する。
【００１０】図１３（ｄ）は、メタルスクリーンマスク
５２を当てて、はんだペースト５９を印刷法によりＮｉ
無電解めっき層（ＵＢＭ）上に転写した状態を示す。図
１３（ｅ）は、ウエットバック（加熱溶融）法ではんだ
ペースト５９を溶融して、はんだバンプ６２を形成した
ものである。このように、Ｎｉ無電解めっき法及びはん
だペーストスクリーン印刷法等を用いることにより、フ
ォトプロセスを用いずに、簡単にはんだバンプ６２を形
成することができる。
【００１１】他方、ＣＳＰは、１ケ１ケのＬＳＩをいか
に小さくして高密度で実装するかのアプローチである
が、デジタル機器の回路ブロックを見た場合、いくつか
の共通回路ブロックで成り立っており、これらをマルチ
チップパッケージとしたり、モジュール化（ＭＣＭ：Mu
lti Chip Module）する技術も登場している。デジタル
携帯電話におけるＳＲＡＭ（スタティック・ラム）、フ
ラッシュメモリー、マイコンの１パッケージ化等はその
一例である。
【００１２】このＭＣＭ技術は、最近の１チップシステ
ムＬＳＩにおいても大きな利点を発揮するものと期待さ
れている。即ち、メモリーやロジック、更にアナログＬ
ＳＩを１チップ化する場合は、異なったＬＳＩ加工プロ
セスを同一ウエーハプロセスで処理することとなり、マ
スク数や工程数の著しい増加と開発ＴＡＴ（Turn aroun
d time）の増加が問題となり、歩留りの低下も大きな懸
念材料である。
【００１３】このために、各ＬＳＩを個別に作り、ＭＣ
Ｍ化する方式が有力視されている。
【００１４】また図１４（ａ）、（ｂ）、（ｃ）はフリ
ップチップ方式であって、回路基板６０上の電極６３に
フェイスダウンでチップ６４を接続している。より小型
化、薄型化を考えた場合には、図１８のフリップチップ
が有利な方式となっている。今後の高速化での接続距離
の縮小や各接続インピーダンスのバラツキを考えても、
フリップチップ方式に変わっていくものと思われる。
【００１５】また、図１５に示すフリップチップタイプ
のＣＳＰは、バンプが形成されたＬＳＩチップ４０と、
インターポーザー基板４１とで構成されており、同図
（ａ）はＦａｎ ｉｎ＆Ｆａｎ ｏｕｔタイプ（ＣＳＰの
接続電極５３、５４をＬＳＩチップの内側及び外側の双
方に配置したもの）、同図（ｂ）はＦａｎ ｉｎタイプ
（ＣＳＰの接続電極５３、５４をＬＳＩチップの内側だ
けに配置したもの）を示す。いずれもＬＳＩの電極面と
インターポーザー基板４１との間の隙間部分に高弾性率
のアンダーフィル材４２を充填し、バンプ接合部を固定
することによって、バンプ接合部に応力が集中すること
を防止し、インターポーザー基板４１で応力を緩和する
ように設計されている。
【００１６】なお、図１６は、上記ＣＳＰが、インター
ポーザー基板４１を介して、たとえばはんだ等４５によ
り実装基板４３の電極４４に接続された実装構造を示
す。
【００１７】フリップチップ方式のＭＣＭは、複数の異
種のＬＳＩについて各々のＬＳＩのＡｌ電極パッド５５
の面にＡｕ−Ｓｔｕｄ Ｂｕｍｐを形成し、異方性導電
フィルム（ＡＣＦ：Anisotropic Conductive Film）を
介して回路基板と接続する方法や、樹脂ペーストを用い
て圧接する方法、更にバンプとしてＡｕめっきバンプや
Ｎｉ無電解めっきバンプ、はんだバンプを用いる方法
等、種々のものが提案されている。図１４（ｃ）は、は
んだバンプ６５による基板６０との金属間接合で、より
低抵抗で確実に接合させた例である。
【００１８】上記した各バンプ形成法は既に完成されて
いて、量産ベースの技術として活用が始まっている。例
えば、図１１に示したＡｕスタッドバンプ２４はチップ
単位のバンプ形成法であり、既存の設備を用いて、より
簡便にバンプを形成する方法として広く用いられている
が、各端子毎にバンプ形成処理を行うので、多ピンにな
る程、バンプ形成に要するコストが上昇してしまう。
【００１９】また、最近のＬＳＩの低電圧駆動において
は、Ａｌ配線層の電圧降下の問題が生じることから、配
線長を短くするために、周辺の電極パッドの配置だけで
なく、アクティブ素子上にも電極パッドを配置したエリ
アパッドが必要とされるが、図１１のＡｕスタッドバン
プ２４はボンディング荷重とダメージの面からエリアパ
ッドには不向きである。更に、Ａｕスタッドバンプチッ
プの実装は、１個ずつの圧接工法であることや、両面実
装に難がある等の問題を抱えている。
【００２０】一方、ウエーハ一括のはんだバンプ形成法
は実装面でエリアパッド配置にも適用でき、一括リフロ
ーや両面実装が可能である等の利点がある。しかし、最
先端の歩留まりが低いウエーハに対して処理をすると、
良品チップ１個当たりのコストは極めて高くなる。
【００２１】即ち、図１７には、従来のウエーハ一括処
理における半導体ウエーハ５３を示すが、最先端ＬＳＩ
では高歩留りが必要とされるにも拘らず、スクライブラ
イン２１で仕切られたチップの内、×印で示す不良品チ
ップ２０の数が○印で示す良品チップ３の数より多くな
るのが実情である。
【００２２】また、チップをベアチップの形で他所から
入手した場合のバンプ形成は極めて難しいという問題が
あった。即ち、上記した２種類のバンプ形成方法は各々
特徴を持つが、全ての領域に使える技術ではなく、各々
の特徴を活かした使い分けをされるのが現状である。ウ
エーハ一括バンプ処理法は、歩留まりが高く、ウエーハ
１枚の中に占める端子数が多い場合（例えば５００００
端子／ウエーハ）や、エリアパッド対応の低ダメージバ
ンプ形成に特徴を発揮する。又、Ａｕスタッドバンプ
は、チップ単位で入手した場合のバンプ処理や、簡便な
バンプ処理に特徴を発揮している。
【００２３】なお、図１７に示した半導体ウエーハ５３
をスクライブライン２１に沿って切断すると、切断の影
響でチップにストレス、亀裂等のダメージが生じて、故
障の原因になることがある。さらに、良品チップ３及び
不良品チップ２０を共に半導体ウエーハ５３として一括
ではんだバンプ形成まで工程を進行させると、不良品チ
ップ２０に施した工程が無駄になり、これもコストアッ
プの原因となる。
【００２４】また、特開平９−２６０５８１号公報に
は、Ｓｉウエーハ上に複数の半導体チップを接着固定
し、これをアルミナの如き基板上に設けた樹脂に加圧下
で埋め込んでから剥離することにより、ウエーハの表面
を平坦にし、ホトリソグラフィの技術によりこのウエー
ハ上で素子間の接続用の配線層を形成する方法が示され
ている。
【００２５】この公知の方法によれば、ウエーハの一括
処理が可能となり、大量生産による低価格化を達成でき
るとしているが、ウエーハにおいて個々の半導体チップ
の裏面側には上記のアルミナの如き硬質の基板が存在し
ているために、スクライビング時にチップ間の樹脂と共
に、裏面側の硬質の基板も切断しなければならず、切断
用のブレードが破損するおそれがある。しかもチップの
側面は樹脂で覆われてはいるが、裏面は樹脂とは異質の
硬質の基板が存在しているだけであるため、チップの裏
面側は有効に保護されないことがあり、また両者間の密
着性が悪くなる。
【００２６】
【発明に至る過程】本出願人は、上記のような従来の問
題を解決するため、先願発明として、ウエーハ一括処理
の特徴を生かしつつ、最先端のＬＳＩやベアチップで入
手した場合でも、高歩留り、低コストにして信頼性良く
提供可能な半導体チップ等のチップ状電子部品及びその
製造方法、並びにその製造に用いる疑似ウエーハ及びそ
の製造方法を提案した（特願２０００−１２２１１２
号）。
【００２７】即ち、先願発明は、少なくとも電極が一方
の面側にのみ設けられ、この一方の面以外の全面が連続
した保護物質で覆われている半導体チップの如きチップ
状電子部品及びこのチップ状電子部品の複数個又は複数
種が、これらの間及びその裏面に連続して被着された保
護物質によって互いに固着されている疑似ウエーハに係
るものである。
【００２８】又、先願発明は、基板上に、処理前は粘着
力を持つが処理後は粘着力が低下する粘着手段を貼り付
ける工程と、この粘着手段の上に複数個又は複数種の半
導体チップをその電極面を下にして固定する工程と、保
護物質を前記複数個又は複数種の半導体チップ間を含む
全面に被着する工程と、前記粘着手段に所定の処理を施
して前記粘着手段の粘着力を低下させ、前記半導体チッ
プを固定した疑似ウエーハを剥離する工程とを有する、
疑似ウエーハの製造方法に係り、更にこれに加えて、前
記複数個又は複数種の半導体チップ間において前記保護
物質を切断して各半導体チップ又はチップ状電子部品を
分離する工程とを有する、チップ状電子部品の製造方法
も提供するものである。
【００２９】先願発明によれば、半導体チップ等のチッ
プ状電子部品（以下、半導体チップを代表例として説明
する。）の電極面以外（即ち、チップ側面及び裏面）が
連続した保護物質によって保護されるので、チップ化後
のハンドリングにおいてチップが保護され、ハンドリン
グが容易となり、良好な実装信頼性が得られる。
【００３０】又、半導体ウエーハから切出されて良品の
みを選択したチップを基板に貼り付け、保護物質を全面
に被着した後に剥離することにより、あたかも全品が良
品チップからなる疑似ウエーハを得るため、良品チップ
に対するウエーハ一括でのバンプ処理等が可能となり、
低コストのバンプチップを形成できると共に、半導体チ
ップを疑似ウエーハから切り出す際にチップ間の保護物
質の部分を切断することになるので、半導体チップ本体
への悪影響（歪みやばり、亀裂等のダメージ）を抑えて
容易に切断することができる。
【００３１】しかも、保護物質によってチップの側面及
び裏面が覆われていることから、Ｎｉ無電解めっき処理
も可能である。そして、自社製ウエーハのみならず、他
社から購入したベアチップでも、容易にはんだバンプ処
理等が可能になる。また、ＭＣＭに搭載される異種ＬＳ
Ｉチップを全て同一半導体メーカーから供給されるケー
スは少なく、最先端の半導体ラインの投資が大きくなっ
てきているために、ＳＲＡＭ、フラッシュメモリーやマ
イコン、更にＣＰＵ（中央演算処理ユニット）を同一半
導体メーカーで供給するのではなく、各々得意とする半
導体メーカーから別々にチップで供給してもらい、これ
らをＭＣＭ化することもできる。なお、上記の基板は繰
り返し使用できる、耐久性のあるものを選べば、バンプ
形成のコストや環境面でも有利である。
【００３２】以下、先願発明の特徴を、好ましい実施の
形態に基づいて図面の参照下に具体的に説明する。
【００３３】まず図２２は、図１７に示した如き半導体
ウエーハ５３より切り出された後、オープン／ショート
或いはＤＣ（直流）電圧測定で良品と確認された良品の
半導体ベアチップ３（又はＬＳＩチップ）のみを、円形
の石英基板１上にアクリル系等の粘着シート２を介して
等間隔に配列して貼り付けた一例である。また、図２３
は、円形の石英基板１ではなく、角型のより大きなガラ
ス基板１９を用いることにより、限られた面積に多数の
良品チップ３を粘着シート２によって貼り付けた例であ
り、その後の工程におけるコストメリットをより発揮出
来るようにしたものである。
【００３４】以下に、チップを貼り付ける基板として図
２２の如き石英基板１を用い、一括してはんだバンプを
形成する方法を図１８〜図２０について順を追って説明
する。
【００３５】図１８（ａ）は、仮の支持基板となる石英
基板１を示す。但し、基板への加熱プロセスは４００℃
以下のため、より安価なガラス基板も使用できる。ま
た、この石英基板１は繰り返し使用できる。
【００３６】次に、図１８（ｂ）のように、石英基板１
上に、通常のダイシングで用いられていて、紫外線を照
射されると粘着力が低下する例えばアクリル系の粘着シ
ート２を貼り付ける。
【００３７】次に、図１８（ｃ）のように、上記した如
くに良品と確認された複数の良品ベアチップ３をチップ
表面（デバイス面）２８を下にして配列して粘着シート
２に貼り付ける。なお、良品ベアチップ３は、図１７に
示した通常のウエーハ工程でダイシングして、使用した
ダイシングシート（図示せず）の延伸状態から取り出し
てもよいし、チップトレイから移載してもよい。ここで
重要なことは、自社、他社製のチップに関わらず、良品
ベアチップ３のみを基板１上に再配列させることであ
る。
【００３８】次に、図１８（ｄ）のように、チップ３上
から有機系絶縁性樹脂、例えばアクリル系等の樹脂４を
均一に塗布する。この塗布はスピンコート法か印刷法で
容易に実現できる。
【００３９】次に、図１８（ｅ）のように、石英基板１
の裏側３１より紫外線を照射して、粘着シート２の粘着
力を弱くして、樹脂４で側面及び裏面が連続して固めら
れた複数の良品のベアチップ３からなる疑似ウエーハ２
９を石英基板１から接着面３０で剥離する。
【００４０】次に、図１９（ｆ）のように、良品ベアチ
ップ表面２８（デバイス面）が上になるように疑似ウエ
ーハ２９をひっくり返す。疑似ウエーハ２９は同図に拡
大して示すように、Ｓｉ基板上にＳｉＯ2膜を介してＡ
ｌ電極パッド５及びパッシベーション膜が形成されたも
のである。
【００４１】次に、図１９（ｇ）〜図２０（ｉ）のよう
に、既述した図１３（ｃ）〜（ｅ）と同じ処理を施す。
図１９（ｇ）はＵＢＭとなるＮｉ無電解めっき処理、図
２（ｈ）は印刷マスク８を用いたはんだペースト９の印
刷転写、図２０（ｉ）はウエットバック法によるはんだ
バンプ１２の形成状況である。
【００４２】即ち、図１９（ｇ）では、Ｎｉ無電解めっ
き法にて、開口されたＡｌ電極パッド５面の上のみに、
選択的にＮｉ無電解めっき層（ＵＢＭ）が形成されてい
る。なお、このＮｉ無電解めっき層（ＵＢＭ）は、Ａｌ
電極パッド５の上面をリン酸系エッチ液で前処理した後
に、Ｚｎ処理によりＺｎを置換析出させ、さらにＮｉ−
Ｐめっき槽に浸漬させることにより、容易に形成でき、
Ａｌ電極パッド５とはんだバンプとの接続を助けるＵＢ
Ｍ（Under Bump Metal）として作用する。
【００４３】図１９（ｈ）は、印刷マスク８を当てて、
はんだペースト９を印刷法によりＮｉ無電解めっき層
（ＵＢＭ）上に転写した状態である。図２０（ｉ）で
は、ウエットバック法ではんだペースト９を溶融して、
はんだバンプ１２を形成した状態である。このように、
Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷
法等を用いることにより、フォトプロセスを用いずに簡
単にはんだバンプ１２を形成できる。
【００４４】上記のようにして、低歩留まりの最先端の
ＬＳＩや他社から入手したチップであっても、良品のチ
ップ３のみを再び石英基板１に貼り付けて、あたかも１
００％良品ベアチップ３のみで構成された疑似ウエーハ
２９を作製し、ウエーハ一括の低コストのバンプ形成が
可能になる。
【００４５】そして、図２０（ｉ）において、プローブ
検査による電気的特性の測定やバーンインを行って、図
１（ｃ）の工程前に良品ベアチップ３を選別したことに
加えて、更により確実に良品チップのみを選別できる。
【００４６】図２０（ｊ）は、チップ３を樹脂４で保護
して補強してなる良品チップ部品２６の単位でブレード
３２（又はレーザ）でスクライブライン３３に沿ってダ
イシング１１して、個々の個片とする工程を示す。
【００４７】次に、図２０（ｋ）のように、配線基板１
６上のソルダー（はんだ）レジスト１５で囲まれかつソ
ルダー（はんだ）ペースト１３を被着した電極１４を設
けた実装基板２７に、個片化された良品チップ部品２６
をマウントする。
【００４８】この際、良品チップ部品２６の側面と裏面
は樹脂４で覆われているため、実装基板２７への実装時
の良品チップ部品２６の吸着等のハンドリング等で、直
接良品チップ部品２６がダメージを受けることがなく、
そのために、高い信頼性を持つフリップチップ実装が期
待できる。
【００４９】なお、上記の記述は半導体チップのフリッ
プチップ実装技術に関するものであるが、フリップチッ
プ高密度実装における接続用はんだバンプの形成技術と
その製造方法に関するものでもあり、良品ベアチップ３
をその表面（デバイス面）２８を下にして石英基板１上
に等間隔で並べて貼り付け、その後に樹脂４を裏面等に
均一に塗布して、良品チップ３同士を固定する。
【００５０】しかる後に、貼着シート２から剥がして、
良品チップ３のみが配列された疑似ウエーハ２９を作製
し、この疑似ウエーハ２９に一括でバンプ形成をして、
低コストでバンプチップを製造できる。このバンプチッ
プは、小型・軽量の携帯用電子機器のみならず、全ての
エレクトロニクス機器に利用され得る。
【００５１】図２１は、上記のはんだペースト９に代え
て、はんだボール１７を用いた変形例によるバンプの形
成方法を示す。
【００５２】即ち、まず、疑似ウエーハ上に形成された
Ａｌ電極パッド５を被覆するパッシベーション膜に対し
て、バンプ電極を形成する箇所を開口して、そこにＮｉ
無電解めっき層（ＵＢＭ）を形成する。
【００５３】次に、このＮｉ無電解めっき層（ＵＢＭ）
の上にフラックス１８を印刷法等により塗布する。その
フラックス１８の材料としては、はんだボール１７を転
写し易いように粘着力の高いものが好ましい。なお、フ
ラックス１８の塗布は印刷法に強いて限定しなくてもよ
いが、現実的には印刷法が好ましい。それは、他の方法
に比べ、フラックス１８を所望のパターンに簡便な操作
で効率よく塗布することができるからである。
【００５４】さらに、はんだボール１７をフラックス１
８上に載置してはんだボール１７のリフロー（加熱溶
融）を行う。これにより、はんだボール１７はＮｉ無電
解めっき層（ＵＢＭ）に強く付着する。最後にフラック
ス１８の洗浄を行う。これを以ってバンプ電極の形成は
完了する。
【００５５】上述したように、先願発明によれば、良品
の半導体チップをウエーハより切り出して、基板に等間
隔で再配列して貼り付け、樹脂の塗布後に剥離して、あ
たかも全品が良品チップである疑似ウエーハを得るた
め、良品チップに対するウエーハ一括でのはんだバンプ
処理等が可能となり、低コストのフリップチップ用はん
だバンプチップを形成できる。又、自社製ウエーハのみ
ならず、他社から購入したベアチップでも容易にはんだ
バンプ処理等が可能になる。
【００５６】又、樹脂によって少なくともチップ側面、
好ましくはチップ側面及び裏面が覆われているので、Ｎ
ｉ無電解めっき処理も可能であると共に、樹脂によって
チップ側面及び裏面を保護されているので、チップの個
片後の実装ハンドリングにおいてもチップが保護され
て、良好な実装信頼性が得られる。良品チップを貼り付
ける基板はウエーハ剥離後は繰り返し使用できて、バン
プ形成のコストや環境面で有利である。
【００５７】又、ウエーハ一括処理による低コストバン
プ処理の特徴を活かして、最先端のＬＳＩやベアチップ
の形で入手したチップでも使え、汎用性の高い新しいバ
ンプ形成法を提供できる。又、半導体チップを疑似ウエ
ーハから切り出す際に、樹脂の部分のみを切断するの
で、切断を容易に行え、ブレードの破損もなく、半導体
チップ本体への悪影響（歪みやばり、亀裂等のダメー
ジ）を抑えることができる。
【００５８】
【発明が解決しようとする課題】ところで、前述した先
願発明や従来技術によると、電子機器製品を組立てる際
に、シングルチップ又はマルチチップはインターポーザ
ーを用いてパッケージングした後、マザーボードに実装
するか、あるいはベアで入手したチップもしくはチップ
製品をマザーボードに直接実装（あるいは埋め込み）す
るか、更には電気的な入出力端子等の電子部品をマザー
ボードに直接実装しており、電子機器製品の組立てには
マザーボードが不可欠であった。
【００５９】たとえば、図２４に示す例に基づいて説明
すると、同図（ｉ’）、（ｊ’）は図２０（ｉ）、
（ｊ）に対応するもの（但し、マルチチップ方式で種類
又はサイズの異なるチップ３が一体化されたもの）であ
る。図２４（ｉ’）でバンプ１２（場合によっては配
線）を形成した疑似ウエーハ２９は、図２４（ｊ’）で
チップ部品２６にダイシング加工した後、このチップ部
品２６を図２４（ｋ’）のようにマザーボード７０に実
装する。この際、他の電子部品７１や、液晶素子などの
ユーザーインターフェース７２、他の電子製品との接続
のための電気的入出力端子など７３もマザーボード７０
に実装し、更に全体が外装材７４で覆われている。
【００６０】ところが、こうした電子機器の製品の大き
さは、部品と部品同士をつなぐマザーボード７０の基板
回路の配線、チップ及びチップ部品のパッケージングサ
イズに左右され、小型化が難しかった。例えば、チップ
２６及びチップ部品７１の配線には０．２μｍ前後の微
細化のプロセスが使用できるにも関わらず、マザーボー
ド７０や、更にはインターポーザーの配線は数十μｍが
標準で、チップ及びチップ部品が小さく薄くなってもイ
ンターポーザー、特にマザーボードの小型化が難しく、
でき上がる電子機器製品の小型化にはマザーボードの微
細化が課題であった。
【００６１】また、重量についても同様のことが言え
る。さらに、製品の製造工程から見ても、全てのチップ
及びチップ部品がベアで実装できればよいが、実際は、
チップ及びチップ部品を実装し易く、また配線し易くす
るために、パッケージングという再配線の工程が必要で
あり、このパッケージングが多くのコストと時間を必要
とし、電子機器本体の体積、重量の増加の原因となって
いた。
【００６２】さらに、電子機器製品本体の外装材７４に
樹脂や金属を使用し、内部のマザーボードや電子部品が
露出しないようにしている。この外装材の使用も、パッ
ケージングやマザーボードへの樹脂や金属の使用と構造
的に重複し、体積や重量増大化への影響が大きく、製品
のコスト増大、プロセスの増加の原因となっている。
【００６３】そして、現段階では環境対策として鉛フリ
ーはんだ、ハロゲンフリーマザーボードが推奨されてい
るが、全ての製品が環境に対応できる段階には至ってい
ない。
【００６４】従って、電子機器製品を製造する際、チッ
プ及びチップ部品のパッケージング、マザーボードの使
用、電子機器製品本体の外装材の使用によるプロセス増
加、コスト増大、開発及び製造時間の長期化、製品の体
積及び重量増加、環境対応（鉛フリー化、ハロゲンフリ
ー化）等を解決することが強く望まれていた。
【００６５】一方、ウエーハ一括バンプ形成方式でバン
プを形成したＬＳＩチップをＣＳＰ化する際は、通常、
まずダイシングによって疑似ウエーハをチップに個片化
し、これを一チップづつ、多数のインターポーザー基板
からなる大型基板にマウントし、リフロー、洗浄、樹脂
封止、樹脂硬化を経た後に基板をダイシングすることに
よりＣＳＰを得る。
【００６６】ここで、疑似ウエーハにバンプを形成した
後に、インターポーザー基板に一括マウントしようとす
ると、必然的にＬＳＩチップの大きさとインターポーザ
ー基板の大きさを同じにする必要がある。この場合、イ
ンターポーザー基板に対して以下のような問題を全てク
リアにする必要がある。
【００６７】（イ）ＣＳＰ（インターポーザー）の外部
電極ピッチはマザーボードとの整合性をとる必要がある
ため、ＣＳＰ側だけで自由に設計できない。（ロ）ＣＳ
Ｐの外部電極をＬＳＩチップの内側だけに配置するいわ
ゆる図１５（ｂ）に示したＦａｎ ｉｎ構造しかできな
いため、外部電極を配置できる上限数が制限される。Ｆ
ａｎ ｉｎ構造で設計上電極を必要数配置できたとして
も、非常に高度なプロセスを要するため、コスト的に高
くなり、その結果、基板のコストが高くなってしまう。
【００６８】一般には、以上のような問題をクリアでき
ないため、インターポーザー基板の電極としては図１５
（ａ）に示すようなＦａｎ ｉｎ＆Ｆａｎ ｏｕｔを混在
させることになり、その結果としてインターポーザー基
板のサイズはＬＳＩチップより大きくなってしまう。こ
のため、ウエーハと基板を一括マウントすることはでき
ない。また、逆にインターポーザー基板のサイズに合わ
せて、ＬＳＩチップを製造することは、無駄が多くなる
ため、非常に高価なＬＳＩプロセスに適応することは無
理である。
【００６９】一方、先願発明に基づいてＣＳＰを製造す
る場合は、まず疑似ウエーハをダイシングしてＬＳＩチ
ップを個片化する（他社などからチップで供給された場
合はダイシングなし）。そして、マウンター装置を使用
して良品チップのみを再配置して疑似基板を形成し、次
いで、疑似基板一括処理によりバンプを形成する。次
に、再度ダイシングによってチップを個片化する。そし
て、再びマウンター装置を使用して、多数のインターポ
ーザー基板からなる大型基板に１チップづつマウント
し、リフロー、洗浄、樹脂封止、樹脂硬化を経た後に基
板をダイシングすることにより、１つのＣＳＰを得る。
このように、特に先願発明の方法でＣＳＰを作成する
と、ダイシングとチップマウンターをそれぞれ２度使用
することになり、工程が複雑であった。
【００７０】また、パッケージ厚さを薄くする必要があ
る場合は、例えば疑似基板の状態でチップ裏面から研削
するが、チップが樹脂で接続されているので、チップ裏
面側の樹脂が研削されてなくなってしまうと、チップ側
面でしか樹脂で接着していないため、接着力が弱くな
り、研削時にチップが剥れてしまう危険性があった。
【００７１】また、この後にダイシングすることによっ
てチップを個片化した後に、非常に薄いチップをダイシ
ング用のテープから剥離したり、ハンドリングするのは
厄介であった。
【００７２】そこで、本発明の目的は、上記した先願発
明の有する特長を生かしながら、これまで用いていたマ
ザーボードやパッケージングを不要として、これと同様
の機能をなす配線基板に疑似ウエーハを一括マウントし
た後に切断することによりパッケージングを可能とし、
マウント工程などの工数を減らし、信頼性良く、容易か
つ低コストに電子機器を得ることにある。
【００７３】
【課題を解決するための手段】即ち、本発明は、少なく
とも電極が一方の面側に設けられたチップ部品の複数個
又は複数種が、少なくとも側面に被着された保護物質に
より固着してなる疑似ウエーハと、この疑似ウエーハの
電極面側に対応する配線を有する配線ボードとが、電気
的接続状態で一体化されたチップ集積ボードに係るもの
である。
【００７４】また、本発明は、基板上に設けた粘着手段
に、複数個又は複数種のチップ部品をその電極が下にな
るように固定する工程と、保護物質を前記チップ部品の
少なくとも側面に被着する工程と、前記保護物質が被着
されて一体化された前記チップ部品と前記基板とを分離
して疑似ウエーハを得る工程と、前記疑似ウエーハの電
極面側に対応する配線を有する配線ボードと前記疑似ウ
エーハとを電気的接続状態で一体化する工程と、を具備
するチップ集積ボードの製造方法に係るものである。
【００７５】また、本発明は、前記疑似ウエーハと前記
配線ボードとが、電気的接続状態で一体化されたチップ
集積ボードが、前記保護物質の位置で切断されて得られ
る、チップ状電子部品に係るものである。
【００７６】この本発明のチップ状電子部品は、前記の
方法で得られたチップ集積ボードを前記保護物質の位置
で切断する工程によって製造されるものである。
【００７７】また、本発明は、前記疑似ウエーハと前記
配線ボードとが、電気的接続状態で一体化されたチップ
集積ボードが、前記保護物質の位置で切断されて得られ
るチップ状電子部品が組み込まれている電子機器も提供
するものである。
【００７８】この本発明の電子機器は、前記チップ集積
ボードを前記保護物質の位置で切断することによって得
られたチップ状電子部品を組み込む工程によって製造さ
れるものである。
【００７９】本発明によれば、前記保護物質が被着され
て一体化された前記チップ部品と前記基板とを分離して
疑似ウエーハを得、この疑似ウエーハの電極面側に対応
する配線を有する配線ボードと前記疑似ウエーハとを電
気的接続状態で一体化してチップ集積ボードを得、更に
このチップ集積ボードを前記保護物質の位置で切断して
チップ状電子部品を製造し、更にこれを組み込んで電子
機器を製造しているので、これまで用いていたマザーボ
ードと同様の機能をなす前記配線ボードとしての疑似マ
ザーボードに前記疑似ウエーハを一括マウントした後に
切断し、このままでパッケージを構成でき、マウント工
程などの工数を減らし、信頼性良く、容易かつ低コスト
に電子機器を得ることができる。
【００８０】本発明はまた、上述した先願発明と同様の
特長を有していて、半導体ウエーハから切出されて良品
のみを選択したチップを基板に貼り付け、保護物質を被
着した後に剥離することにより、あたかも全品が良品チ
ップからなる疑似ウエーハを得るようにできるため、良
品チップに対するウエーハ一括でのバンプ処理等が可能
となり、低コストのバンプ部品を形成できると共に、半
導体チップを疑似ウエーハから切り出す際にチップ間の
保護物質の部分を切断することになるので、半導体チッ
プ本体への悪影響（歪みやばり、亀裂等のダメージ）を
抑えて容易に切断することができる。
【００８１】しかも、保護物質によってチップの少なく
とも側面が覆われていることから、取扱い性が向上す
る。そして、自社製ウエーハのみならず、他社から購入
したベアチップでも、容易にはんだバンプ処理等が可能
になる。また、ＭＣＭに搭載される異種ＬＳＩチップを
全て同一半導体メーカーから供給されるケースは少な
く、最先端の半導体ラインの投資が大きくなってきてい
るために、ＳＲＡＭ、フラッシュメモリーやマイコン、
更にＣＰＵ（中央演算処理ユニット）を同一半導体メー
カーで供給するのではなく、各々得意とする半導体メー
カーから別々にチップで供給してもらい、これらをＭＣ
Ｍ化することもできる。なお、上記の基板は繰り返し使
用できて、バンプ形成のコストや環境面でも有利であ
る。
【００８２】
【発明の実施の形態】本発明においては、ＬＳＩチッ
プ、チップ抵抗、チップコンデンサーなどマザーボード
に実装する良品チップ部品を有する前記疑似ウエーハと
しての良品チップモジュールと一体化されてデバイス表
面上で再配線、回路形成する前記配線ボードとしての疑
似マザーボードに、電子機器（エレクトロニクス製品）
として使用するために必要な液晶、キーパネル、スピー
カーなどのユーザーインターフェース、他の電子機器と
の電気的な入出力端子、又はチップ形状でない電子部品
が取り付けられてよい。
【００８３】また、本発明のチップ集積ボードは、前記
保護物質の位置で切断されて、単一の半導体チップ、又
は複数個又は複数種の半導体チップが前記配線ボードと
しての疑似マザーボード又はインターポーザー基板と一
体化されたチップに加工されることが好ましい。
【００８４】前記保護物質として好ましいのは、有機系
絶縁性樹脂又は無機系絶縁性物質である。
【００８５】前記疑似ウエーハは前記疑似マザーボード
又はインターポーザー基板にマウントし、しかる後にリ
フロー、洗浄、樹脂封入を行い、この後にダイシングで
個片化するのが望ましい。
【００８６】更に、前記疑似ウエーハの裏面側から保護
物質とチップを研削して厚さを薄くしてから、ブレード
又はレーザーによって個片に切断を行なうのがよい。
【００８７】本発明の電子機器は、前記チップ状電子部
品が組込まれているものであり、このチップ状電子部品
は筐体内に収容されるか、又は前記保護物質が外装構造
を形成していることが好ましい。
【００８８】次に、本発明の好ましい実施の形態を図面
の参照下に具体的に説明する。
【００８９】第１の実施の形態 図１〜図４は、本発明の第１の実施の形態を示すもので
ある。
【００９０】まず、図１７に示した如き半導体ウエーハ
５３より切り出された後、オープン／ショート或いはＤ
Ｃ（直流）電圧測定で良品と確認された良品の半導体ベ
アチップ３（又はＬＳＩチップ）のみを選別し、図１
（ａ）に示す石英基板１上に図１（ｂ）のように貼り付
けられたアクリル系等の粘着シート２の上に、図１
（ｃ）のように等間隔に配列して貼り付ける。
【００９１】仮の支持基板としては、基板への加熱プロ
セスは４００℃以下のため、石英基板１やより安価なガ
ラス基板も使用できる。また、この石英基板１は繰り返
し使用できる。また、粘着シート２からなる粘着性物質
は、通常のダイシングで用いられていて、例えば紫外線
を照射されると粘着力が低下する例えばアクリル系、シ
リコン系、ポリスチレン系、ポリエーテル系の粘着シー
ト２又は溶媒溶解性、離型性をもつ粘着物質を用いる。
粘着性物質がフィルムであれば、ローラーラミネートな
どの手法で、液状の物であれば、スピンコートや印刷な
どの手法で貼り付ける。
【００９２】上記した如くに良品と確認された複数の良
品ベアチップ３をチップ表面（デバイス面）２８を下に
して配列し、粘着シート２に貼り付けるが、良品ベアチ
ップ３は、通常のウエーハ工程でダイシングして、使用
したダイシングシート（図示せず）の延伸状態から取り
出してもよいし、チップトレイから移載してもよい。こ
こで重要なことは、自社、他社製のチップに関わらず、
良品ベアチップのみを基板１上に再配列させることであ
る。
【００９３】次に、図１（ｄ）のように、チップ３上か
ら有機系絶縁性樹脂、例えばエポキシ系、ポリイミド
系、ポリエステル系等の樹脂４を均一に塗布する。この
塗布はスピンコート法か印刷法で容易に実現できる。こ
の場合、粘着性物質２に対し離型作用を持つ樹脂４であ
れば、チップ裏面より均一に流し込んで硬化してよい
が、この時、チップは粘着性物質の粘着性により保持固
定されているので、動くことはない。
【００９４】次に、図１（ｅ）のように、例えば石英基
板１の側より紫外線を照射して、粘着シート２の粘着力
を弱くしたり、或いは粘着性物質２の離型作用により、
樹脂４で側面及び裏面が連続して固められた複数の良品
のベアチップ３からなる疑似ウエーハ２９を石英基板１
（具体的には粘着シート２）から剥離する。疑似ウエー
ハ２９は図１９に示したように、Ｓｉ基板上にＳｉＯ2
膜を介してＡｌ電極パッド５及びパッシベーション膜が
形成されたものである。
【００９５】次に、既述した図１９（ｇ）〜図２０
（ｉ）と同じ処理を施したり、或いはチップ間で必要な
配線を施し、ウエーハ一括で所定のバンプ、配線形成を
行う。
【００９６】ここで、先願発明においては、良品チップ
のみが多数配列され、デバイス面が露出した樹脂基板か
らなる疑似ウエーハ２９に配線や端子をつけてカットし
（図２０（ｊ））、マザーボードに実装していた（図２
０（ｋ））が、本実施の形態では、マザーボードを使用
せず、この樹脂基板にさらに付加価値をつけるのであ
る。
【００９７】即ち、マザーボードやパッケージのインタ
ーポーザーで行っていた再配線、回路形成を、従来のウ
エーハプロセスの工程を用いて、図１（ｅ）で得られた
疑似ウエーハ２９のデバイス面上に形成する。この場
合、疑似マザーボード８０は、図２（ｆ）のように疑似
ウエーハ２９のデバイス面上に一体に形成され、対応す
る配線や電極８３同士が対応して一体化して、全体とし
てチップモジュール用ボード８１を形成するものであ
る。ここで疑似ウエーハ２９の各チップを覆う樹脂４は
ポリエステル系、エポキシ系等の透明樹脂とすれば、チ
ップの位置を外部から判別し易く、配線の位置合せを行
い易くなる。
【００９８】疑似マザーボード８０の配線素材としては
デバイス表面との接続信頼性を考え、鉛フリーはんだ、
Ｃｕ、Ａｕ、Ａｌなどで形成することが望ましく、また
絶縁膜としてはポリイミド等が望ましい。この際の配線
は単層でも複数層でもよい。
【００９９】次に、図２（ｇ）のように、この樹脂基板
２９を個片又は複数個のチップ、チップ部品からなるモ
ジュール８２にカットし、低コストの良品チップモジュ
ール又は電子機器製品用の疑似マザーボードを提供す
る。
【０１００】こうして得られたモジュール８２は、例え
ば多層化され、良品チップモジュール又は良品チップモ
ジュールからなる疑似マザーボードとして、図３（Ａ）
のようにチップモジュール８２とは反対側の面におい
て、電子機器製品として使用するために必要な液晶、キ
ーパネル、スピーカーなどのユーザーインターフェース
７２、チップ形状（又は非チップ形状）の電子部品７
１、更には他の電子機器製品との電気的な入出力端子７
３を取り付ける。これまでは図２４（ｋ’）に示したよ
うにマザーボードに取り付けて実装していたが、本実施
の形態では、チップモジュール８２を配線された疑似マ
ザーボードのように扱い、その上に他の部品をダイレク
トに取り付け、実装する。この実装方法は例えば、フレ
キシブルプリント回路を利用したＡＣＦ接続や、鉛フリ
ーはんだによるはんだ接続が可能である。
【０１０１】図３（Ａ）では、更に外装材８４を設けて
いるが、この外装材を省略するために、良品チップモジ
ュール又は良品チップモジュールからなる疑似マザーボ
ードにおいて、チップを覆って硬化した（チップ裏面側
の）樹脂の表面側部分を電子機器製品本体の外装樹脂と
して兼用することができる。
【０１０２】即ち、図３（Ｂ）のように、例えば、２枚
の異なる良品チップモジュール８２、８２’（疑似マザ
ーボード）に各種電子部品を取りつけたものをデバイス
面をそれぞれ内側にして対向して貼り合わせる。貼り合
わせる方法は接着剤や機械的に貼り合わせる構造にして
もよく、或いは、樹脂などで実装面を覆う方法もある。
これにより、本来のガラスエポキシのような材料のマザ
ーボードや外装材を使用しなくてはならない部分が減
り、必要なマルチチップ、部品がすべて入った電子機器
本体が出来上がる。
【０１０３】図４には、図３（Ｂ）の電子機器を得るた
めに、他方のモジュール８２’を形成する方法を示すも
のである。
【０１０４】まず、図４（ａ）のように、良品ベアチッ
プ３（又はＬＳＩチップ）や他の電子部品７１、ユーザ
ーインターフェース部品７２をアクリル系等の粘着シー
ト２上に配列して貼り付ける。
【０１０５】次に、図４（ｂ）のように、チップ３等の
上から有機系絶縁性樹脂、例えばエポキシ系等の樹脂
４’を均一に塗布する。この塗布はスピンコート法、デ
ィスペンス法か印刷法で容易に実現できる。
【０１０６】次に、図４（ｃ）のように、例えば石英基
板１の側より紫外線を照射して、粘着シート２の粘着力
を弱くしたり、或いは粘着性物質２の離型作用により、
樹脂４’で少なくとも側面が連続して固められた複数の
良品のベアチップ３や他の部品７２等からなる疑似ウエ
ーハ２９’を石英基板１（具体的には粘着シート２）か
ら剥離する。
【０１０７】次に、図４（ｄ）のように、図４（ｃ）で
得られた疑似ウエーハ２９’のデバイス面上に配線等を
形成し、疑似マザーボード８０’を一体化する。これ
は、疑似ウエーハ２９’のデバイス面上に形成され、対
応する配線や電極８３’同士が対応して一体化して、全
体としてチップモジュール用ボード８１’を形成するも
のである。
【０１０８】この後の工程は、図１（ｇ）と同様に個片
に切断してチップモジュール８２’とし、これを図３
（Ｂ）のように上記の一方のチップモジュール８２と貼
り合せて一体化し、更に側面を接着材等８５で固める。
【０１０９】以上の説明から、本実施の形態によれば、
従来のパッケージング、マザーボード、外装材を極力使
用せずに電子機器製品を組立てることができ、従来のチ
ップ及びチップ部品のパッケージング、マザーボードの
使用、エレクトロニクス製品本来の外装材の使用による
プロセス増加、コスト増大、開発及び製造時間の肥大
化、製品の体積及び重量増加、環境対応（鉛フリー化、
ハロゲンフリー化）をまとめて改善することができる。
現在のところチップ形状に作ることのできない各種電子
部品が、今後ますますシステムオンチップ化されていけ
ば、本実施の形態の方法によって、最初の基本プロセス
であるチップ部品を並べる工程に入れ込むことが可能と
なり、より製造し易くなる。
【０１１０】また、先願発明と同様に、樹脂４によって
モジュールの少なくとも側面が覆われて保護されている
ので、実装ハンドリングにおいて良好な実装信頼性が得
られる。なお、良品チップを貼り付ける基板はウエーハ
剥離後は繰り返し使用できて、バンプ形成のコストや環
境面で有利である。
【０１１１】また、ウエーハ一括処理による低コストバ
ンプ処理の特徴を活かして、最先端のＬＳＩやベアチッ
プの形で入手したチップでも使え、汎用性の高い新しい
バンプ形成法を提供できる。チップモジュール用ボード
から切り出す際に、樹脂の部分のみを切断するので、切
断を容易に行え、ブレードの破損もなく、半導体チップ
本体への悪影響（歪みやばり、亀裂等のダメージ）を抑
えることができる。
【０１１２】ここで、本実施の形態で得られる作用効果
をまとめると、次の（１）〜（５）の通りである。
【０１１３】（１）従来の半導体チップだけではなく、
チップコンデンサーやチップ抵抗といったチップ部品、
システムオンチップも一緒にデバイス面を下にして並
べ、樹脂で硬化することにより得られた樹脂基板２９
は、より機能上の付加価値が付き、電子機器製品本体に
近い構造になる。
【０１１４】（２）（１）のように、より機能上の高付
加価値のついたデバイス面を、一括バンプだけでなく、
ウエーハ工程の配線方法を用いて、単層又は多層配線を
形成していくので、この樹脂基板はこれまでのマザーボ
ードに単に「実装するもの」ではなく、この樹脂基板自
体が他の電子部品を実装される疑似マザーボードの構造
になりうる。
【０１１５】（３）（２）の疑似マザーボード上にこれ
までのマザーボードに実装されるべき電子製品の各種部
品（ユーザーインターフェース又は電気的入出力端子
等）を実装して取り付けることにより、従来使用してい
たマザーボードは不要になる。
【０１１６】（４）良品チップモジュール又は良品チッ
プモジュールからなる疑似マザーボードのチップを覆う
硬化した（チップ裏面側の）樹脂の表面側部分を、電子
製品本体の外装樹脂材として兼用できるので、従来の外
装材が不要になる。
【０１１７】（５）（１）〜（４）で、これまでのチッ
プ又はチップ部品のパッケージングのインターポーザ
ー、さらに、マザーボード、外装材が不要となるので、
これらによって生じていたプロセス増加、コスト増大、
開発及び製造時間の肥大化、製品の体積及び重量増加、
環境対応（鉛フリー化、ハロゲンフリー化）をまとめて
改善することができる。
【０１１８】第２の実施の形態 図５〜図１０は、本発明の第２の実施の形態を示すもの
である。
【０１１９】本実施の形態では、上述した第１の実施の
形態において図１（ａ）〜（ｅ）の工程で作製した疑似
ウエーハ２９を図１（ｆ）の工程と同様に、図５
（ａ）、（ｂ）、（ｃ）のように電極又は配線を対応さ
せながら一体化する。ここでは、インターポーザー基板
８０は上述の疑似マザーボードに対応するものであり、
疑似ウエーハ２９のバンプ電極１２と対向してクリーム
はんだ９２が設けられた両面基板とする。
【０１２０】インターポーザー基板８０は両面基板であ
り、表面のランドから裏面のランド面へスルーホールに
より貫通されている。表面のランドには、この後のはん
だづけ用に、例えばクリームはんだ９２が印刷されてい
る。
【０１２１】ダイシング後のインターポーザー基板８０
の個片のサイズは、ＬＳＩチップより大きいサイズとな
っている。インターポーザー基板の材質としては、例え
ばガラスエポキシ、セラミック等が好適である。一方、
疑似基板２９には、シリコン、ガリウム砒素基板等にて
製造されたＬＳＩチップ３が配列されている。配列のピ
ッチは上記インターポーザー基板の各基板ブロックのピ
ッチと同一にする。
【０１２２】図５（ｂ）、（ｃ）に示したように、疑似
基板２９をフェイスダウンしてインターポーザー基板８
０に搭載し、リフロー加熱、はんだ付け、フラックス洗
浄を行う。この時、図７（ｅ）に示すように、インター
ポーザー基板８０のダイシングライン上に貫通したミシ
ン目のスリット９０を形成しておけば、フラックス洗浄
剤が浸透し易くなり、高い洗浄性を実現できる。
【０１２３】次に、図７（ｄ）に示すように、アンダー
フィル樹脂９１により隙間を封止し、加熱硬化させる。
ここでも、上述したダイシングライン上の貫通のスリッ
ト９０を設けておくことにより、ボイド等が抜け易くな
る。また、真空脱泡機等を使用すれば、このスリット部
から強制的にボイドを抜くことも可能である。従って、
残留ボイドが無くなり、後の工程で加熱してもクラック
等の発生を防止することができる。更に、このスリット
９０はインターポーザー基板の反りを低減する効果もあ
る。図８（ｆ）に示すように、このスリット９０から直
接アンダーフィル材を充填することも可能である。
【０１２４】次いで、図９（ｇ）に示すように、インタ
ーポーザー基板８０をブレード９２（又はレーザー）を
用いてダイシングする。以上の工程によりＣＳＰ９３が
完成する。
【０１２５】また、図１０（ｈ）、（ｉ）に示すよう
に、疑似基板２９側を砥石９４で研削して、ＬＳＩ部分
のみを薄くしておけば、薄型のＣＳＰ９５を得ることが
できる。
【０１２６】この時、厚みのあるインターポーザー基板
８０を固定して研削できるので、機械的強度が許す範囲
までＬＳＩ部分を薄くすることができる。例えばＬＳＩ
部分の厚さを２０μｍ程度まで薄くすることも可能であ
る。ＬＳＩチップ側面の樹脂部分もアンダーフィル樹脂
９１と強固に接着されているので、研削時も、この後の
ダイシング工程においても、接着力不足で剥がれる危険
性もない。
【０１２７】以上説明したように、本実施の形態によれ
ば、上述の第１の実施の形態と同様に疑似基板一括処理
での低コストバンプ処理の特長を生かしながら、ＣＳＰ
を製造する上で、次の（１）〜（４）の効果を得ること
ができる。
【０１２８】（１）インターポーザー基板のピッチに合
わせて、ＬＳＩを配置した疑似基板を用意することによ
り、疑似基板とインターポーザー基板の一括マウントが
可能になる。これにより、マウントの工程が大幅に削減
できる。
【０１２９】（２）インターポーザー基板側に貫通スリ
ットを形成することにより、フラックス洗浄性とアンダ
ーフィル樹脂充填性が改善される。この結果、残留ボイ
ドに起因するクラック発生を抑制でき、信頼性が向上す
る。
【０１３０】（３）多数のインターポーザー基板によっ
て構成される大型基板に、疑似基板としてＬＳＩチップ
がアンダーフィル樹脂にて強固に密着しているので、Ｌ
ＳＩチップを極限まで薄く研削することができ、結果と
して極薄のＣＳＰを得ることができる。
【０１３１】（４）チップマウントとダイシングの工程
を削減できるので、ＣＳＰの加工時間を短縮でき、結果
として低コストのＣＳＰを得ることができる。
【０１３２】以上に説明した実施の形態は、本発明の技
術的思想に基づいて種々に変形が可能である。
【０１３３】例えば、疑似マザーボードやインターポー
ザー基板の層構成や、疑似ウエーハに対する一体化方法
は、貼り合わせは勿論、他の方法でもよい。良品ベアチ
ップを貼り付ける基板は、石英やガラスの他に同様の効
果や強度があるならば、他の素材を用いてよい。また、
基板の形や厚さも自由に変更できる。上記した石英基板
１等の基板は、何回でも繰り返して使用することがで
き、コストや環境面で有利である。
【０１３４】また、粘着シート２等の粘着物質もアクリ
ル系等や、これと同様の目的を果たせば種々の素材でよ
いが、剥離性の良いものや、溶剤溶解性のものが、疑似
ウエーハの分離の上で望ましい。
【０１３５】樹脂４等の絶縁性保護物質の材質も広範囲
のものから選択してよく、樹脂４に代えて、ＳＯＧ（Sp
in on Glass）によるＳｉＯx膜を用いてもよい。加え
て、良品ベアチップは、同種又は複数種や、サイズも同
一又は異なるものを配列してよく、並べる間隔も任意で
よい。また、上記のはんだペーストに代えて、金属ボー
ル（はんだボール）を用いたバンプの形成も可能であ
る。
【０１３６】なお、本発明を適用する対象は半導体チッ
プに限ることはなく、個々のチップへの切断を伴う他の
各種チップ状電子部品であってもよい。
【０１３７】
【発明の作用効果】本発明によれば、前記保護物質が被
着されて一体化された前記チップ部品と前記基板とを分
離して疑似ウエーハを得、この疑似ウエーハの電極面側
に対応する配線を有する配線ボードと前記疑似ウエーハ
とを電気的接続状態で一体化してチップ集積ボードを
得、更にこのチップ集積ボードを前記保護物質の位置で
切断してチップ状電子部品を製造し、更にこれを組み込
んで電子機器を製造しているので、従来用いていたマザ
ーボードと同様の機能をなす前記配線ボードとしての前
記疑似マザーボードに前記疑似ウエーハを一括マウント
した後に切断し、このままでパッケージを構成でき、マ
ウント工程などの工数を減らし、信頼性良く、容易かつ
低コストに電子機器を得ることができる。
【０１３８】また、半導体ウエーハから切出されて良品
のみを選択したチップを基板に貼り付け、保護物質を被
着した後に剥離することにより、あたかも全品が良品チ
ップからなる疑似ウエーハを得るようにできるため、良
品チップに対するウエーハ一括でのバンプ処理等が可能
となり、低コストのバンプ部品を形成できると共に、疑
似ウエーハから切り出す際にチップ間の保護物質の部分
を切断することになるので、半導体チップ本体への悪影
響（歪みやばり、亀裂等のダメージ）を抑えて容易に切
断することができる。
【０１３９】しかも、保護物質によってチップの少なく
とも側面が覆われていることから、取扱い性が向上す
る。そして、自社製ウエーハのみならず、他社から購入
したベアチップでも、容易にはんだバンプ処理等が可能
になる。また、ＭＣＭに搭載される異種ＬＳＩチップを
全て同一半導体メーカーから供給されるケースは少な
く、最先端の半導体ラインの投資が大きくなってきてい
るために、ＳＲＡＭ、フラッシュメモリーやマイコン、
更にＣＰＵ（中央演算処理ユニット）を同一半導体メー
カーで供給するのではなく、各々得意とする半導体メー
カーから別々にチップで供給してもらい、これらをＭＣ
Ｍ化することもできる。なお、上記の基板は繰り返し使
用できて、バンプ形成のコストや環境面でも有利であ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるモジュール部
品の作製工程を順次示す断面図である。
【図２】同、モジュール部品の作製工程を順次示す断面
図である。
【図３】同、作製工程により得られたモジュール部品を
組み込んだ電子機器の断面図である。
【図４】同、電子機器に用いるモジュール部品の作製工
程を順次示す断面図である。
【図５】本発明の第２の実施の形態による電子部品の作
製工程を順次示す斜視図である。
【図６】同、電子部品の作製工程を順次示す断面図であ
る。
【図７】同、電子部品の作製工程を順次示す断面図であ
る。
【図８】同、電子部品の作製工程を示す斜視図である。
【図９】同、電子部品の作製工程を示す斜視図である。
【図１０】同、電子部品の作製工程を順次示す斜視図で
ある。
【図１１】従来例におけるＡｕスタッドバンプ（Stud B
ump）の一例を示す斜視図である。
【図１２】同、ウエーハレベルで一括はんだでバンプ処
理をした半導体ウエーハの部分平面図である。
【図１３】同、半導体チップの作製工程を順次示す断面
図である。
【図１４】同、ＭＣＭ化された実装構造の他の例の斜視
図（ａ）とその一部断面側面図（ｂ）、（ｃ）である。
【図１５】同、実装構造の例の断面図である。
【図１６】同、実装構造の他の例の断面図である。
【図１７】同、ウエーハ一括処理に対処する半導体ウエ
ーハの斜視図である。
【図１８】先願発明の実施の形態による半導体チップの
作製工程を順次示す断面図である。
【図１９】同、作製工程を順次示す断面図である。
【図２０】同、作製工程とその実装工程とを順次示す断
面図である。
【図２１】同、他の疑似ウエーハの断面図である。
【図２２】同、良品ベアチップを貼り付けた基板の斜視
図である。
【図２３】同、良品ベアチップを貼り付けた基板の斜視
図である。
【図２４】同、疑似ウエーハとこれから切り出されたチ
ップモジュールを組み込んだ電子機器の断面図である。
【符号の説明】
１…石英基板、２…粘着シート、３…良品ベアチップ、
４、４’…樹脂（保護物質）、５…Ａｌ電極パッド、８
…印刷マスク、９…はんだペースト、１１…ダイシン
グ、１２…はんだバンプ、１３…ソルダー（はんだ）ペ
ースト、１４…電極、１６…配線基板、１９…大型ガラ
ス基板、２０…不良品ベアチップ、２６…良品チップ部
品、２７…実装基板、２８…良品ベアチップ表面（デバ
イス面）、２９、２９’…疑似ウエーハ、３２…ブレー
ド、３３…スクライブライン、７１…他の電子部品、７
２…ユーザーインターフェース、８０…疑似マザーボー
ド又はインターポーザー基板、８１、８１’…チップモ
ジュール用ボード、８２、８２’…モジュール、８３、
８３’…電極（配線）、８４…外装材、９０…スリッ
ト、９１…アンダーフィル樹脂、９２…クリームはんだ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西山 和夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F061 AA01 BA07 CA05 CA10 CA12 CB02 CB13

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも電極が一方の面側に設けられ
    たチップ部品の複数個又は複数種が、少なくとも側面に
    被着された保護物質により固着してなる疑似ウエーハ
    と、この疑似ウエーハの電極面側に対応する配線を有す
    る配線ボードとが、電気的接続状態で一体化されたチッ
    プ集積ボード。
  2. 【請求項２】 ＬＳＩチップ、チップ抵抗、チップコン
    デンサーなどマザーボードに実装する良品チップ部品を
    有する前記疑似ウエーハとしての良品チップモジュール
    と一体化されてデバイス表面上で再配線、回路形成する
    前記配線ボードとしての疑似マザーボードに、電子機器
    として使用するために必要な液晶、キーパネル、スピー
    カーなどのユーザーインターフェース、他の電子機器と
    の電気的な入出力端子、又はチップ形状でない電子部品
    が取り付けられている、請求項１に記載のチップ集積ボ
    ード。
  3. 【請求項３】 前記保護物質が有機系絶縁性樹脂又は無
    機系絶縁性物質である、請求項１に記載のチップ集積ボ
    ード。
  4. 【請求項４】 前記保護物質の位置で切断されて、単一
    の半導体チップ、又は複数個又は複数種の半導体チップ
    が前記配線ボードとしての疑似マザーボード又はインタ
    ーポーザー基板と一体化されたチップに加工される、請
    求項１に記載のチップ集積ボード。
  5. 【請求項５】 基板上に設けた粘着手段に、複数個又は
    複数種のチップ部品をその電極面が下になるように固定
    する工程と、保護物質を前記複数個又は複数種のチップ
    部品の少なくとも側面に被着する工程と、前記保護物質
    が被着されて一体化された前記チップ部品と前記基板と
    を分離して疑似ウエーハを得る工程と、前記疑似ウエー
    ハの電極面側に対応する配線を有する配線ボードと前記
    疑似ウエーハとを電気的接続状態で一体化する工程と、
    を具備するチップ集積ボードの製造方法。
  6. 【請求項６】 ＬＳＩチップ、チップ抵抗、チップコン
    デンサーなどマザーボードに実装する良品チップ部品を
    有する前記疑似ウエーハとしての良品チップモジュール
    と一体化されてデバイス表面上で再配線、回路形成する
    前記配線ボードとしての疑似マザーボードに、電子機器
    として使用するために必要な液晶、キーパネル、スピー
    カーなどのユーザーインターフェース、他の電子機器と
    の電気的な入出力端子、又はチップ形状でない電子部品
    を取り付ける、請求項５に記載のチップ集積ボードの製
    造方法。
  7. 【請求項７】 前記保護物質が有機系絶縁性樹脂又は無
    機系絶縁性物質である、請求項５に記載のチップ集積ボ
    ードの製造方法。
  8. 【請求項８】 前記保護物質の位置で切断されて、単一
    の半導体チップ、又は複数個又は複数種の半導体チップ
    が前記配線ボードとしての疑似マザーボード又はインタ
    ーポーザー基板と一体化されたチップに加工されるチッ
    プ集積ボードを得る、請求項５に記載の集積ボードの製
    造方法。
  9. 【請求項９】 前記疑似ウエーハを前記疑似マザーボー
    ド又はインターポーザー基板にマウントし、リフロー、
    洗浄、樹脂封入を行う、請求項８に記載のチップ集積ボ
    ードの製造方法。
  10. 【請求項１０】 前記疑似ウエーハの裏面側から研削し
    た後、前記切断を行う、請求項８に記載のチップ集積ボ
    ードの製造方法。
  11. 【請求項１１】 少なくとも電極が一方の面側に設けら
    れたチップ部品の複数個又は複数種が、少なくとも側面
    に被着された保護物質により固着してなる疑似ウエーハ
    と、この疑似ウエーハの電極面側に対応する配線を有す
    る配線ボードとが、電気的接続状態で一体化されたチッ
    プ集積ボードが、前記保護物質の位置で切断されて得ら
    れる、チップ状電子部品。
  12. 【請求項１２】 ＬＳＩチップ、チップ抵抗、チップコ
    ンデンサーなどマザーボードに実装する良品チップ部品
    を有する前記疑似ウエーハとしての良品チップモジュー
    ルと一体化されてデバイス表面上で再配線、回路形成す
    る前記配線ボードとしての疑似マザーボードに、電子機
    器として使用するために必要な液晶、キーパネル、スピ
    ーカーなどのユーザーインターフェース、他の電子機器
    との電気的な入出力端子、又はチップ形状でない電子部
    品が取り付けられる、請求項１１に記載のチップ状電子
    部品。
  13. 【請求項１３】 前記保護物質が有機系絶縁性樹脂又は
    無機系絶縁性物質である、請求項１１に記載のチップ状
    電子部品。
  14. 【請求項１４】 前記保護物質の位置で切断されて、単
    一の半導体チップ、又は複数個又は複数種の半導体チッ
    プが前記配線ボードとしての疑似マザーボード又はイン
    ターポーザー基板と一体化されたチップとして得られ
    る、請求項９に記載のチップ状電子部品。
  15. 【請求項１５】 基板上に設けた粘着手段に、複数個又
    は複数種のチップ部品をその電極面が下になるように固
    定する工程と、保護物質を前記複数個又は複数種のチッ
    プ部品の少なくとも側面に被着する工程と、前記保護物
    質が被着されて一体化された前記チップ部品と前記基板
    とを分離して疑似ウエーハを得る工程と、前記疑似ウエ
    ーハの電極面側に対応する配線を有する配線ボードと前
    記疑似ウエーハとを電気的接続状態で一体化してチップ
    集積ボードを得る工程と、このチップ集積ボードを前記
    保護物質の位置で切断する工程と、を具備するチップ状
    電子部品の製造方法。
  16. 【請求項１６】 ＬＳＩチップ、チップ抵抗、チップコ
    ンデンサーなどマザーボードに実装する良品チップ部品
    を有する前記疑似ウエーハとしての良品チップモジュー
    ルと一体化されてデバイス表面上で再配線、回路形成す
    る前記配線ボードとしての疑似マザーボードに、電子機
    器として使用するために必要な液晶、キーパネル、スピ
    ーカーなどのユーザーインターフェース、他の電子機器
    との電気的な入出力端子、又はチップ形状でない電子部
    品を取り付ける、請求項１３に記載のチップ状電子部品
    の製造方法。
  17. 【請求項１７】 前記保護物質が有機系絶縁性樹脂又は
    無機系絶縁性物質である、請求項１５に記載のチップ状
    電子部品の製造方法。
  18. 【請求項１８】 前記保護物質の位置で切断されて、単
    一の半導体チップ、又は複数個又は複数種の半導体チッ
    プが前記配線ボードとしての疑似マザーボード又はイン
    ターポーザー基板と一体化されたチップに加工されるチ
    ップ集積ボードを得る、請求項１５に記載のチップ状電
    子部品の製造方法。
  19. 【請求項１９】 前記疑似ウエーハを前記疑似マザーボ
    ード又はインターポーザー基板にマウントし、リフロ
    ー、洗浄、樹脂封入を行う、請求項１８に記載のチップ
    状電子部品の製造方法。
  20. 【請求項２０】 前記疑似ウエーハの裏面側から研削し
    た後、前記切断を行う、請求項１５に記載のチップ状電
    子部品の製造方法。
  21. 【請求項２１】 少なくとも電極が一方の面側に設けら
    れたチップ部品の複数個又は複数種が、少なくとも側面
    に被着された保護物質により固着してなる疑似ウエーハ
    と、この疑似ウエーハの電極面側に対応する配線を有す
    る配線ボードとが、電気的接続状態で一体化されたチッ
    プ集積ボードが、前記保護物質の位置で切断されて得ら
    れるチップ状電子部品が組み込まれている電子機器。
  22. 【請求項２２】 ＬＳＩチップ、チップ抵抗、チップコ
    ンデンサーなどマザーボードに実装する良品チップ部品
    を有する前記疑似ウエーハとしての良品チップモジュー
    ルと一体化されてデバイス表面上で再配線、回路形成す
    る前記配線ボードとしての疑似マザーボードに、電子機
    器として使用するために必要な液晶、キーパネル、スピ
    ーカーなどのユーザーインターフェース、他の電子機器
    との電気的な入出力端子、又はチップ形状でない電子部
    品が取り付けられる、請求項２１に記載の電子機器。
  23. 【請求項２３】 前記保護物質が有機系絶縁性樹脂又は
    無機系絶縁性物質である、請求項２１に記載の電子機
    器。
  24. 【請求項２４】 前記保護物質の位置で切断されて、単
    一の半導体チップ、又は複数個又は複数種の半導体チッ
    プが前記配線ボードとしての疑似マザーボード又はイン
    ターポーザー基板と一体化されたチップが組み込まれて
    いる、請求項２１に記載の電子機器。
  25. 【請求項２５】 前記チップ状電子部品が筐体内に収容
    されている、請求項２１に記載の電子機器。
  26. 【請求項２６】 前記チップ状電子部品の保護物質が外
    装構造を形成している、請求項２１に記載の電子機器。
  27. 【請求項２７】 基板上に設けた粘着手段に、複数個又
    は複数種のチップ部品をその電極面が下になるように固
    定する工程と、保護物質を前記複数個又は複数種のチッ
    プ部品の少なくとも側面に被着する工程と、前記保護物
    質が被着されて一体化された前記チップ部品と前記基板
    とを分離して疑似ウエーハを得る工程と、前記疑似ウエ
    ーハの電極面側に対応する配線を有する配線ボードと前
    記疑似ウエーハとを電気的接続状態で一体化してチップ
    集積ボードを得る工程と、このチップ集積ボードを前記
    保護物質の位置で切断する工程と、これによって得られ
    たチップ状電子部品を組み込む工程と、を具備する電子
    機器の製造方法。
  28. 【請求項２８】 ＬＳＩチップ、チップ抵抗、チップコ
    ンデンサーなどマザーボードに実装する良品チップ部品
    を有する前記疑似ウエーハとしての良品チップモジュー
    ルと一体化されてデバイス表面上で再配線、回路形成す
    る前記配線ボードとしての疑似マザーボードに、電子機
    器として使用するために必要な液晶、キーパネル、スピ
    ーカーなどのユーザーインターフェース、他の電子機器
    との電気的な入出力端子、又はチップ形状でない電子部
    品を取り付ける、請求項２７に記載の電子機器の製造方
    法。
  29. 【請求項２９】 前記保護物質が有機系絶縁性樹脂又は
    無機系絶縁性物質である、請求項２７に記載の電子機器
    の製造方法。
  30. 【請求項３０】 前記保護物質の位置で切断されて、単
    一の半導体チップ、又は複数個又は複数種の半導体チッ
    プが前記配線ボードとしての疑似マザーボード又はイン
    ターポーザー基板と一体化されたチップに加工されるチ
    ップ集積ボードを得る、請求項２７に記載の電子機器の
    製造方法。
  31. 【請求項３１】 前記疑似ウエーハを前記疑似マザーボ
    ード又はインターポーザー基板にマウントし、リフロ
    ー、洗浄、樹脂封入を行う、請求項３０に記載の電子機
    器の製造方法。
  32. 【請求項３２】 前記疑似ウエーハの裏面側から研削し
    た後、前記切断を行う、請求項２７に記載の電子機器の
    製造方法。
  33. 【請求項３３】 前記チップ状電子部品を筐体内に収容
    する、請求項２７に記載の電子機器の製造方法。
  34. 【請求項３４】 前記チップ状電子部品の保護物質が外
    装構造を形成している、請求項２７に記載の電子機器の
    製造方法。
JP2000302034A 2000-10-02 2000-10-02 チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 Pending JP2002110714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000302034A JP2002110714A (ja) 2000-10-02 2000-10-02 チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000302034A JP2002110714A (ja) 2000-10-02 2000-10-02 チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002110714A true JP2002110714A (ja) 2002-04-12

Family

ID=18783469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000302034A Pending JP2002110714A (ja) 2000-10-02 2000-10-02 チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002110714A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1398828A2 (de) * 2002-08-29 2004-03-17 Infineon Technologies AG Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
US6836025B2 (en) 2002-05-31 2004-12-28 Fujitsu Limited Semiconductor device configured to be surface mountable
US7049224B2 (en) 2003-09-22 2006-05-23 Oki Electric Industry Co., Ltd. Manufacturing method of electronic components embedded substrate
JP2008221333A (ja) * 2007-03-12 2008-09-25 Samsung Electronics Co Ltd Ｚｎを用いた半田付け構造物および方法
JP2010010252A (ja) * 2008-06-25 2010-01-14 Kyoritsu Kagaku Sangyo Kk 樹脂構造体および樹脂構造体の製造方法
JP2012188555A (ja) * 2011-03-10 2012-10-04 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2013503488A (ja) * 2009-08-26 2013-01-31 クアルコム，インコーポレイテッド 異なる半導体ダイおよび／またはウエハーのための半導体ウエハー間接合
JP2013038270A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法
JP2013117720A (ja) * 2011-11-02 2013-06-13 Citizen Finetech Miyota Co Ltd 液晶表示装置及びその製造方法
JP2014060433A (ja) * 2013-11-20 2014-04-03 Denso Corp 電子装置の製造方法
EP2866258A2 (en) 2002-05-31 2015-04-29 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
WO2022209438A1 (ja) * 2021-03-29 2022-10-06 株式会社村田製作所 電子部品パッケージ、電子部品ユニットおよび電子部品パッケージの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836025B2 (en) 2002-05-31 2004-12-28 Fujitsu Limited Semiconductor device configured to be surface mountable
EP2866258A2 (en) 2002-05-31 2015-04-29 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
EP1398828A2 (de) * 2002-08-29 2004-03-17 Infineon Technologies AG Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
US7049224B2 (en) 2003-09-22 2006-05-23 Oki Electric Industry Co., Ltd. Manufacturing method of electronic components embedded substrate
US8517249B2 (en) 2007-03-12 2013-08-27 Samsung Electronics Co., Ltd. Soldering structure and method using Zn
JP2008221333A (ja) * 2007-03-12 2008-09-25 Samsung Electronics Co Ltd Ｚｎを用いた半田付け構造物および方法
JP2010010252A (ja) * 2008-06-25 2010-01-14 Kyoritsu Kagaku Sangyo Kk 樹脂構造体および樹脂構造体の製造方法
JP2013503488A (ja) * 2009-08-26 2013-01-31 クアルコム，インコーポレイテッド 異なる半導体ダイおよび／またはウエハーのための半導体ウエハー間接合
JP2014225701A (ja) * 2009-08-26 2014-12-04 クアルコム，インコーポレイテッド 異なる半導体ダイおよび／またはウエハーのための半導体ウエハー間接合
JP2012188555A (ja) * 2011-03-10 2012-10-04 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2013038270A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法
JP2013117720A (ja) * 2011-11-02 2013-06-13 Citizen Finetech Miyota Co Ltd 液晶表示装置及びその製造方法
JP2014060433A (ja) * 2013-11-20 2014-04-03 Denso Corp 電子装置の製造方法
WO2022209438A1 (ja) * 2021-03-29 2022-10-06 株式会社村田製作所 電子部品パッケージ、電子部品ユニットおよび電子部品パッケージの製造方法

Similar Documents

Publication Publication Date Title
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
US8590145B2 (en) Method of fabricating a circuit structure
JP3701542B2 (ja) 半導体装置およびその製造方法
US6060373A (en) Method for manufacturing a flip chip semiconductor device
JP2001313350A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
CN101197356A (zh) 多芯片封装结构与其形成方法
JP2001168275A (ja) 小型集積回路パッケージおよびその製造方法
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2004335629A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP4739198B2 (ja) 半導体装置の製造方法
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP2003297977A (ja) 電子部品の製造方法
JP2003152134A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2004063938A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2005064227A (ja) 電子部品およびその製造方法
JP2003086632A (ja) 半導体装置及びその製造方法並びに封止用樹脂
JP2003203938A (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2002289632A (ja) 半導体装置の製造方法および半導体装置