JPH10177363A - プラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 維持放電時に流れる電流を抑制し表示特性を
向上させることを目的とする。 【解決手段】 複数の行電極対と、行電極対に交差して
配列された複数の列電極とを有し、行電極対に走査パル
スを印加するとともに列電極に画素データパルスを印加
して画素データに応じて点灯及び消灯画素を選択するア
ドレス期間と、行電極対に交互に放電維持パルスを印加
して点灯及び消灯画素を維持する維持放電期間とを用い
て表示を行うプラズマディスプレイパネルの駆動方法で
あって、維持放電期間において放電維持パルスの印加開
始から所定期間の間に印加される放電維持パルスの電圧
に比して所定期間終了後に印加される放電維持パルスの
電圧を低くすることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス表示方
式の交流（ＡＣ）型のプラズマディスプレイパネル（Ｐ
ＤＰ）の駆動方法に関する。

【０００２】

【従来の技術】近年、表示装置の大型化に伴い、薄型の
表示装置が要求され、各種の薄型の表示装置が提供され
ている。その１つにＡＣＰＤＰが知られている。かかる
ＡＣＰＤＰは、列電極及び列電極と直交し一対にて１行
（１走査ライン）を構成する行電極を備えており、これ
ら列電極及び行電極対各々は放電空間に対して誘電体層
で覆われており、列電極及び行電極対の各交点に放電セ
ルが形成されている。

【０００３】図４は、係るＡＣＰＤＰの従来の各種駆動
パルスの印加タイミングを示す図である。同図におい
て、まず、負極性のリセットパルスＲＰx を全ての行電
極Ｘ1〜Ｘn に印加すると同時に、正極性のリセットパ
ルスＲＰy を全ての行電極Ｙ1〜Ｙn の各々に印加す
る。かかるリセットパルスの印加により、全ての放電セ
ルに放電が生じ、荷電粒子が発生し、放電終了後各放電
セルに壁電荷が蓄積形成される（一斉リセット期間）。

【０００４】次に、各行毎の画素データに対応した画素
データパルスＤＰ1 〜ＤＰn を順次、列電極Ａ1 〜Ａm
に印加する。この画素データパルスＤＰ1 〜ＤＰn 各々
の印加タイミングに同期して走査パルス（選択消去パル
ス）ＳＰを行電極Ｙ1 〜Ｙn へ順次印加して行く。この
際、かかる画素データパルスＤＰ、及び走査パルスＳＰ
が各々列電極及び行電極に同時に印加された放電セル
（消灯画素）にのみ放電が生じ上記一斉リセット期間に
て形成された壁電荷が消去される。

【０００５】一方、走査パルスＳＰが印加されたものの
画素データパルスＤＰが印加されない放電セル（点灯画
素）では上記の如き放電は生じないので上記一斉リセッ
ト期間にて形成された壁電荷はそのまま残留する。この
ように各放電セルの壁電荷は、画素データに応じて選択
的に消去され、点灯画素及び消灯画素が選択される（ア
ドレス期間）。

【０００６】次に、正極性の放電維持パルスＩＰx を行
電極Ｘ1 〜Ｘn の各々に印加するとともに放電維持パル
スＩＰx の印加タイミングとはずれたタイミングにて正
極性の放電維持パルスＩＰy を行電極Ｙ1 〜Ｙn の各々
に印加する。このように放電維持パルスＩＰx 、ＩＰy
を交互に行電極対に印加され、壁電荷が残留している放
電セル（点灯画素）は放電発光を繰り返す一方壁電荷が
消滅した放電セル（消灯画素）は放電発光しない（維持
放電期間）。

【０００７】次に、全ての行電極Ｘ1 〜Ｘn に一斉に消
去パルスＥＰを印加して全放電セルの壁電荷を消去する
（壁電荷消去期間）。以上のように、一斉リセット期
間、アドレス期間、維持放電期間、壁電荷消去期間を１
つの表示サイクルとして、これを繰り返し行うことによ
り、画像表示が行われる。

【０００８】

【発明が解決しようとする課題】ところで、上述のＰＤ
Ｐでは、行電極を透明電極としているため、抵抗率が大
きい。そこで、維持電極の導電性を補うために金属電極
からなるバス電極を積層して配線抵抗を低減している。
しかしながら、ＰＤＰが大型化していくと、金属電極の
配線長が長くなるため、バス電極自体の配線抵抗も無視
できなくなる。

【０００９】一方、各放電セルに流れる電流は、時間的
に一定ではなく、駆動パルスが印加されてから例えば数
１００ナノｓｅｃ程度で最大になりその後数１００ナノ
ｓｅｃ程度経過するとほぼ流れなくなる。表示のための
維持放電期間において、放電維持パルスのパルス間隔は
数マイクロｓｅｃ程度であるため、１つの行電極対上の
選択された放電セルがほぼ同時に放電し、選択された放
電セルにおいてほぼ同時に電流が流れる。

【００１０】このため、１つの行電極対の電流の最大値
は、各セルに流れる電流の最大値を加算したものとな
り、結果的に、１つの行電極対に瞬間的に大きな電流が
流れる。したがって、行電極の配線抵抗により、大きな
電圧降下が生じて表示特性を悪化させることになる。

【００１１】本発明は、上記の問題を解決するためにな
されたものであり、維持放電時に流れる電流を抑制し表
示特性を向上させることを目的とする。

【００１２】

【課題を解決するための手段】請求項１記載の発明は、
複数の行電極対と、行電極対に交差して配列された複数
の列電極とを有し、行電極対に走査パルスを印加すると
ともに列電極に画素データパルスを印加して画素データ
に応じて点灯及び消灯画素を選択するアドレス期間と、
行電極対に交互に放電維持パルスを印加して点灯及び消
灯画素を維持する維持放電期間とを用いて表示を行うプ
ラズマディスプレイパネルの駆動方法であって、維持放
電期間において放電維持パルスの印加開始から所定期間
の間に印加される放電維持パルスの電圧に比して所定期
間終了後に印加される放電維持パルスの電圧を低くする
ことを特徴とする。

【００１３】また、請求項２記載の発明は、請求項１記
載のプラズマディスプレイパネルの駆動方法において、
行電極対は、表示面側の基板の内面に配置された透明電
極とそれに積層された金属電極とで構成され、誘電体層
で被覆されているとともに列電極は、表示面側の基板と
放電空間を介して対向配置された背面側の基板の内面に
配置され、蛍光体層で被覆されていることを特徴とす
る。

【００１４】

【作用】本発明は以上のように構成したので、維持放電
期間において、放電維持パルスの印加開始から所定期間
ａの間に印加される放電維持パルスの電圧Ｖｓ1 に比し
て所定期間ａの終了後の所定期間ｂに印加される放電維
持パルスの電圧Ｖｓ2 をステップ状に低くすることによ
って、各行電極に流れる電流を抑制することができ、し
たがって、各行電極の配線抵抗による電圧降下が少なく
なり、各行電極における画素セルの輝度ムラが少なくな
る。この結果プラズマディスプレイパネルの表示特性が
向上する。

【００１５】

【発明の実施の形態】図１は、本発明の一実施形態にお
けるプラズマディスプレイパネルの駆動方法で駆動され
る３電極構造の反射型ＡＣＰＤＰの構造を示す図であ
る。同図に示されるように、ＰＤＰ１１は、放電空間７
を介して対向配置された一対のガラス基板１、２の表示
面側のガラス基板１の内面に互いに平行に隣接配置され
た一対の行電極（維持電極）Ｘ、Ｙ、行電極Ｘ、Ｙを覆
う壁電荷形成用の誘電体層５、誘電体層５を覆うＭｇＯ
からなる保護層６がそれぞれ設けられている。

【００１６】尚、行電極Ｘ、Ｙは、それぞれ幅の広い帯
状の透明導電膜からなる透明電極４とその導電性を補う
ために積層された幅の狭い帯状の金属膜からなるバス電
極（金属電極）３とから構成されている。

【００１７】一方、背面側のガラス基板２の内面上に行
電極Ｘ、Ｙと交差する方向に設けられ、放電空間７を区
画する障壁１０、各障壁１０間のガラス基板２上に行電
極Ｘ、Ｙと交差する方向に配列された列電極（アドレス
電極）Ａ、及び各列電極、障壁１０の側面を覆う所定の
発光色の蛍光体層８がそれぞれ設けられている。そし
て、放電空間７にはネオンに少量のキセノンを混合した
放電ガスが封入されている。上記の列電極及び行電極対
の各交点において放電セル（画素）が形成される。

【００１８】次に図１のＰＤＰ１１を使用して行われる
本発明によるプラズマディスプレイパネルの駆動方法の
実施形態を図２に基づいて以下に説明する。図２は、本
発明の駆動方法の第一の実施形態にてパネル駆動を行う
際にＰＤＰ１１に印加される各種駆動パルスの印加タイ
ミングを示す図である。

【００１９】図２において、ＰＤＰ１１を駆動するに
は、先ず、立ち上がり時間の長い（長時定数）パルス負
電圧の第１リセットパルスＲＰx1を全ての行電極Ｘ1 〜
Ｘn に印加すると同時に、負電圧の場合と同様に正電圧
の第１リセットパルスＲＰy を行電極Ｙ1 〜Ｙn の各々
に印加する。各行電極対間に印加された電位−ＶP1と電
位＋ＶP2とにて生成される電位差が放電開始電圧を越え
ると、ＰＤＰ１１の全ての行電極対間に放電が励起され
て、ＰＤＰ１１の放電セル即ち全画素セルに対応する放
電空間７内に荷電粒子が発生する。

【００２０】このリセットパルスは、列電極に比して微
弱なものにしているので、全画素セルに対応する放電空
間内の壁電荷が不均一になるため、行電極Ｘ1 〜Ｘn に
印加される第１リセットパルスＲＰx1の次の瞬間に正電
圧の第２リセットパルスＲＰx2を挿入している。

【００２１】この第２リセットパルスＲＰx2に用いる電
圧は、第１リセットパルスＲＰy とほぼ同一の大きさの
電圧（略＋１６５Ｖ）としている。第２リセットパルス
ＲＰx2の印加による放電の終息後、全画素セルの誘電体
層５には一様に所定量の壁電荷が形成される（一斉リセ
ット期間）。

【００２２】次に、各行毎との画素データに対応した正
電圧の画素データパルスＤＰ1 〜ＤＰn を順次、列電極
Ａ1 〜Ａm に印加する。この際、上記画素データパルス
ＤＰ1 〜ＤＰn の各印加タイミングに同期して、小なる
パルス幅の走査パルスＳＰを行電極Ｙ1 〜Ｙn へ順次印
加する。また、かかる走査パルスＳＰを各行電極Ｙ1〜
Ｙn の各々に印加する直前に、図２にて示されるが如き
正電圧のプライミングパルスＰＰを行電極Ｙ1 〜Ｙn 各
々に印加する。

【００２３】かかるプライミングパルスＰＰの印加によ
り、上記一斉リセットにて得られて時間経過とともに減
少してしまったプライミング粒子が、放電空間７内に再
形成される。よって、放電空間７内に所望量のプライミ
ング粒子が存在する内に、上記走査パルスＳＰの印加に
よる画素データ書き込みが試されるのである。

【００２４】例えば、画素データの内容が論理「０」で
ある場合には、走査パルスＳＰとともに画素データパル
スＤＰが同時に印加されるので、画素セル内部に形成さ
れている壁電荷は消滅する。

【００２５】一方、画素データの内容が論理「１」であ
る場合には、走査パルスＳＰのみが印加されるので放電
が生じず、その画素セル内部に形成されている壁電荷は
そのまま保持される。つまり、かかる走査パルスＳＰと
は、画素セル内に形成されている壁電荷を画素データに
応じて選択的に消去せしめるためのトリガとなる選択消
去パルスとも言えるのである。このように、各画素セル
の壁電荷は、画素データに応じて選択的に消去され、点
灯画素及び消灯画素が選択される（アドレス期間）。

【００２６】次に、正電圧の維持パルスＩＰx を行電極
Ｘ1 〜Ｘn の夫々に印加する。次に、かかる放電維持パ
ルスＩＰx の印加タイミングとはずれたタイミングに
て、正電圧の放電維持パルスＩＰy を行電極Ｙ1 〜Ｙn
の夫々に印加する。かかる放電維持パルスが連続して行
電極Ｘi 、Ｙi に交互に印加されている期間にわたり、
上記壁電荷が残留したままとなっている画素セルのみが
放電発光を維持する（維持放電期間）。

【００２７】尚、この維持放電期間において、最初に、
即ち第１番目に行電極に印加される放電維持パルスＩＰ
x （図中ＩＰx1で表示している）のパルス幅は、その後
に印加される放電維持パルスのパルス幅に比して長く設
定している。これにより、維持放電期間の開始時に生じ
ている各行でのプライミング粒子数のバラツキによる影
響を軽減している。

【００２８】また、維持放電期間において各行電極に印
加される放電維持パルスＩＰx は、各行電極において、
それぞれ放電維持パルスの印加開始から所定期間ａの間
に印加される放電維持パルスの電圧の大きさをＶｓ1 と
し、所定期間ａの終了から維持放電期間の終了までの所
定期間ｂに印加される放電維持パルスの電圧Ｖｓ2 はＶ
ｓ1 よりも低く設定される。

【００２９】このことにより、維持放電期間中では、各
行電極における各セルに流れる電流の最大値を加算して
得られる電流の最大値は従来に比べて小さくなり、各行
電極に流れる電流は抑制される。したがって、各行電極
の各画素セルにおける電圧降下が少なくなるので各画素
セルの輝度ムラが少ない。

【００３０】また、上述のように、各行電極を流れる電
流の最大値が従来に比べて小さくなることで、維持放電
期間におけるＰＤＰの消費電力が減り、電磁波ノイズの
発生も少なくなる。また、放電維持に必要な電圧を低く
抑えることができる。

【００３１】次に、消去パルスＥＰを行電極Ｘ1 〜Ｘn
の夫々に印加することにより、行電極Ｘ1 〜Ｘn 及びＹ
1 〜Ｙn 上に形成された壁電荷を消滅させ、点灯及び消
灯画素での壁電荷の状態を略均一にする（壁電荷消去期
間）。

【００３２】以上の如く、かかるプラズマディスプレイ
パネルの駆動方法においては、維持放電期間において、
放電維持パルスの印加開始から所定期間ａの間に印加さ
れる放電維持パルスの電圧Ｖｓ1 に比して所定期間ａの
終了後の所定期間ｂに印加される放電維持パルスの電圧
Ｖｓ2 をステップ状に低くすることによって、各行電極
に流れる電流を抑制することができ、したがって、各行
電極の配線抵抗による電圧降下が少なくなり、各行電極
における画素セルの輝度ムラが少なくなる。この結果プ
ラズマディスプレイパネルの表示特性が向上する。

【００３３】なお、上記実施形態においては、維持放電
期間において各行電極に印加される放電維持パルスを２
つの異なる電圧値（Ｖｓ1 及びＶｓ2 ）で設定し、各行
電極において、それぞれ放電維持パルスの印加開始から
所定期間ａの間に印加される放電維持パルスの電圧の大
きさをＶｓ1 とし、所定期間ａの終了から維持放電期間
の終了までの所定期間ｂに印加される放電維持パルスを
Ｖｓ1 よりも低い電圧Ｖｓ2 とする２段階で設定した
が、かかる構成に限定されるものではない。

【００３４】即ち、図３に示すように、維持放電期間に
おいて印加される放電維持パルスは、放電維持パルスの
印加開始から所定期間ａの間に印加される放電維持パル
スの電圧Ｖｓ1 に比して所定期間ａの終了後に順次印加
される放電維持パルスの電圧を徐々に低く設定し、維持
放電期間の最後に各電極に印加する電圧がＶｓ1 よりも
低い値のＶｓ2 になるように設定しても良い。図３は、
本発明の駆動方法の第二の実施形態にてパネル駆動を行
う際にＰＤＰ１１に印加される各種駆動パルスの印加タ
イミングを示す図である。

【００３５】

【発明の効果】本発明は以上のように構成したため、維
持放電期間において、放電維持パルスの印加開始から所
定期間ａの間に印加される放電維持パルスの電圧Ｖｓ1
に比して所定期間ａの終了後の所定期間ｂに印加される
放電維持パルスの電圧Ｖｓ2 をステップ状に低くするこ
とによって、各行電極に流れる電流を抑制することがで
き、したがって、各行電極の配線抵抗による電圧降下が
少なくなり、各行電極における画素セルの輝度ムラが少
なくなる。この結果プラズマディスプレイパネルの表示
特性が向上する。

【図面の簡単な説明】

【図１】本発明の一実施形態におけるプラズマディスプ
レイパネルの駆動方法で駆動される３電極構造の反射型
ＡＣＰＤＰの構造を示す図である。

【図２】本発明の駆動方法の第一の実施形態にてパネル
駆動を行う際にＰＤＰに印加される各種駆動パルスの印
加タイミングを示す図である。

【図３】本発明の駆動方法の第二の実施形態にてパネル
駆動を行う際にＰＤＰに印加される各種駆動パルスの印
加タイミングを示す図である。

【図４】ＡＣＰＤＰの従来の各種駆動パルスの印加タイ
ミングを示す図である。

【符号の説明】

１、２・・・・ガラス基板 ３・・・・・・バス電極 ４・・・・・・透明電極 ５・・・・・・誘電体層 ６・・・・・・保護層 ７・・・・・・放電空間 ８・・・・・・蛍光体層 １０・・・・・障壁 １１・・・・・ＰＤＰ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の行電極対と、前記行電極対に交差
   して配列された複数の列電極とを有し、前記行電極対に
   走査パルスを印加するとともに前記列電極に画素データ
   パルスを印加して画素データに応じて点灯及び消灯画素
   を選択するアドレス期間と、前記行電極対に交互に放電
   維持パルスを印加して前記点灯及び消灯画素を維持する
   維持放電期間とを用いて表示を行うプラズマディスプレ
   イパネルの駆動方法であって、 前記維持放電期間において前記放電維持パルスの印加開
   始から所定期間の間に印加される放電維持パルスの電圧
   に比して前記所定期間終了後に印加される放電維持パル
   スの電圧を低くすることを特徴とするプラズマディスプ
   レイパネルの駆動方法。
2. 【請求項２】 前記行電極対は、表示面側の基板の内面
   に配置された透明電極とそれに積層された金属電極とで
   構成され、誘電体層で被覆されているとともに前記列電
   極は、前記表示面側の基板と放電空間を介して対向配置
   された背面側の基板の内面に配置され、蛍光体層で被覆
   されていることを特徴とする請求項１記載のプラズマデ
   ィスプレイパネルの駆動方法。