JPH10144629A - Manufacture of barrier metal - Google Patents
Manufacture of barrier metalInfo
- Publication number
- JPH10144629A JPH10144629A JP29856996A JP29856996A JPH10144629A JP H10144629 A JPH10144629 A JP H10144629A JP 29856996 A JP29856996 A JP 29856996A JP 29856996 A JP29856996 A JP 29856996A JP H10144629 A JPH10144629 A JP H10144629A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium nitride
- nitride film
- barrier metal
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 title claims description 27
- 239000002184 metal Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 19
- 239000000758 substrate Substances 0.000 abstract description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 229910000077 silane Inorganic materials 0.000 abstract description 8
- 239000010936 titanium Substances 0.000 abstract description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052719 titanium Inorganic materials 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- VJDVOZLYDLHLSM-UHFFFAOYSA-N diethylazanide;titanium(4+) Chemical compound [Ti+4].CC[N-]CC.CC[N-]CC.CC[N-]CC.CC[N-]CC VJDVOZLYDLHLSM-UHFFFAOYSA-N 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、バリアメタル、
特に窒化チタンシリサイド膜の製造方法に関するもので
ある。TECHNICAL FIELD The present invention relates to a barrier metal,
In particular, the present invention relates to a method for manufacturing a titanium nitride silicide film.
【０００２】[0002]
【従来の技術】ＬＳＩの高集積化が進むに従い、コンタ
クトホールやヴィアホールの接続孔の直径（以下、本明
細書では「ホール径」と表記する。）は益々小さくなる
一方で、接続孔の深さは不変或いは高くなる傾向にあ
る。クォーターミクロンレベルのデバイスにおいては、
接続孔の深さとホール径との比であるアスペクト比は４
〜５或いはそれ以上となる。また、配線用導電性膜とし
て、低抵抗でエレクトロマイグレーション耐性に強い銅
膜の使用も必要になりつつある。このような状況では、
接続孔での段差被覆性が良く、かつバリア性に優れてい
るバリアメタルの形成が必要となる。バリアメタルとし
て通常用いられる窒化チタン膜は、従来スパッタ法によ
り形成されてきたが、段差被覆性を改善するためにＣＶ
Ｄ法による成膜が研究されている。2. Description of the Related Art As the degree of integration of LSIs increases, the diameters of contact holes and via holes (hereinafter referred to as "hole diameters" in the present specification) become smaller and smaller. Depth tends to be constant or high. For quarter-micron devices,
The aspect ratio, which is the ratio of the connection hole depth to the hole diameter, is 4
~ 5 or more. In addition, it is becoming necessary to use a copper film having a low resistance and a high electromigration resistance as a conductive film for wiring. In such a situation,
It is necessary to form a barrier metal having good step coverage in the connection hole and excellent barrier properties. A titanium nitride film usually used as a barrier metal has conventionally been formed by a sputtering method.
Film formation by the D method has been studied.
【０００３】また、例えばアルミニウムの融点は約６６
０℃と低く、熱膨張による応力を緩和する必要があるた
め、異なる層に在る２つの配線を接続するヴィアホール
への適用を考慮すれば、ＣＶＤ材料として３００℃程度
或いはそれ以下の低温での成膜が可能な有機材料を用い
る成膜方法が有効である。For example, the melting point of aluminum is about 66
Since the temperature is as low as 0 ° C. and it is necessary to reduce the stress due to thermal expansion, considering application to a via hole connecting two wirings in different layers, a CVD material is used at a low temperature of about 300 ° C. or lower. A film formation method using an organic material capable of forming a film is effective.
【０００４】図６〜図１０は、従来の技術として、半導
体装置に形成されたコンタクトホールに、バリアメタル
たる窒化チタン膜をＣＶＤ法により形成する方法を工程
順に示す断面図である。まず半導体基板１０１上に、絶
縁膜として厚さ１μｍのシリコン酸化膜１０２をＣＶＤ
法により形成する。次に、シリコン酸化膜１０２上に写
真製版法により所定のパターンを有するレジストマスク
を形成し、このレジストマスクに覆われていない領域を
半導体基板１０１の表面が露呈するまでドライエッチン
グ法によりエッチングし、ホール径が０．２５μｍであ
る接続孔１０３を形成する。その後レジストマスクを除
去する（図６）。FIGS. 6 to 10 are sectional views showing a method of forming a titanium nitride film as a barrier metal in a contact hole formed in a semiconductor device by a CVD method in the order of steps as a conventional technique. First, a silicon oxide film 102 having a thickness of 1 μm is formed as an insulating film on a semiconductor substrate 101 by CVD.
It is formed by a method. Next, a resist mask having a predetermined pattern is formed on the silicon oxide film 102 by a photoengraving method, and a region not covered with the resist mask is etched by a dry etching method until the surface of the semiconductor substrate 101 is exposed. A connection hole 103 having a hole diameter of 0.25 μm is formed. Thereafter, the resist mask is removed (FIG. 6).
【０００５】次に、シリコン酸化膜１０２の上部、側壁
部表面、及び露呈した半導体基板１０１の表面上に、厚
さ２０ｎｍのチタン膜１０４をスパッタ法により形成
し、その後、チタン膜１０４上の全面に厚さ５０ｎｍの
窒化チタン膜１０５をＣＶＤ法により形成する（図
７）。このＣＶＤ法による窒化チタン膜１０５の形成に
おいては、有機材料としてＴＤＥＡＴ又はＴＤＭＡＴを
用いる。Next, a titanium film 104 having a thickness of 20 nm is formed on the upper portion of the silicon oxide film 102, the side wall surface, and the exposed surface of the semiconductor substrate 101 by a sputtering method. Next, a titanium nitride film 105 having a thickness of 50 nm is formed by a CVD method (FIG. 7). In forming the titanium nitride film 105 by the CVD method, TDEAT or TDMAT is used as an organic material.
【０００６】その後、窒化チタン膜１０５の全表面上
に、導電性膜１０６として、例えばアルミニウム膜又は
銅膜をＣＶＤ法又はスパッタ法により形成する（図
８）。なおここで、導電性膜１０６として、タングステ
ン膜を六フッ化タングステンガスを用いたＣＶＤ法によ
り形成してもよい。Thereafter, an aluminum film or a copper film, for example, is formed as a conductive film 106 on the entire surface of the titanium nitride film 105 by a CVD method or a sputtering method (FIG. 8). Here, as the conductive film 106, a tungsten film may be formed by a CVD method using a tungsten hexafluoride gas.
【０００７】その後、導電性膜１０６及び窒化チタン膜
１０５を所定のパターンにパターニングすることによ
り、配線層１０７を形成する（図９）。After that, the conductive film 106 and the titanium nitride film 105 are patterned into a predetermined pattern to form a wiring layer 107 (FIG. 9).
【０００８】[0008]
【発明が解決しようとする課題】通常の半導体装置の製
造工程では、ドライエッチングによるダメージを回復さ
せる目的で４００℃〜４５０℃程度の熱処理を行うが、
アルミニウム合金や銅を用いて導電性膜１０６を形成す
ると、上記熱処理によって半導体基板１０１にアロイス
パイク１０８が発生する場合がある（図９）。これは、
上記方法で形成した窒化チタン膜１０５はバリア性が悪
いため、導電性膜１０６の金属がバリアメタルたる窒化
チタン膜１０５を通過して半導体基板１０１へ拡散する
ことによるものである。このようなアロイスパイク１０
８が形成されると、半導体基板１０１に形成されるべき
ｐｎ接合を破壊し接合リーク電流を増大させ、半導体素
子が正常に動作しなくなるといった問題が生じる。In a normal semiconductor device manufacturing process, a heat treatment at about 400 ° C. to 450 ° C. is performed for the purpose of recovering from damage caused by dry etching.
When the conductive film 106 is formed using an aluminum alloy or copper, alloy spikes 108 may be generated on the semiconductor substrate 101 by the heat treatment (FIG. 9). this is,
Since the titanium nitride film 105 formed by the above method has poor barrier properties, the metal of the conductive film 106 diffuses into the semiconductor substrate 101 through the titanium nitride film 105 serving as a barrier metal. Such an alloy spike 10
When 8 is formed, a pn junction to be formed on the semiconductor substrate 101 is destroyed, the junction leakage current increases, and a problem occurs that the semiconductor element does not operate normally.
【０００９】従って、従来の方法では、バリア性を高め
るために窒化チタン膜１０５の膜厚を増加させる必要が
あるが、膜厚を増加させることにより接続孔１０３の開
口部にオーバーハング１１０が発生する（図７）。これ
は、有機材料を用いた窒化チタン膜１０５の成膜は拡散
律速反応であり、接続孔１０３の内部では表面の平坦部
に比べて拡散によるガスの供給が減少するため、図７に
示すように接続孔１０３の開口部で窒化チタン膜１０５
が良く成長することによるものである。オーバーハング
１１０が発生すると、導電性膜１０６を接続孔１０３の
内部へ埋め込むことが困難となり、ボイド１０９が発生
する場合がある（図１０）。このような場合、接続孔１
０３での抵抗が大きくなるという問題が生じる。Therefore, in the conventional method, it is necessary to increase the thickness of the titanium nitride film 105 in order to enhance the barrier property. However, by increasing the thickness, the overhang 110 occurs at the opening of the connection hole 103. (FIG. 7). This is because the formation of the titanium nitride film 105 using an organic material is a diffusion-controlled reaction, and the supply of gas by diffusion is reduced inside the connection hole 103 as compared with a flat portion on the surface. The titanium nitride film 105 at the opening of the connection hole 103
Is due to good growth. When the overhang 110 occurs, it becomes difficult to embed the conductive film 106 into the connection hole 103, and a void 109 may be generated (FIG. 10). In such a case, the connection hole 1
03 has a problem that the resistance becomes large.
【００１０】また、窒化チタン膜１０５の膜厚を増加さ
せると、図１０に示すように、接続孔１０３の内部の大
部分が窒化チタン膜１０５で占められる。ＣＶＤ法によ
り形成された窒化チタン膜１０５は抵抗が高いため、接
続孔１０３での抵抗も高くなり、配線遅延を引き起こす
こととなり、半導体装置の高速動作の妨げとなるという
問題が生じる。When the thickness of the titanium nitride film 105 is increased, most of the inside of the connection hole 103 is occupied by the titanium nitride film 105 as shown in FIG. Since the titanium nitride film 105 formed by the CVD method has a high resistance, the resistance in the connection hole 103 also increases, which causes a wiring delay, which hinders a high-speed operation of the semiconductor device.
【００１１】また、特に銅を用いて導電性膜１０６を形
成した場合、銅が接続孔１０３の側壁部の窒化チタン膜
１０５を通過して絶縁膜１０２中に拡散し、絶縁特性を
劣化させるという問題が生じる。In particular, when the conductive film 106 is formed using copper, copper diffuses into the insulating film 102 through the titanium nitride film 105 on the side wall of the connection hole 103, which deteriorates the insulating characteristics. Problems arise.
【００１２】上記のような問題を解決するには、窒化チ
タン膜よりバリア性に優れた膜を、薄く、かつ段差被覆
性良く形成することで、オーバーハングの発生を防止し
つつバリア性を確保する必要がある。In order to solve the above-mentioned problem, a barrier film having a better barrier property than a titanium nitride film is formed with a small thickness and a good step coverage, thereby preventing the occurrence of overhang and securing the barrier property. There is a need to.
【００１３】本発明はこのような問題を解決するため
に、バリア性の高い窒化チタンシリサイド膜を用いてバ
リアメタルを形成する技術を提供する。The present invention provides a technique for forming a barrier metal using a titanium nitride silicide film having a high barrier property in order to solve such a problem.
【００１４】[0014]
【課題を解決するための手段】この発明に係るバリアメ
タルの製造方法は、（ａ）熱ＣＶＤ法を用いて窒化チタ
ン膜を形成する工程と、（ｂ）前記窒化チタン膜にシリ
コンを導入して窒化チタンシリサイド膜を形成する工程
とを備えるものである。According to the present invention, there is provided a method for manufacturing a barrier metal, comprising the steps of (a) forming a titanium nitride film using a thermal CVD method, and (b) introducing silicon into the titanium nitride film. Forming a titanium nitride silicide film.
【００１５】また、望ましくは、前記工程（ａ）（ｂ）
が繰り返して行われる。Preferably, the steps (a) and (b)
Is repeatedly performed.
【００１６】[0016]
【発明の実施の形態】図１は、本実施の形態に係る、バ
リアメタルの製造方法を工程順に示す断面図である。ま
ず、半導体基板１上に、絶縁膜として厚さ１μｍのシリ
コン酸化膜２をＣＶＤ法により形成する。次に、シリコ
ン酸化膜２上に写真製版法により所定のパターンを有す
るレジストマスクを形成し、このレジストマスクに覆わ
れていない領域を、半導体基板１の表面が露呈するまで
ドライエッチング法によりエッチングし、ホール径が
０．２５μｍである接続孔３を形成する（図１）。FIG. 1 is a sectional view showing a method of manufacturing a barrier metal according to this embodiment in the order of steps. First, a silicon oxide film 2 having a thickness of 1 μm is formed as an insulating film on a semiconductor substrate 1 by a CVD method. Next, a resist mask having a predetermined pattern is formed on the silicon oxide film 2 by photolithography, and a region not covered with the resist mask is etched by a dry etching method until the surface of the semiconductor substrate 1 is exposed. Then, a connection hole 3 having a hole diameter of 0.25 μm is formed (FIG. 1).
【００１７】次に、シリコン酸化膜２の上部、側壁部表
面、及び露呈した半導体基板１の表面上に、厚さ２０ｎ
ｍのチタン膜４をプラズマＣＶＤ法又はスパッタ法によ
り形成する。その後、チタン膜４の全表面上に、厚さ１
５〜５０ｎｍの窒化チタン膜５を形成する（図２）。こ
の窒化チタン膜５は、ＴＤＥＡＴ［Ti(NEt2)4;tetrakis
‐（diethylamino)‐titanium］又はＴＤＭＡＴ［Ti(NM
e2)4;tetrakis‐(dimethylamino)‐titanium］を用い
て、圧力０．１〜５Ｔｏｒｒ、温度２５０〜４００℃の
条件の下、熱ＣＶＤ法により形成する。なお、窒化をよ
り進めるために、ＣＶＤの原材料ガスとしてアンモニア
を混合してもよい。Next, on the upper surface of the silicon oxide film 2, the side wall surface, and the exposed surface of the semiconductor substrate 1, a thickness of 20 nm is formed.
m titanium film 4 is formed by a plasma CVD method or a sputtering method. Then, a thickness of 1 is formed on the entire surface of the titanium film 4.
A titanium nitride film 5 having a thickness of 5 to 50 nm is formed (FIG. 2). This titanium nitride film 5 is made of TDEAT [Ti (NEt 2 ) 4 ; tetrakis
-(Diethylamino) -titanium] or TDMAT [Ti (NM
e 2 ) 4 ; tetrakis- (dimethylamino) -titanium] under a condition of a pressure of 0.1 to 5 Torr and a temperature of 250 to 400 ° C. by a thermal CVD method. Ammonia may be mixed as a raw material gas for CVD in order to further promote nitriding.
【００１８】次に、例えば温度３５０〜４００℃、圧力
１〜１０Ｔｏｒｒ，ＲＦパワー２００〜５００Ｗ、時間
２〜５分の条件下で窒化チタン膜５をシラン（Ｓｉ
Ｈ4）プラズマ９中に晒し、窒化チタン膜５中にシリコ
ンを供給することにより、窒化チタンシリサイド膜６を
形成する（図３）。なお、モノシラン（ＳｉＨ4）の代
わりに、ＳｉnＨ2n+2（ｎ＞１）の高次シランを用いて
もよい。Next, the titanium nitride film 5 is made of silane (Si) under conditions of, for example, a temperature of 350 to 400 ° C., a pressure of 1 to 10 Torr, an RF power of 200 to 500 W, and a time of 2 to 5 minutes.
H 4 ) Exposure to plasma 9 and supply of silicon into titanium nitride film 5 to form titanium nitride silicide film 6 (FIG. 3). Instead of monosilane (SiH 4 ), higher order silane of Si n H 2n + 2 (n> 1) may be used.
【００１９】次に、窒化チタンシリサイド膜６の全表面
上に、導電性膜７として、例えば厚さ５００ｎｍのアル
ミニウム膜、銅膜、タングステン膜をスパッタ法又はＣ
ＶＤ法により形成する（図４）。Next, on the entire surface of the titanium nitride silicide film 6, an aluminum film, a copper film, a tungsten film having a thickness of, for example, 500 nm is formed as a conductive film 7 by a sputtering method or a C method.
It is formed by the VD method (FIG. 4).
【００２０】次に、導電性膜７及び窒化チタンシリサイ
ド膜６を所定のパターンにパターニングすることによ
り、配線層８を形成する（図５）。Next, a wiring layer 8 is formed by patterning the conductive film 7 and the titanium nitride silicide film 6 into a predetermined pattern (FIG. 5).
【００２１】バリアメタルとして窒化チタン膜を用いる
と、有機ソースを用いたＣＶＤ法により低温で形成でき
るという利点がある一方で、バリア性が悪いという欠点
もある。これに対し、窒化チタンシリサイド膜を用いる
と、シリコンが金属原子の拡散路やＣＶＤ法によりタン
グステン膜を形成する際の六フッ化タングステンガスの
拡散路を塞ぎ、バリア性を向上させることができる。ま
た、もしＴＤＥＡＴやＴＤＭＡＴにシランガスを混合さ
せ、プラズマＣＶＤ法により窒化チタンシリサイド膜を
形成するという方法を用いた場合、形成される膜の段差
被覆性が悪くなる。これは、プラズマＣＶＤ法ではガス
の気相中での反応のために拡散律速反応となり、ホール
内部での膜形成速度が遅くなるためである。一方、本発
明では段差被覆性のよい熱ＣＶＤ法により窒化チタン膜
を形成した後、これにプラズマ処理によってシリコンを
供給することにより窒化チタンシリサイド膜を形成する
ため、プラズマＣＶＤ法により形成した場合に比べて、
形成される膜の段差被覆性がよい。また、本発明では熱
ＣＶＤ法による成膜を行うため、スパッタ法により形成
した窒化チタンシリサイド膜に比べて段差被覆性がよい
ことは言うまでもない。The use of a titanium nitride film as a barrier metal has the advantage that it can be formed at a low temperature by a CVD method using an organic source, but also has the disadvantage of poor barrier properties. On the other hand, when a titanium nitride silicide film is used, the silicon can block the diffusion path of metal atoms and the diffusion path of tungsten hexafluoride gas when a tungsten film is formed by a CVD method, so that the barrier property can be improved. Also, if a method is used in which a silane gas is mixed with TDEAT or TDMAT and a titanium nitride silicide film is formed by a plasma CVD method, the step coverage of the formed film deteriorates. This is because, in the plasma CVD method, the reaction is a diffusion-controlled reaction due to the reaction in the gaseous phase of the gas, and the film formation speed inside the hole is reduced. On the other hand, in the present invention, a titanium nitride film is formed by a thermal CVD method having good step coverage, and then a titanium nitride silicide film is formed by supplying silicon to the titanium nitride film by a plasma treatment. Compared to,
The film formed has good step coverage. In the present invention, since the film is formed by the thermal CVD method, it goes without saying that the step coverage is better than that of the titanium nitride silicide film formed by the sputtering method.
【００２２】また、窒化チタンシリサイド膜は従来の窒
化チタン膜に比べてバリア性に優れているため、窒化チ
タン膜より薄く成膜しても十分な性能を得ることができ
る。従って、従来形成していた窒化チタン膜よりも薄
く、例えば２０ｎｍ程度の膜を形成すれば良いため、オ
ーバーハングの発生や窒化チタンシリサイド膜の膜厚の
増加によるホール径の減少も防止することができる。Further, since the titanium nitride silicide film has better barrier properties than the conventional titanium nitride film, sufficient performance can be obtained even if the film is formed thinner than the titanium nitride film. Therefore, since a film having a thickness of, for example, about 20 nm which is thinner than a conventionally formed titanium nitride film may be formed, it is possible to prevent the occurrence of overhang and a decrease in hole diameter due to an increase in the thickness of the titanium nitride silicide film. it can.
【００２３】その結果、導電性膜の形成を容易にすると
ともに、ボイドの発生も防止することができる。また、
接続孔の内部の膜構成についても、窒化チタンシリサイ
ド膜に比べて低抵抗である導電性膜が接続構の内部を占
める割合が高くなるため、接続孔での抵抗が低くなる。
従って、接続孔での抵抗の低減と半導体装置の信頼性の
向上を図ることができ、高速で信頼性の高い半導体装置
を提供することができる。As a result, the formation of the conductive film can be facilitated and the generation of voids can be prevented. Also,
Regarding the film configuration inside the connection hole, the ratio of the conductive film having a lower resistance as compared with the titanium nitride silicide film occupies the inside of the connection structure, so that the resistance at the connection hole becomes lower.
Therefore, the resistance at the connection hole can be reduced and the reliability of the semiconductor device can be improved, and a high-speed and highly reliable semiconductor device can be provided.
【００２４】また、シリコンの含有量を増加させるため
に、ＣＶＤ法による窒化チタン膜の形成と、シランプラ
ズマ中での熱処理とを交互に行ってもよい。つまり、窒
化チタン膜をＣＶＤ法により厚さ５ｎｍに形成した後、
シランプラズマ中で熱処理を施し、更に窒化チタン膜を
厚さ５ｎｍに形成した後、シランプラズマ中で熱処理を
施しても良い。In order to increase the silicon content, the formation of a titanium nitride film by the CVD method and the heat treatment in silane plasma may be performed alternately. That is, after a titanium nitride film is formed to a thickness of 5 nm by the CVD method,
Heat treatment may be performed in silane plasma, and after a titanium nitride film is formed to a thickness of 5 nm, heat treatment may be performed in silane plasma.
【００２５】上記実施例では、半導体基板上に形成した
接続孔にバリアメタルを形成する例を示したが、接続孔
の下に下層配線を備えていても良い。つまり、任意の多
層配線構造の接続孔に適用できる。In the above embodiment, an example has been shown in which a barrier metal is formed in a connection hole formed on a semiconductor substrate. However, a lower wiring may be provided below the connection hole. That is, the present invention can be applied to a connection hole of an arbitrary multilayer wiring structure.
【００２６】[0026]
【発明の効果】この発明のうち、請求項１に係る発明に
よれば、工程（ａ）によって低温で窒化チタン膜を形成
することができ、その後に工程（ｂ）によってシリコン
を導入してバリアメタルを得るので、低温でかつバリア
性が良好なバリアメタルを得ることができる。バリア性
が良好である為にその膜厚を抑えることができ、かかる
バリアメタルをコンタクトホール等に用いた場合、その
ホール径を減少させることがない。According to the first aspect of the present invention, a titanium nitride film can be formed at a low temperature in the step (a), and then silicon is introduced in the step (b) to introduce a barrier. Since a metal is obtained, a barrier metal having a good barrier property at a low temperature can be obtained. Since the barrier property is good, the film thickness can be suppressed, and when such a barrier metal is used for a contact hole or the like, the hole diameter does not decrease.
【００２７】しかも、本発明では、段差被覆性の良い熱
ＣＶＤ法により窒化チタン膜を形成した後、これにシリ
コンを供給することによって窒化チタンシリサイド膜を
形成するため、チタン供給源とシリコン供給源とを同時
に用いてプラズマＣＶＤ法によって窒化チタンシリサイ
ド膜を形成する場合や、スパッタ法により窒化チタンシ
リサイド膜を形成する場合に比べて、窒化チタンシリサ
イド膜の段差被覆性も良好にすることができる。Further, according to the present invention, a titanium nitride film is formed by a thermal CVD method having good step coverage, and then silicon is supplied thereto to form a titanium nitride silicide film. The step coverage of the titanium nitride silicide film can be improved as compared with the case where a titanium nitride silicide film is formed by a plasma CVD method using the above method and the case where a titanium nitride silicide film is formed by a sputtering method.
【００２８】この発明のうち、請求項２に係る発明によ
れば、薄い窒化チタン膜に対するシリコンの導入を繰り
返し行うため、その結果窒化チタンシリサイド膜中のシ
リコンの含有量を増加させることができる。また、所定
厚の窒化チタンシリサイド膜を得たい場合、薄い窒化チ
タンシリサイド膜を複数回に分けて形成するので、所定
厚の窒化チタンシリサイドを得ることができる。According to the second aspect of the present invention, since silicon is repeatedly introduced into the thin titanium nitride film, the silicon content in the titanium nitride silicide film can be increased as a result. When it is desired to obtain a titanium nitride silicide film having a predetermined thickness, a titanium nitride silicide film having a predetermined thickness can be obtained since a thin titanium nitride silicide film is formed in plural times.
【図１】 この発明の実施の形態に係るバリアメタルの
製造方法を示す断面図である。FIG. 1 is a cross-sectional view illustrating a method for manufacturing a barrier metal according to an embodiment of the present invention.
【図２】 この発明の実施の形態に係るバリアメタルの
製造方法を示す断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing a barrier metal according to an embodiment of the present invention.
【図３】 この発明の実施の形態に係るバリアメタルの
製造方法を示す断面図である。FIG. 3 is a cross-sectional view illustrating a method for manufacturing a barrier metal according to an embodiment of the present invention.
【図４】 この発明の実施の形態に係るバリアメタルの
製造方法を示す断面図である。FIG. 4 is a cross-sectional view showing a method for manufacturing a barrier metal according to the embodiment of the present invention.
【図５】 この発明の実施の形態に係るバリアメタルの
製造方法を示す断面図である。FIG. 5 is a cross-sectional view showing a method for manufacturing a barrier metal according to the embodiment of the present invention.
【図６】 従来の技術としてのバリアメタルの製造方法
を示す断面図である。FIG. 6 is a cross-sectional view showing a conventional method for manufacturing a barrier metal.
【図７】 従来の技術としてのバリアメタルの製造方法
を示す断面図である。FIG. 7 is a cross-sectional view illustrating a method of manufacturing a barrier metal as a conventional technique.
【図８】 従来の技術としてのバリアメタルの製造方法
を示す断面図である。FIG. 8 is a cross-sectional view showing a conventional method for manufacturing a barrier metal.
【図９】 従来の技術としてのバリアメタルの製造方法
を示す断面図である。FIG. 9 is a cross-sectional view illustrating a method of manufacturing a barrier metal as a conventional technique.
【図１０】 従来の技術としてのバリアメタルの製造方
法を示す断面図である。FIG. 10 is a cross-sectional view illustrating a method of manufacturing a barrier metal as a conventional technique.
３ 接続孔、 ４ チタン膜、 ５ 窒化チタン膜、
６ 窒化チタンシリサイド膜 ９ シランプラズマ。3 connection hole, 4 titanium film, 5 titanium nitride film,
6 Titanium nitride silicide film 9 Silane plasma.
Claims (2)
を形成する工程と、 （ｂ）前記窒化チタン膜にシリコンを導入して窒化チタ
ンシリサイド膜を形成する工程とを備えるバリアメタル
の製造方法。1. A barrier metal comprising: (a) a step of forming a titanium nitride film using a thermal CVD method; and (b) a step of introducing silicon into the titanium nitride film to form a titanium nitride silicide film. Production method.
れることを特徴とする、請求項１記載のバリアメタルの
製造方法。2. The method according to claim 1, wherein the steps (a) and (b) are repeatedly performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29856996A JPH10144629A (en) | 1996-11-11 | 1996-11-11 | Manufacture of barrier metal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29856996A JPH10144629A (en) | 1996-11-11 | 1996-11-11 | Manufacture of barrier metal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144629A true JPH10144629A (en) | 1998-05-29 |
Family
ID=17861450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29856996A Pending JPH10144629A (en) | 1996-11-11 | 1996-11-11 | Manufacture of barrier metal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144629A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045960A (en) * | 2001-08-01 | 2003-02-14 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing same |
| US6683381B2 (en) * | 1998-06-01 | 2004-01-27 | Matsushita Electric Industrsial Co., Ltd. | Semiconductor device having a copper interconnect layer |
| WO2021145077A1 (en) * | 2020-01-15 | 2021-07-22 | 東京エレクトロン株式会社 | Film forming method, film forming device, and method for manufacturing semiconductor device |
-
1996
- 1996-11-11 JP JP29856996A patent/JPH10144629A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683381B2 (en) * | 1998-06-01 | 2004-01-27 | Matsushita Electric Industrsial Co., Ltd. | Semiconductor device having a copper interconnect layer |
| US6906420B2 (en) | 1998-06-01 | 2005-06-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2003045960A (en) * | 2001-08-01 | 2003-02-14 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing same |
| WO2021145077A1 (en) * | 2020-01-15 | 2021-07-22 | 東京エレクトロン株式会社 | Film forming method, film forming device, and method for manufacturing semiconductor device |
| KR20220124223A (en) * | 2020-01-15 | 2022-09-13 | 도쿄엘렉트론가부시키가이샤 | Film-forming method, film-forming apparatus, and manufacturing method of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242865B1 (en) | How to Form Metal Plugs | |
| JP3175721B2 (en) | Method for manufacturing semiconductor device | |
| JPH04293233A (en) | Forming method of metal plug | |
| US6689690B2 (en) | Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature | |
| JP2800788B2 (en) | Method for manufacturing semiconductor device | |
| JP2701751B2 (en) | Method for manufacturing semiconductor device | |
| JPH09326436A (en) | Formation of wiring | |
| JP2000306997A (en) | Semiconductor device having barrier metal layer and method of manufacturing the same | |
| US6492267B1 (en) | Low temperature nitride used as Cu barrier layer | |
| JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10107140A (en) | Multilayer wiring semiconductor device and its production | |
| JPH10144629A (en) | Manufacture of barrier metal | |
| JPH1032248A (en) | Formation of tungsten film | |
| JP3102555B2 (en) | Method for manufacturing semiconductor device | |
| JP2001210606A (en) | Method of manufacturing semiconductor device | |
| KR100499401B1 (en) | Method for forming metal interconnection layer of semiconductor device | |
| KR100599948B1 (en) | Metal wiring formation method of semiconductor device | |
| JPH053170A (en) | Forming method of blanket tungsten plug | |
| KR100247643B1 (en) | A reaction chamber for forming metal layer and method for forming metal layer in semiconductor device using the same | |
| KR0139599B1 (en) | Mechod of forming metal wiring in semiconducotr device | |
| KR20040059918A (en) | Method of forming interconnection line for semiconductor device | |
| KR0179559B1 (en) | Method of forming anti-corrosion metal interconnector in semiconductor device | |
| JPH0529478A (en) | Manufacture of semiconductor device | |
| JP2002176098A (en) | Method for manufacturing semiconductor device having multilayer interconnection structure | |
| KR0161875B1 (en) | Wiring Formation Method of Semiconductor Device |