JPH10132515A - パターン検査装置および検査方法 - Google Patents
パターン検査装置および検査方法Info
- Publication number
- JPH10132515A JPH10132515A JP8286801A JP28680196A JPH10132515A JP H10132515 A JPH10132515 A JP H10132515A JP 8286801 A JP8286801 A JP 8286801A JP 28680196 A JP28680196 A JP 28680196A JP H10132515 A JPH10132515 A JP H10132515A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- pattern
- arrangement
- gauge
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 半導体装置やリレー、コネクタ等を対象とし
て複数のリード端子の配列パターンを検査する装置に関
し、リード端子を損傷することなく配列パターンを容易
に検査できるパターン検査装置の提供を目的とする。 【解決手段】 上記課題は画像入力系３が、リード端子
の配列パターンを撮像する撮像装置31と、デジタル信号
化された端子配列画像を格納するフレームメモリ33とを
具え、画像処理系４が、基準パターンと端子配列画像か
らリード端子の中心位置を検出するパターン照合回路42
と、中心位置と登録されている端子形状からリード端子
の占有領域を設定する端子領域設定回路43と、端子配列
画像に合わせゲージパターンの孔位置を設定するゲージ
位置設定回路44とを具え、パターン照合系５が、リード
端子の占有領域とゲージパターンの孔位置を比較照合し
リード端子の配列良否を判定する判定回路51と、ゲージ
パターンの位置を補正するゲージ位置補正回路53とを具
えた本発明のパターン検査装置により達成される。
て複数のリード端子の配列パターンを検査する装置に関
し、リード端子を損傷することなく配列パターンを容易
に検査できるパターン検査装置の提供を目的とする。 【解決手段】 上記課題は画像入力系３が、リード端子
の配列パターンを撮像する撮像装置31と、デジタル信号
化された端子配列画像を格納するフレームメモリ33とを
具え、画像処理系４が、基準パターンと端子配列画像か
らリード端子の中心位置を検出するパターン照合回路42
と、中心位置と登録されている端子形状からリード端子
の占有領域を設定する端子領域設定回路43と、端子配列
画像に合わせゲージパターンの孔位置を設定するゲージ
位置設定回路44とを具え、パターン照合系５が、リード
端子の占有領域とゲージパターンの孔位置を比較照合し
リード端子の配列良否を判定する判定回路51と、ゲージ
パターンの位置を補正するゲージ位置補正回路53とを具
えた本発明のパターン検査装置により達成される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置やリレ
ー、コネクタ等を対象として複数のリード端子の配列パ
ターンを検査する装置に係り、特にリード端子を損傷す
ることなく配列パターンを容易に検査できるパターン検
査装置および検査方法に関する。
ー、コネクタ等を対象として複数のリード端子の配列パ
ターンを検査する装置に係り、特にリード端子を損傷す
ることなく配列パターンを容易に検査できるパターン検
査装置および検査方法に関する。
【０００２】プリント基板上に実装される半導体装置や
リレー、コネクタ等は所定のピッチで配列された複数の
リード端子を有し、例えば、１個のリード端子が所定の
配列パターンから外れるとその電子部品はプリント基板
に実装することができない。
リレー、コネクタ等は所定のピッチで配列された複数の
リード端子を有し、例えば、１個のリード端子が所定の
配列パターンから外れるとその電子部品はプリント基板
に実装することができない。
【０００３】このような電子部品を抜き取る手段として
プリント基板への実装に先立ちリード端子の配列パター
ンが検査されるが、配列パターンを検査する際に個々の
リード端子に機械的な外力が印加されると変形して実装
が不可能になる場合がある。
プリント基板への実装に先立ちリード端子の配列パター
ンが検査されるが、配列パターンを検査する際に個々の
リード端子に機械的な外力が印加されると変形して実装
が不可能になる場合がある。
【０００４】そこでリード端子を損傷することなく配列
パターンを容易に検査できるパターン検査装置の開発が
要望されている。
パターンを容易に検査できるパターン検査装置の開発が
要望されている。
【０００５】
【従来の技術】図６は従来のピッチゲージを示す斜視
図、図７は従来のパターン検査方法を説明する図であ
る。
図、図７は従来のパターン検査方法を説明する図であ
る。
【０００６】図６において半導体装置やリレー、コネク
タ等の電子部品１は所定のピッチで配列された複数のリ
ード端子11を有し、１個のリード端子11が所定の配列パ
ターンから外れるとその電子部品１をプリント基板に実
装することが不可能になる。
タ等の電子部品１は所定のピッチで配列された複数のリ
ード端子11を有し、１個のリード端子11が所定の配列パ
ターンから外れるとその電子部品１をプリント基板に実
装することが不可能になる。
【０００７】そこで図示の如く各リード端子11と対応す
る位置にゲージ孔21を具えたピッチゲージ２を用いて検
査が行われており、電子部品１とピッチゲージ２とを手
に持ち全てのリード端子11がゲージ孔21に嵌入できる電
子部品１を良品としている。
る位置にゲージ孔21を具えたピッチゲージ２を用いて検
査が行われており、電子部品１とピッチゲージ２とを手
に持ち全てのリード端子11がゲージ孔21に嵌入できる電
子部品１を良品としている。
【０００８】なお、図７(a) に示す如くリード端子11の
配列ピッチが所定のピッチから外れていてもゲージ孔21
の位置を微調整し、図７(b) に示す如く全てのリード端
子11がゲージ孔21に嵌挿できたときその電子部品１の端
子配列は良品と判定される。
配列ピッチが所定のピッチから外れていてもゲージ孔21
の位置を微調整し、図７(b) に示す如く全てのリード端
子11がゲージ孔21に嵌挿できたときその電子部品１の端
子配列は良品と判定される。
【０００９】
【発明が解決しようとする課題】しかし、従来のパター
ン検査方法は電子部品およびピッチゲージを手に持って
検査することを前提にしたものであり、手によるパター
ン検査を単に機械によるパターン検査に置き換えてもパ
ターン検査の自動化を実現することができない。
ン検査方法は電子部品およびピッチゲージを手に持って
検査することを前提にしたものであり、手によるパター
ン検査を単に機械によるパターン検査に置き換えてもパ
ターン検査の自動化を実現することができない。
【００１０】例えばリード端子が所定の配列ピッチから
外れている場合は電子部品とピッチゲージの位置を微調
整することになるが、手によるパターン検査とは異なり
機械によるパターン検査はピッチゲージの位置を微妙に
補正することは困難である。
外れている場合は電子部品とピッチゲージの位置を微調
整することになるが、手によるパターン検査とは異なり
機械によるパターン検査はピッチゲージの位置を微妙に
補正することは困難である。
【００１１】その結果、ピッチゲージの位置を補正する
作業とリード端子をゲージ孔に嵌入する作業とが試行錯
誤的に繰り返され、ピッチゲージがリード端子の嵌入に
適した位置に固定されるまでの間にリード端子が損傷を
受けるという問題があった。
作業とリード端子をゲージ孔に嵌入する作業とが試行錯
誤的に繰り返され、ピッチゲージがリード端子の嵌入に
適した位置に固定されるまでの間にリード端子が損傷を
受けるという問題があった。
【００１２】本発明の目的はリード端子を損傷すること
なく配列パターンを容易に検査できるパターン検査装置
を提供することにある。
なく配列パターンを容易に検査できるパターン検査装置
を提供することにある。
【００１３】
【課題を解決するための手段】図１は本発明になるパタ
ーン検査装置を示すブロック図である。なお全図を通し
同じ対象物は同一記号で表している。
ーン検査装置を示すブロック図である。なお全図を通し
同じ対象物は同一記号で表している。
【００１４】上記課題はリード端子の配列パターンがデ
ジタル信号化され端子配列画像として取り込まれる画像
入力系３と、端子配列画像から各リード端子の占有領域
が検出され、かつゲージパターンの孔位置が設定される
画像処理系４と、端子配列画像とゲージパターンとが比
較照合されるパターン照合系５とを有し、画像入力系３
は、リード端子の配列パターンが撮像される撮像装置31
と、撮像装置31の出力信号がデジタル信号化されるアナ
ログデジタル変換回路32と、デジタル信号化された端子
配列画像が格納される第１のフレームメモリ33とを具
え、画像処理系４は、端子配列の基準パターンが格納さ
れる第２のフレームメモリ41と、端子配列画像と基準パ
ターンとから各リード端子の中心位置が検出されるパタ
ーン照合回路42と、各リード端子の中心位置と予め登録
されている端子形状とから、リード端子の占有領域が設
定される端子領域設定回路43と、端子配列画像に合わせ
ゲージパターンの孔位置が設定されるゲージ位置設定回
路44とを具え、パターン照合系５は、リード端子の占有
領域とゲージパターンの孔位置とが比較照合され、リー
ド端子の配列良否が判定される判定回路51と、少なくと
も１個のリード端子の占有領域がゲージパターンの孔位
置から外れたとき、ゲージパターンの位置が補正される
ゲージ位置補正回路53とを具えた本発明のパターン検査
装置によって達成される。
ジタル信号化され端子配列画像として取り込まれる画像
入力系３と、端子配列画像から各リード端子の占有領域
が検出され、かつゲージパターンの孔位置が設定される
画像処理系４と、端子配列画像とゲージパターンとが比
較照合されるパターン照合系５とを有し、画像入力系３
は、リード端子の配列パターンが撮像される撮像装置31
と、撮像装置31の出力信号がデジタル信号化されるアナ
ログデジタル変換回路32と、デジタル信号化された端子
配列画像が格納される第１のフレームメモリ33とを具
え、画像処理系４は、端子配列の基準パターンが格納さ
れる第２のフレームメモリ41と、端子配列画像と基準パ
ターンとから各リード端子の中心位置が検出されるパタ
ーン照合回路42と、各リード端子の中心位置と予め登録
されている端子形状とから、リード端子の占有領域が設
定される端子領域設定回路43と、端子配列画像に合わせ
ゲージパターンの孔位置が設定されるゲージ位置設定回
路44とを具え、パターン照合系５は、リード端子の占有
領域とゲージパターンの孔位置とが比較照合され、リー
ド端子の配列良否が判定される判定回路51と、少なくと
も１個のリード端子の占有領域がゲージパターンの孔位
置から外れたとき、ゲージパターンの位置が補正される
ゲージ位置補正回路53とを具えた本発明のパターン検査
装置によって達成される。
【００１５】このようにリード端子の配列パターンが撮
像され端子配列画像として取り込まれる画像入力系と、
端子配列画像から各リード端子の占有領域が検出され、
かつゲージパターンの孔位置が設定される画像処理系
と、端子配列画像とゲージパターンとが比較照合される
パターン照合系とを有し、リード端子の配列良否が判定
される本発明のパターンは、リード端子に直接接触する
ことなくゲージパターンと照合されリード端子の損傷を
無くすことができる。
像され端子配列画像として取り込まれる画像入力系と、
端子配列画像から各リード端子の占有領域が検出され、
かつゲージパターンの孔位置が設定される画像処理系
と、端子配列画像とゲージパターンとが比較照合される
パターン照合系とを有し、リード端子の配列良否が判定
される本発明のパターンは、リード端子に直接接触する
ことなくゲージパターンと照合されリード端子の損傷を
無くすことができる。
【００１６】即ち、リード端子を損傷することなく配列
パターンを容易に検査できるパターン検査装置を実現す
ることができる。
パターンを容易に検査できるパターン検査装置を実現す
ることができる。
【００１７】
【発明の実施の形態】以下添付図により本発明の実施例
について説明する。図２は端子領域設定方法を示す模式
図、図３はゲージ位置設定方法を示す模式図、図４はリ
ード端子配列の良否判定方法を示す模式図、図５はゲー
ジ位置補正方法を示す模式図である。
について説明する。図２は端子領域設定方法を示す模式
図、図３はゲージ位置設定方法を示す模式図、図４はリ
ード端子配列の良否判定方法を示す模式図、図５はゲー
ジ位置補正方法を示す模式図である。
【００１８】本発明になるパターン検査装置は図１に示
す如く画像入力系３と画像処理系４とパターン照合系５
とで形成されており、画像入力系３は被検査体６を撮像
する撮像装置31とアナログデジタル変換回路32と第１の
フレームメモリ33を有する。
す如く画像入力系３と画像処理系４とパターン照合系５
とで形成されており、画像入力系３は被検査体６を撮像
する撮像装置31とアナログデジタル変換回路32と第１の
フレームメモリ33を有する。
【００１９】即ち、被検査体６の端子配列を撮像した撮
像装置31の出力信号がアナログデジタル変換回路32によ
ってデジタル化され、デジタル信号化された端子配列画
像として取り込まれた端子の配列パターンが第１のフレ
ームメモリ33に格納される。
像装置31の出力信号がアナログデジタル変換回路32によ
ってデジタル化され、デジタル信号化された端子配列画
像として取り込まれた端子の配列パターンが第１のフレ
ームメモリ33に格納される。
【００２０】以下、画像処理系およびパターン照合系の
構成と、それぞれの回路における動作を添付図に基づい
て詳細に説明するが、それぞれの説明において各種記号
に付されているｎは、全てリード端子の番号に対応する
１から始まる整数である。
構成と、それぞれの回路における動作を添付図に基づい
て詳細に説明するが、それぞれの説明において各種記号
に付されているｎは、全てリード端子の番号に対応する
１から始まる整数である。
【００２１】画像処理系４は第２のフレームメモリ41と
パターン照合回路42と端子領域設定回路43とゲージ位置
設定回路44とを具え、取り込まれた前記端子配列画像か
ら各リード端子の占有領域が検出され、かつゲージパタ
ーンの孔位置が設定される。
パターン照合回路42と端子領域設定回路43とゲージ位置
設定回路44とを具え、取り込まれた前記端子配列画像か
ら各リード端子の占有領域が検出され、かつゲージパタ
ーンの孔位置が設定される。
【００２２】即ち、第２のフレームメモリ41には各種被
検査体６のリード端子の端子配列を示す基準パターンが
格納されており、パターン照合回路42は端子配列画像と
基準パターンを照合し図２(a) に示す如く各リード端子
の中心位置Ｐn を検出する。
検査体６のリード端子の端子配列を示す基準パターンが
格納されており、パターン照合回路42は端子配列画像と
基準パターンを照合し図２(a) に示す如く各リード端子
の中心位置Ｐn を検出する。
【００２３】端子領域設定回路43は予め登録されている
図２(b) に示す該当リード端子の基準４隅位置Ｃa 、Ｃ
b 、Ｃc 、Ｃd を、前記中心位置と合成することによっ
て図３(a) に示す如く各リード端子の占有領域Ｃan、Ｃ
bn、Ｃcn、Ｃdnを設定する。
図２(b) に示す該当リード端子の基準４隅位置Ｃa 、Ｃ
b 、Ｃc 、Ｃd を、前記中心位置と合成することによっ
て図３(a) に示す如く各リード端子の占有領域Ｃan、Ｃ
bn、Ｃcn、Ｃdnを設定する。
【００２４】また、ゲージ位置設定回路44には図３(b)
に示す如く基準パターンに対応するゲージパターンが予
め登録されており、基準となるリード端子の中心位置例
えばＰ1 とゲージ孔の中心Ｇ1 とが重なるようにゲージ
パターンの位置を設定する。
に示す如く基準パターンに対応するゲージパターンが予
め登録されており、基準となるリード端子の中心位置例
えばＰ1 とゲージ孔の中心Ｇ1 とが重なるようにゲージ
パターンの位置を設定する。
【００２５】パターン照合系５はリード端子の配列良否
を判定する判定回路51と判定結果出力回路52とゲージ位
置補正回路53を具え、判定回路51は各リード端子の占有
領域とゲージパターンを比較照合することによりリード
端子の配列良否を判定する。
を判定する判定回路51と判定結果出力回路52とゲージ位
置補正回路53を具え、判定回路51は各リード端子の占有
領域とゲージパターンを比較照合することによりリード
端子の配列良否を判定する。
【００２６】即ち、ゲージ孔中心Ｇn からリード端子４
隅位置Ｃan、Ｃbn、Ｃcn、Ｃdnまでの距離Ｄan、Ｄbn、
Ｄcn、Ｄdnを算出し、図４(a) に示す如くＤan、Ｄbn、
Ｄcn、Ｄdnが全てゲージ孔半径Ｒg と等しいかＲg より
小さければ良品と判定する。
隅位置Ｃan、Ｃbn、Ｃcn、Ｃdnまでの距離Ｄan、Ｄbn、
Ｄcn、Ｄdnを算出し、図４(a) に示す如くＤan、Ｄbn、
Ｄcn、Ｄdnが全てゲージ孔半径Ｒg と等しいかＲg より
小さければ良品と判定する。
【００２７】図４(b) に示す如く距離Ｄan、Ｄbn、
Ｄcn、Ｄdnの少なくとも１個が半径Ｒgより大きい場合
には嵌挿不可能であり、少なくとも１個のリード端子が
嵌挿不可能と判定された場合は次の手段によってゲージ
パターンの位置補正が行われる。
Ｄcn、Ｄdnの少なくとも１個が半径Ｒgより大きい場合
には嵌挿不可能であり、少なくとも１個のリード端子が
嵌挿不可能と判定された場合は次の手段によってゲージ
パターンの位置補正が行われる。
【００２８】ゲージ位置補正回路53は嵌挿不可能と判定
されたリード端子の中心位置Ｐn と対応するゲージ孔の
中心Ｇn との距離、即ち、Ｂ＝｜Ｐn −Ｇn ｜をそれぞ
れ算出しゲージ孔中心Ｇn からの位置ずれ量Ｂが最も大
きいリード端子を選出する。
されたリード端子の中心位置Ｐn と対応するゲージ孔の
中心Ｇn との距離、即ち、Ｂ＝｜Ｐn −Ｇn ｜をそれぞ
れ算出しゲージ孔中心Ｇn からの位置ずれ量Ｂが最も大
きいリード端子を選出する。
【００２９】図５(a) に示す如くＧn とＰn とを含むベ
クトルと、Ｇn を通るＸ座標軸とがなす反時計回りの角
度をθとしたとき、ゲージ孔円周外のリード端子隅を通
り前記ベクトルに平行な線とゲージ孔との交点を求める
ことで補正量が算出される。
クトルと、Ｇn を通るＸ座標軸とがなす反時計回りの角
度をθとしたとき、ゲージ孔円周外のリード端子隅を通
り前記ベクトルに平行な線とゲージ孔との交点を求める
ことで補正量が算出される。
【００３０】即ち、ゲージ孔円周の外にあるリード端子
の隅を通り前記ベクトルに平行な線とゲージ孔円周との
交点をＸとすると、補正後のゲージ孔中心Ｇn'は前記ベ
クトル上に位置しかつ補正量はリード端子の隅とＸを結
ぶベクトルの長さに等しい。
の隅を通り前記ベクトルに平行な線とゲージ孔円周との
交点をＸとすると、補正後のゲージ孔中心Ｇn'は前記ベ
クトル上に位置しかつ補正量はリード端子の隅とＸを結
ぶベクトルの長さに等しい。
【００３１】図５(b) に示す如く０≦θ＜90の場合はゲ
ージパターン補正量を示すベクトルＧn ・Ｇn'＝ベクト
ルＸ・Ｃbnであり、図５(c) に示す如く90≦θ＜ 180の
場合はゲージパターン補正量を示すベクトルＧn ・Ｇn'
＝ベクトルＸ・Ｃanになる。
ージパターン補正量を示すベクトルＧn ・Ｇn'＝ベクト
ルＸ・Ｃbnであり、図５(c) に示す如く90≦θ＜ 180の
場合はゲージパターン補正量を示すベクトルＧn ・Ｇn'
＝ベクトルＸ・Ｃanになる。
【００３２】図５(d) に示す如く 180≦θ＜ 270ではゲ
ージパターン補正量を示すベクトルＧn ・Ｇn'＝ベクト
ルＸ・Ｃcnであり、図５(e) に示す如く 270≦θ＜ 360
ではゲージパターンの補正量を示すベクトルＧn ・Ｇn'
＝ベクトルＸ・Ｃdnになる。
ージパターン補正量を示すベクトルＧn ・Ｇn'＝ベクト
ルＸ・Ｃcnであり、図５(e) に示す如く 270≦θ＜ 360
ではゲージパターンの補正量を示すベクトルＧn ・Ｇn'
＝ベクトルＸ・Ｃdnになる。
【００３３】ゲージ位置補正回路53はゲージ孔中心Ｇn
からの位置ずれ量Ｂが最も大きいリード端子について、
上記ベクトルＸ・Ｃbn、Ｘ・Ｃan、Ｘ・Ｃcn、Ｘ・Ｃdn
を算出しすることで得られた補正量に基づいて、ゲージ
パターンの位置を設定する。
からの位置ずれ量Ｂが最も大きいリード端子について、
上記ベクトルＸ・Ｃbn、Ｘ・Ｃan、Ｘ・Ｃcn、Ｘ・Ｃdn
を算出しすることで得られた補正量に基づいて、ゲージ
パターンの位置を設定する。
【００３４】ベクトルＸ・Ｃbn、Ｘ・Ｃan、Ｘ・Ｃcn、
Ｘ・Ｃdnを算出することにより得られたゲージ位置の補
正量に基づいて、ゲージ位置補正回路53は補正されたゲ
ージパターンの位置を設定し判定回路51においてリード
端子の配列良否を判定する。
Ｘ・Ｃdnを算出することにより得られたゲージ位置の補
正量に基づいて、ゲージ位置補正回路53は補正されたゲ
ージパターンの位置を設定し判定回路51においてリード
端子の配列良否を判定する。
【００３５】上記実施例はパターン照合回路が端子配列
画像と基準パターンを照合してリード端子の中心位置Ｐ
n を検出しているが、前記画像処理系が投影回路または
重心検出回路を有し端子配列画像から直接リード端子の
中心位置を検出してもよい。
画像と基準パターンを照合してリード端子の中心位置Ｐ
n を検出しているが、前記画像処理系が投影回路または
重心検出回路を有し端子配列画像から直接リード端子の
中心位置を検出してもよい。
【００３６】例えば投影回路は端子配列画像のＸ軸およ
びＹ軸方向の投影幅から各リード端子の中心位置Ｐn を
検出することができ、重心検出回路の場合は端子配列画
像における各リード端子の重心位置を求めて中心位置Ｐ
n を検出することができる。
びＹ軸方向の投影幅から各リード端子の中心位置Ｐn を
検出することができ、重心検出回路の場合は端子配列画
像における各リード端子の重心位置を求めて中心位置Ｐ
n を検出することができる。
【００３７】判定回路51におけるリード端子の配列の良
否判定結果に基づいて判定結果出力回路52から例えば表
示信号が出力され、良品と判定された場合には良品を示
すＬＥＤ等が点灯され不良と判定された場合には不良品
を示すＬＥＤが点灯される。
否判定結果に基づいて判定結果出力回路52から例えば表
示信号が出力され、良品と判定された場合には良品を示
すＬＥＤ等が点灯され不良と判定された場合には不良品
を示すＬＥＤが点灯される。
【００３８】なお、本発明になるパターン検査方法は例
えばプリント基板上に各種電子部品を搭載するインサー
トマシンに適用し、判定結果出力回路52から出力される
信号に基づいてプリント基板若しくは電子部品の位置を
補正することも可能である。
えばプリント基板上に各種電子部品を搭載するインサー
トマシンに適用し、判定結果出力回路52から出力される
信号に基づいてプリント基板若しくは電子部品の位置を
補正することも可能である。
【００３９】このようにリード端子の配列パターンが撮
像され端子配列画像として取り込まれる画像入力系と、
端子配列画像から各リード端子の占有領域が検出され、
かつゲージパターンの孔位置が設定される画像処理系
と、端子配列画像とゲージパターンとが比較照合される
パターン照合系とを有し、リード端子の配列良否が判定
される本発明のパターンは、リード端子に直接接触する
ことなくゲージパターンと照合されリード端子の損傷を
無くすことができる。
像され端子配列画像として取り込まれる画像入力系と、
端子配列画像から各リード端子の占有領域が検出され、
かつゲージパターンの孔位置が設定される画像処理系
と、端子配列画像とゲージパターンとが比較照合される
パターン照合系とを有し、リード端子の配列良否が判定
される本発明のパターンは、リード端子に直接接触する
ことなくゲージパターンと照合されリード端子の損傷を
無くすことができる。
【００４０】即ち、リード端子を損傷することなく配列
パターンを容易に検査できるパターン検査装置を実現す
ることができる。
パターンを容易に検査できるパターン検査装置を実現す
ることができる。
【００４１】
【発明の効果】上述の如く本発明によればリード端子を
損傷することなく配列パターンを容易に検査できるパタ
ーン検査装置を提供することができる。
損傷することなく配列パターンを容易に検査できるパタ
ーン検査装置を提供することができる。
【図１】 本発明になるパターン検査装置を示すブロッ
ク図である。
ク図である。
【図２】 端子領域設定方法を示す模式図である。
【図３】 ゲージ位置設定方法を示す模式図である。
【図４】 リード端子配列の良否判定方法を示す模式図
である。
である。
【図５】 ゲージ位置補正方法を示す模式図である。
【図６】 従来のピッチゲージを示す斜視図である。
【図７】 従来のパターン検査方法を説明する図であ
る。
る。
３ 画像入力系 ４ 画像処理系 ５ パターン照合系 ６ 被検査体 31 撮像装置 32 アナログデジタル
変換回路 33 フレームメモリ 41 フレームメモリ 42 パターン照合回路 43 端子領域設定回路 44 ゲージ位置設定回路 51 判定回路 52 判定結果出力回路 53 ゲージ位置補正回
路
変換回路 33 フレームメモリ 41 フレームメモリ 42 パターン照合回路 43 端子領域設定回路 44 ゲージ位置設定回路 51 判定回路 52 判定結果出力回路 53 ゲージ位置補正回
路
Claims (3)
- 【請求項１】 画像入力系と画像処理系とパターン照合
系とを有し、 該画像入力系は、該リード端子の配列パターンが撮像さ
れる撮像装置と、該撮像装置の出力信号がデジタル信号
化されるアナログデジタル変換回路と、デジタル信号化
された該端子配列画像が格納される第１のフレームメモ
リとを具え、 該画像処理系は、端子配列の基準パターンが格納される
第２のフレームメモリと、該端子配列画像と該基準パタ
ーンとから各リード端子の中心位置が検出されるパター
ン照合回路と、各リード端子の中心位置と予め登録され
ている端子形状とから、リード端子の占有領域が設定さ
れる端子領域設定回路と、該端子配列画像に合わせゲー
ジパターンの孔位置が設定されるゲージ位置設定回路と
を具え、 該パターン照合系は、該リード端子の占有領域と該ゲー
ジパターンの孔位置とが比較照合され、該リード端子の
配列良否が判定される判定回路と、少なくとも１個のリ
ード端子の占有領域が該ゲージパターンの孔位置から外
れたとき、該ゲージパターンの位置が補正されるゲージ
位置補正回路とを具えてなることを特徴とするパターン
検査装置。 - 【請求項２】 前記画像処理系が、端子配列画像におけ
る各リード端子のＸ軸およびＹ軸方向の幅から、該リー
ド端子の中心位置を検出する投影回路、または端子配列
画像における各リード端子の重心を検出し、該リード端
子の中心位置とする重心検出回路を有する請求項１記載
のパターン検査装置。 - 【請求項３】 撮像装置によって撮像されたリード端子
の配列パターンを、アナログデジタル変換回路によって
デジタル信号化し、デジタル信号化された端子配列画像
を第１のフレームメモリに格納する工程と、 第２のフレームメモリに格納された端子配列の基準パタ
ーンと、該端子配列画像とを比較照合して各リード端子
の中心位置を検出する工程と、 各リード端子の中心位置と予め登録されている端子形状
とからリード端子の占有領域を設定する工程と、 該端子配列画像に合わせて該当ゲージパターンの孔位置
を設定する工程と、 該リード端子の占有領域と該ゲージパターンの孔位置と
を比較照合して該リード端子の配列良否を判定する工程
と、 少なくとも１個のリード端子の占有領域が該ゲージパタ
ーンの孔位置から外れたとき、該ゲージパターンの位置
を補正する工程とを含むことを特徴とするパターン検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8286801A JPH10132515A (ja) | 1996-10-29 | 1996-10-29 | パターン検査装置および検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8286801A JPH10132515A (ja) | 1996-10-29 | 1996-10-29 | パターン検査装置および検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10132515A true JPH10132515A (ja) | 1998-05-22 |
Family
ID=17709231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8286801A Pending JPH10132515A (ja) | 1996-10-29 | 1996-10-29 | パターン検査装置および検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10132515A (ja) |
-
1996
- 1996-10-29 JP JP8286801A patent/JPH10132515A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583948A (en) | Connecting element inspecting method and connecting element inspecting device | |
| US5912985A (en) | Pattern detection method | |
| JPH10132515A (ja) | パターン検査装置および検査方法 | |
| JPH0755427A (ja) | リード位置検出装置 | |
| JP3771329B2 (ja) | 電子部品の取付方向検査方法 | |
| JP2747396B2 (ja) | 電子部品の外観検査装置 | |
| JP3452201B2 (ja) | 部品実装装置 | |
| JP2006112930A (ja) | 対象物の形状判別方法及び装置 | |
| KR0176497B1 (ko) | 전자부품 실장기의 노즐 타입 인식방법 | |
| JP2601232B2 (ja) | Ｉｃリードずれ検査装置 | |
| JP2679660B2 (ja) | 電子部品表面実装マウンタおよび該マウンタを用いたリード良否判定方法 | |
| JPH038400A (ja) | プリント基板の位置補正方法 | |
| JPH05281151A (ja) | ウエハパターン検査装置 | |
| JPH02150704A (ja) | 物体検査装置 | |
| JP2570223B2 (ja) | 部品位置等計測装置 | |
| JP2701660B2 (ja) | 実装部品検査データ作成装置 | |
| KR20070045057A (ko) | 칩 마운터의 부품 정보 티칭방법 | |
| JP2758474B2 (ja) | 電子部品の製造方法 | |
| JP3178002B2 (ja) | 部品リード変形検出方法 | |
| JP2929719B2 (ja) | 部品位置等計測装置 | |
| JP2694819B2 (ja) | リード位置検出装置 | |
| JPH0961116A (ja) | 物品検査方法及び装置 | |
| JPH0575965B2 (ja) | ||
| JP3046421B2 (ja) | 電子部品の装着方法およびその装置 | |
| KR920004326B1 (ko) | 실장피씨비기판 자동검사장치의 카메라를 이용한 측정방법 |