JPH0992926A - 半導体レーザ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 埋込構造の半導体レーザにおける漏れ電流
と、素子抵抗によって素子の高温動作特性と高光出力動
作特性が劣化される。 【解決手段】 バッファ層２、活性層３、クラッド層４
を積層してなる埋込構造の半導体レーザにおいて、活性
層３の両脇にＺｎＣｄＳｅからなる電流ブロック層６が
形成され、かつ活性層３上には活性層よりも幅寸法の大
きな第２クラッド層７と半導体コンタクト層８が形成さ
れる。電流ブロック層６により漏れ電流が有効に低減さ
れるとともに、コンタクト層８によって素子の直列抵抗
が低減され、十分高い電流ブロック機能を保持すること
が可能となり、高温動作特性、高光出力動作特性を実現
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光通信方式等に用い
られる半導体レーザに関し、特に漏れ電流を低減して高
光出力及び高温動作特性を改善した半導体レーザとその
製造方法に関する。

【０００２】

【従来の技術】マルチメディアが大きな社会の流れとな
っていている現在、大容量の情報伝達に威力を発揮する
光通信方式の進展が目ざましい。光通信方式に用いられ
る各種光部品の中でも半導体レーザは最も重要な位置を
示すキーデバイスである。光通信に適した半導体レーザ
として、現在ＩｎＰ基板上にＩｎＧａＡｓＰ系の多重量
子井戸（ＭＱＷ）構造の活性層を形成した、波長１．３
〜１．６μｍ帯の埋込構造の素子が多く用いられてい
る。埋込構造の半導体レーザでは、光の閉じ込めと電流
の閉じ込めとを一括して行っている。このような埋込構
造として、現在ではＩｎＰのｐｎ接合を複数形成して活
性層以外の領域にｐｎｐｎ構造の電流ブロック層を形成
するタイプと、活性層の両側にＦｅ（鉄）ドープＩｎＰ
のような高抵抗（半絶縁性）の半導体材料を形成して電
流ブロック層とするタイプの２種類の素子が主流となっ
てきている。

【０００３】これらの素子で、例えば光ファイバアンプ
励起用の１．４８μｍ波長帯高出力レーザとして実用レ
ベルでも２００ｍＷを越える光出力が得られている。し
かしながら、ｐｎ構造の電流ブロック層を有する素子の
場合には、活性層脇のｐ型ＩｎＰ層に流れ込む漏れ電流
成分が、高注入時に大きくなることが問題である。ま
た、高抵抗埋込構造の素子の場合、例えば、Ｆｅドープ
ＩｎＰ層は電子に対するトラップとして働くものの、正
孔をトラップすることができないため、やはり高電流注
入時の漏れ電流が問題となっている。このような漏れ電
流を低減するために、従来では次のような２種類の構造
が提案されている。

【０００４】一つは、活性層のすぐ脇に絶縁膜を形成し
て埋込構造とするものであり、「応用物理学会学術講演
会講演予稿集第３分冊」１９９４，ｐｐ９６４に開示さ
れている。これは、図５に示すように、基板４１上に絶
縁膜４２が形成され、その上に直接貼り付け技術によっ
てＩｎＰ層４３が接着される。この接着では、両者を加
圧した状態で高温処理しているため、絶縁膜４２とＩｎ
Ｐ層４３は結晶学的に接着される。そして、通常の化学
エッチング法によって幅２μｍ程度の溝４４が形成さ
れ、その上にバッファ層４５、活性層４６、クラッド層
４７、コンタクト層４８が形成され、さらに電極４９，
５０が形成された構成とされている。この構成では、活
性層４６の両脇には絶縁膜４２が直接接しているため、
注入電流は活性層４６以外には流れなくなる。この構造
では、発振しきい値電流１０ｍＡ、スロープ効率０．３
Ｗ／Ａ、最大出力６０ｍＷ程度の特性が得られることが
報告されている。

【０００５】他の一つは、埋込活性層の両脇に、通常の
ブロック層よりもエネルギギャップが大きな高抵抗半導
体を採用することにより漏れ電流を低減しようとするも
のであり、例えば、特開昭５７−１２８０９２号公報に
記載されている。これは、図６に示すように、基板５１
上にバッファ層５２、活性層５３、クラッド層５４、コ
ンタクト層５５が成長され、通常のフォトリソグラフィ
の手法と化学エッチングによって幅２μｍ程度のメサス
トライプ５６が形成される。そして、このメサストライ
プ５６を除く部分にワイドギャップのＺｎＳｅ埋込層か
らなる電流ブロック層５７が形成される。この構造で
は、高抵抗のＺｎＳｅ電流ブロック層５７のエネルギギ
ャップが活性層５３のエネルギギャップに比べて極めて
大きいため、キャリアの漏れ込みが大幅に抑制できる。

【０００６】

【発明が解決しようとする課題】しかしながら、前記し
た従来技術のうち、前者の活性層の両脇に絶縁膜が形成
されるものは、活性層の半導体と絶縁材料とは格子整合
していないため両者の界面には高密度の界面準位が存在
するものと考えられる。しかも、そのような界面準位は
活性層に接して存在しているため、活性層に一旦注入さ
れたキャリアでさえ容易に前記の界面準位を介して非発
光状態で再結合してしまうと考えられる。このため、実
際には電流の漏れ量は多くなり、本発明者の測定によれ
ば、実験的に得られているレーザ特性も通常のｐｎ埋込
構造の半導体レーザよりも劣っている。

【０００７】また、後者の構造では、ＺｎＳｅ埋込層と
ＡｌＧａＡｓ系の活性層とが格子整合することから、前
記したような界面準位の問題は生じることがない。しか
し、メサストライプはほぼ活性層の幅で決定されてしま
い、この活性層幅は横基本モード発振条件から通常２μ
ｍ以下に設定される。したがって、コンタクト層の幅も
活性層幅と同程度となり、素子の直列抵抗が高くなり、
高出力動作や高温動作特性上から不利なものとなる。本
発明の目的は、漏れ電流を十分に低減することができる
とともに、高光出力動作、高温動作特性が大幅に改善さ
れた半導体レーザとその製造方法を提供することにあ
る。

【０００８】

【課題を解決するための手段】本発明の半導体レーザ
は、埋込構造とされた活性層の両脇にＩＩ−ＶＩ族化合
物半導体からなる電流ブロック層が形成され、かつ活性
層上には活性層よりも幅寸法の大きな半導体コンタクト
層が形成されていることを特徴とする。例えば、活性層
は下側のバッファ層と上側のクラッド層で挟まれた構成
とされ、クラッド層上にはこれに連続して第２クラッド
層と、その上層のコンタクト層が形成され、これら第２
クラッド層とコンタクト層を活性層よりも大幅に形成し
た構成とする。また、活性層を含む半導体積層構造の高
さを電流ブロック層の高さよりも低く形成することが好
ましい。さらに、活性層はＩｎＰ基板上に形成されたＩ
ｎＧａＡｓＰ系の半導体材料で形成され、電流ブロック
層はＩｎＰに格子整合するＺｎＣｄＳｅ混晶で構成され
る。

【０００９】本発明の半導体レーザの製造方法は、半導
体基板上に半導体層を積層して活性層を含むメサストラ
イプを形成する工程と、前記メサストライプの両脇にＩ
Ｉ−ＶＩ族半導体層からなる電流ブロック層を形成する
工程と、前記メサストライプ上の領域を含んで前記メサ
ストライプよりも大幅の領域に半導体コンタクト層を形
成する工程を含むことを特徴とする。あるいは、半導体
基板にＩＩ−ＶＩ族半導体層を形成する工程と、このＩ
Ｉ−Ｖｉ族半導体層の一部をストライプ状に除去して電
流ブロック層を形成する工程と、このストライプ状の領
域に活性層を含む半導体多層構造を成長する工程と、こ
の半導体多層構造を含みかつこれよりも大きな幅寸法の
領域に半導体コンタクト層を含む半導体層を形成する工
程とを含むことを特徴とする。

【００１０】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態の断
面図である。ｎ型ＩｎＰ基板１上に０．２μｍ厚のｎ型
ＩｎＰバッファ層２、０．２3 μｍ厚のＩｎＧａＡｓＰ
系の多重量子井戸構造を有する活性層３、０．３μｍ厚
のｐ型ＩｎＰクラッド層４からなるメサストライプ５が
形成される。前記活性層３は、図２に示すように、１．
０５μｍ波長組成のＩｎＧａＡｓＰ光閉じ込め層２１
（厚さ５０μｍ）、１．３５μｍ波長組成のＩｎＧａＡ
ｓＰ井戸層２２（歪み量＋０．８％、厚さ６ｎｍ、１０
層）、１．０５μｍ波長組成のＩｎＧａＡｓＰバリア層
２３からなり、全体の厚さが２３０ｎｍとされる。

【００１１】また、前記メサストライプ５の両脇にＩＩ
−ＶＩ族半導体材料からなる電流ブロック層６として、
平坦部の厚さが１μｍの高抵抗のＺｎＣｄＳｅ層が形成
される。さらに、前記メサストライプ５及びＺｎＣｄＳ
ｅ層６上に、メサストライプ５よりも幅寸法が大きいｐ
型ＩｎＰ第２クラッド層７が形成され、その上にｐ型Ｉ
ｎＧａＡｓＰコンタクト層８が形成されている。また、
前記基板１とコンタクト層８にはそれぞれ電極９，１０
が形成される。

【００１２】図３は図１の半導体レーザ素子の製造方法
を工程順に示す断面図である。まず、図３（ａ）のよう
に、ｎ型ＩｎＰ基板１上に幅１０μｍで１．５μｍの間
隔を置いた２本の平行なＳｉＯ₂ 絶縁膜１１を形成す
る。この絶縁膜１１の形成では、例えば全面にＳｉＯ₂
膜を形成した後、選択エッチング法により間隔部の絶縁
膜を除去することにより形成できる。次いで、前記絶縁
膜１１の間隔内の基板１上に、ＭＯＶＰＥ法によってｎ
型ＩｎＰバッファ層２、ＩｎＧａＡｓＰ系の多重量子井
戸構造を有する活性層３、ｐ型ＩｎＰクラッド層４をそ
れぞれ厚さ０．２μｍ、０．２３μｍ、０．３μｍ成長
し、これによりメサストライプ５を形成する。

【００１３】次いで、図３（ｂ）のように、前記メサス
トライプ５の上部にのみ絶縁膜マスク１２を形成し、こ
の絶縁膜マスク１２以外の領域の基板１上に平坦部の厚
さが１μｍとなるようにＺｎＣｄＳｅ層６を成長する。
このＺｎＣｄＳｅ層６は、固体ソースＭＢＥ法によって
成長し、マスク１２上への成長を抑制するためにラジカ
ル水素ビームを照射した。良好な品質のＺｎＣｄＳｅ層
を成長するために成長初期に４０ｎｍ程度のＩｎＧａＡ
ｓ薄膜層を成長し、ＺｎＣｄＳｅは３００℃の温度で成
長を行っている。ＺｎＣｄＳｅ層６にはドーピングを行
わず、この状態で１０⁵ Ωｃｍ程度の高抵抗層が形成さ
れる。

【００１４】しかる上で、図３（ｃ）のように、前記絶
縁膜マスク１２を除去した後、前記ＺｎＣｄＳｅ層６上
に新たに選択成長用のマスク１３を形成し、前記メサス
トライプ５を含むＺｎＣｄＳｅ層６上にｐ型ＩｎＰ第２
クラッド層７と、波長組成１．３μｍのｐ型ＩｎＧａＡ
ｓＰコンタクト層８を成長する。ここで、前記第２クラ
ッド層７の成長幅は１５μｍと十分に広くとり、コンタ
クト層８はこの第２クラッド層７と同じ幅に形成する。
しかる後、前記コンタクト層８の上面と、前記基板１の
底面のそれぞれに電極１０，９を形成し、図１の半導体
レーザ素子が完成される。

【００１５】このように構成された半導体レーザ素子で
は、活性層３の両脇にＩＩ−ＶＩ族半導体材料であるＺ
ｎＣｄＳｅからなる電流ブロック層６が形成されること
で、漏れ電流が有効に低減される。また、メサストライ
プ５上に、ストライプ幅よりも大幅の第２クラッド層７
及びコンタクト層８が形成されており、かつ活性層３の
直上のクラッド層４の厚さを十分小さく形成しているた
め、活性層３を通る電流通路の電気抵抗を低減し、素子
の直列抵抗を低減することが可能となる。これにより、
素子抵抗を十分に低く抑えることができると同時に、十
分高い電流ブロック機能を保持することが可能となり、
高温動作特性、高光出力動作特性を実現することが可能
となる。

【００１６】すなわち、前記第１実施形態の半導体レー
ザ素子を、長さ２００μｍに切断し、前面、後面のそれ
ぞれに７０％、９５％の高反射コーティング膜を形成
し、特性を評価したところ、室温での発振しきい値電流
２ｍＡ、スロープ効率０．３５Ｗ／Ａで、８５℃の環境
温度条件において発振しきい値電流３．２ｍＡ、５ｍＷ
光出力時動作電流３０ｍＡと極めて良好な特性を得た。
また、ＺｎＣｄＳｅ層からなる電流ブロック層６を採用
したことにより、漏れ電流が大幅に低減でき、高温動作
時での飽和光出力レベル、最高動作温度が大幅に改善さ
れた。１００℃での飽和光出力レベル、最高ＣＷ動作温
度がそれぞれ２０ｍＷ、１８０℃と、従来タイプのｐｎ
埋込構造素子のそれぞれの値１５ｍＷ、１６０℃と比較
して大きく改善された。

【００１７】また、高出力動作に適した、４層量子井戸
活性層の場合、素子長を１ｍｍに切断し、前面６％、後
面９０％の各反射率の端面コーティング膜を形成して特
性を評価したところ、室温での最高光出力は従来タイプ
の素子で３００ｍＷであったものが、４２０ｍＷまで改
善された。

【００１８】なお、この第１実施形態での前記した製造
方法において、図３（ｂ）の工程では、メサストライプ
５の上部にのみ絶縁膜マスク１２を形成してその上にＺ
ｎＣｄＳｅが成長しないようにしているが、メサストラ
イプ上にも成長を行い、その後にメサストライプのｐ型
ＩｎＰクラッド層４に達するまでＺｎＣｄＳｅを選択エ
ッチング除去する方法を採用してもよい。

【００１９】図４は本発明の第２の実施形態の断面図で
ある。ｎ型ＩｎＰ基板３１上にＺｎＣｄＳｅからなる電
流ブロック層３６を厚さ０．７μｍ成長し、その一部を
幅２μｍのストライプ状にエッチングして除去する。そ
の上に、例えばＭＯＶＰＥ法によってｎ型ＩｎＰバッフ
ァ層３２を厚さ０．２μｍで、活性層３３を全体の厚さ
０．２３μｍで形成し、さらにその上にｐ型ＩｎＰクラ
ッド層３４を平坦部の厚さ２．５μｍで、波長組成１．
３μｍ組成のｐ型ＩｎＧａＡｓＰコンタクト層３８を平
坦部の厚さ０．５μｍでそれぞれ成長する。

【００２０】このとき、クラッド層３４の上層部領域は
前記ストライプ状の領域から前記電流ブロック層３６の
上側領域にまでわたって成長されるため、その幅寸法は
ストライプ状の領域、すなわち活性層３３の幅寸法に比
較して極めて大きな幅寸法となる。すなわち、この実施
形態では、前記第１実施形態における第２クラッド層が
下層のクラッド層と一体に形成されたものと等価とな
る。したがって、このクラッド層３４の上に形成される
コンタクト層３８も大きな幅寸法となる。なお、活性層
３３は前記第１の実施形態と同様の歪みＭＱＷ構成とし
た。また、コンタクト層３８の上面と基板３１の底面に
それぞれ電極４０，３９を形成する。

【００２１】この第２実施形態においても、ストライプ
状の活性層３３の両脇にＩＩ−ＶＩ族半導体材料である
ＺｎＣｄＳｅからなる電流ブロック層３６が形成される
ことで、漏れ電流が有効に低減される。また、クラッド
層３４及びコンタクト層３８は、活性層３３の幅寸法に
比較して十分に大きく形成されているため、素子の直列
抵抗を低減することが可能となる。これにより、素子抵
抗を十分に低く抑えることができると同時に、十分高い
電流ブロック機能を保持することが可能となり、高温動
作特性、高光出力動作特性を実現することが可能とな
る。

【００２２】なお、前記実施形態では、いずれもＩｎＰ
を基板とするＩｎＧａＡｓＰ系の材料を用いて半導体レ
ーザ素子を形成する例を示しているが、用いる材料系は
これに限られるものではなく、ＩｎＧａＡｌＡｓ系、Ｇ
ａＡｓ系等の他の材料系を用いて構成することも可能で
ある。

【００２３】

【発明の効果】以上説明したように本発明は、埋込構造
をした活性層の両脇にＩＩ−ＶＩ族化合物半導体からな
る電流ブロック層が形成され、かつ活性層上には活性層
よりも幅寸法の大きな半導体コンタクト層が形成されて
いるので、電流ブロック層により漏れ電流が有効に低減
されるとともに、大幅に形成されたコンタクト層によっ
て素子の直列抵抗を低減し、素子抵抗を十分に低く抑え
ることができる。したがって、本発明の半導体レーザで
は、十分高い電流ブロック機能を保持することが可能と
なり、高温動作特性、高光出力動作特性を実現すること
が可能となる。

【００２４】また、本発明の半導体レーザの製造方法
は、半導体基板上に半導体層を積層して活性層を含むメ
サストライプを形成した後に、その両脇にＩＩ−ＶＩ族
半導体層からなる電流ブロック層を形成し、しかる上で
メサストライプ上の領域を含んで大幅の領域に半導体コ
ンタクト層を形成することにより、本発明の半導体レー
ザを容易に製造することができる。また、本発明の製造
方法は、半導体基板にＩＩ−ＶＩ族半導体層を形成し、
かつこのＩＩ−Ｖｉ族半導体層の一部をストライプ状に
除去して電流ブロック層を形成し、このストライプ状の
領域に活性層を含む半導体多層構造を成長し、さらにこ
の半導体多層構造を含む大きな幅寸法の領域に半導体コ
ンタクト層を含む半導体層を形成することによっても、
本発明の半導体レーザを容易に製造することができる。

【図面の簡単な説明】

【図１】本発明の半導体レーザ素子の第１の実施形態の
断面図である。

【図２】図１の半導体レーザ素子の活性層のエネルギバ
ンド構造図である。

【図３】図１の半導体レーザ素子の製造方法を工程順に
示す断面図である。

【図４】本発明の半導体レーザ素子の第２の実施形態の
断面図である。

【図５】従来の半導体レーザ素子の一例の断面図であ
る。

【図６】従来の半導体レーザ素子の他の例の断面図であ
る。

【符号の説明】

１ ＩｎＰ基板 ２ バッファ層 ３ 活性層 ４ クラッド層 ５ メサストライプ ６ 電流ブロック層 ７ 第２クラッド層 ８ コンタクト層 ９，１０ 電極

Claims (8)

【特許請求の範囲】
1. 【請求項１】 発光再結合する活性層を、これよりもエ
   ネルギギャップが大きくかつ屈折率の低い半導体層によ
   って覆われてなる埋込構造の半導体レーザにおいて、前
   記活性層の両脇にＩＩ−ＶＩ族化合物半導体からなる電
   流ブロック層が形成され、かつ前記活性層上には活性層
   よりも幅寸法の大きな半導体コンタクト層が形成されて
   いることを特徴とする半導体レーザ。
2. 【請求項２】 活性層は下側のバッファ層と上側のクラ
   ッド層で挟まれた構成とされ、前記クラッド層上には連
   続して第２クラッド層と、その上層のコンタクト層が形
   成され、これら第２クラッド層とコンタクト層を前記活
   性層よりも大幅に形成してなる請求項１の半導体レー
   ザ。
3. 【請求項３】 第２クラッド層及びコンタクト層は活性
   層の上側領域から電流ブロック層の上側領域の少なくと
   も一部の領域にわたって形成される請求項２の半導体レ
   ーザ。
4. 【請求項４】 活性層を含む半導体積層構造の高さが電
   流ブロック層の高さよりも低い請求項１ないし３のいず
   れかの半導体レーザ。
5. 【請求項５】 活性層はＩｎＰ基板上に形成されたＩｎ
   ＧａＡｓＰ系の半導体材料で形成され、電流ブロック層
   はＩｎＰに格子整合するＺｎＣｄＳｅ混晶である請求項
   １ないし４のいずれかの半導体レーザ。
6. 【請求項６】 半導体基板上に半導体層を積層して活性
   層を含むメサストライプを形成する工程と、前記メサス
   トライプの両脇にＩＩ−ＶＩ族半導体層からなる電流ブ
   ロック層を形成する工程と、前記メサストライプ上の領
   域を含んで前記メサストライプよりも大幅の領域に半導
   体コンタクト層を形成する工程を含むことを特徴とする
   半導体レーザの製造方法。
7. 【請求項７】 半導体基板の表面のメサストライプ形成
   以外の領域をマスクし、半導体基板の表面にＭＯＶＰＥ
   法によりメサストライプを成長する請求項６の半導体レ
   ーザの製造方法。
8. 【請求項８】 半導体基板にＩＩ−ＶＩ族半導体層を形
   成する工程と、このＩＩ−Ｖｉ族半導体層の一部をスト
   ライプ状に除去して電流ブロック層を形成する工程と、
   このストライプ状の領域に活性層を含む半導体多層構造
   を成長する工程と、この半導体多層構造を含みかつこれ
   よりも大きな幅寸法の領域に半導体コンタクト層を含む
   半導体層を形成する工程とを含むことを特徴とする半導
   体レーザの製造方法。