JPH099149A - Ｃｃｄ撮像信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 ゲート付電荷積分出力回路を備えた電荷転送
素子の出力信号の雑音を低減し、信号対雑音比を改善し
雑音除去特性を向上したＣＣＤ撮像信号処理回路を得
る。 【構成】 電荷結合素子１ａは、転送クロックパルスの
１周期ごとに基準電位と信号電荷とに対応する信号を出
力するゲート付電荷積分型出力回路１５、１６を備えて
いる。ゲート付電荷積分型出力回路１５、１６から得ら
れる基準電位に対応する出力信号を、予め設定したそれ
ぞれの所定の電位にクランプ回路３１、３２が固定す
る。これらの固定された信号は、トランジスタ３３、３
４で構成された選択回路へ接続され、クランプ後の信号
電荷に対応する二つの信号のいずれか振幅の大きい一方
の信号が出力端子３６へ出力される。よって、基準電位
がリセット電位にクランプされリセット雑音が除去され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤ撮像信号処理回
路に関し、特に、デュアルチャネル読み出し構造の水平
シフトレジスタを備えた雑音除去特性を向上したＣＣＤ
撮像信号処理回路に関する。

【０００２】

【従来の技術】従来、電荷結合素子（以後、ＣＣＤとも
記す）は、高画質化を図るため多画素化が進み、ハイビ
ジョンなどの高精細度テレビジョン方式では、２００万
画素以上の超高精細度ＣＣＤが開発されている。この多
画素化の進展と共に、パターンの高密度化、クロックレ
ートの高速化、および単位画素当たりの感度低下の傾向
にある。このような傾向にあるＣＣＤの出力信号を取り
扱うＣＣＤ信号処理回路には、更なる高感度化および低
雑音化が求められる。

【０００３】一方の低雑音化のために考案された有効な
雑音除去回路として、ゲート方式の雑音除去回路があ
る。この方式では、Ｓ／Ｈ回路の代わりにゲート回路を
用いて、ＣＣＤ出力中の有効信号成分のみを抜き出すこ
とにより、サンプルホールドの際生じる高域雑音の帯域
内への折り返しを抑制することを図っている。

【０００４】また他方の高感度化の手法として、デュア
ルチャネル読み出し構造の水平ＣＣＤを有する高精細度
ＣＣＤにおける水平画素加算モードがある。これは、水
平方向に隣接する画素の信号電荷を垂直シフトレジスタ
から２本の水平シフトレジスタに振り分ける際、２本の
水平シフトレジスタの間に配置されたトランスファ電極
をオフ状態にすることによって、下側の第２チャネルの
水平シフトレジスタへの振り分けを中止する。これによ
り、上側の第１チャネルの水平シフトレジスタ上で加算
させることができ、信号振幅は増大し、等価的に感度を
アップすることができる。

【０００５】以上に説明した高感度化の手法（水平画素
加算モード）を、前述したゲート方式の雑音除去回路に
適用できれば、高感度化、低雑音化の効果は更に増長さ
れる。しかし、両者の手法を単純に組み合わせただけで
は高感度化の効果を得られない。これらの関係を更に詳
細に、図面を用いて以下に説明する。

【０００６】（低雑音化に対する従来技術）低雑音化に
対する従来技術例を図６に示す。本従来例において、電
荷結合素子（ＣＣＤ）１ａの一つの転送電極７の近傍に
は、ＣＣＤ１ａによって転送されてくる信号電荷を検知
し出力電圧に変換するための検知用ダイオード８が設け
られている。転送クロックパルスφ1、φ2が印加された
転送電極９によって転送されてきた信号電荷は、転送ク
ロックパルスの１周期ごとに検知用ダイオード８に流れ
込みその電位を変化させる。

【０００７】この電位変化をバッファ回路４０で受け出
力信号Ｖoutを外部に取り出す。リセットトランジスタ
４１のゲートには転送クロックパルスと等しい周期でリ
セットパルスφＲが印加され、リセットトランジスタ４
１を導通状態とすることによって、検知用ダイオード８
の電位を基準電位にリセットする。このゲート付電荷積
分出力回路４２（以下、電荷積分出力回路とも記す。）
は周知の通りである。

【０００８】電荷積分出力回路４２では、リセットトラ
ンジスタ４１が以下に述べるような雑音を発生する。図
７は図６に示す電荷積分出力回路の動作を説明するため
の波形図である。図７において、時刻ｔ0からｔ1までの
間リセットパルスφＲが印加され、リセットトランジス
タ４１が導通状態となると検知用ダイオード８の電位は
リセットトランジスタ４１のドレイン電圧Ｖまで上昇す
る。

【０００９】次に、時刻ｔ1でリセットトランジスタ４
１が非導通状態になると検知用ダイオード８の電荷は検
知用ダイオード８とバッファ回路４０のゲート容量との
合計に相当する容量４３とリセットトランジスタ６のゲ
ート・ソース間の容量との二つの容量で決まる一定の基
準電位Ｖ0になる。次に、時刻ｔ2で検知用ダイオード８
に信号電荷が転送されて注入され、その電位を変化させ
て出力電圧Ｖsが得られる。

【００１０】ここで、時刻ｔ0からｔ1までのリセットト
ランジスタ４１が導通している間において、リセットト
ランジスタ４はある大きさの雑音Ｅnを発生する。この
雑音Ｅnによって基準電位Ｖ0が影響を受けて変化する。
例えば、図のようにリセットパルスφＲが印加される都
度Ｖ0→Ｖnと変化し、リセット雑音Ｖnとなる。

【００１１】この雑音Ｖnに加えて、信号を外部に取り
出すバッファ回路４０が発生する雑音とが更に重畳され
る。図７において、出力信号Ｖoutに含まれる雑音Ｖbが
このバッファ回路４０が発生する雑音を示している。

【００１２】上述した通り電荷積分出力回路では、出力
信号中に電荷をリセットする際に発生するリセット雑音
Ｖnと、信号を外部に取り出すバッファ回路が発生する
雑音Ｖbとが重畳されて含まれている。上記雑音を除去
する手法として相関二重サンプリング法が周知である。

【００１３】（高感度化に対する従来技術）高感度化に
対する従来のＣＣＤ撮像信号処理回路の一般的な回路構
成例を図８に示す。図８のＣＣＤ撮像信号処理回路はＣ
ＣＤ１ｂと撮像信号処理回路２とで構成される。

【００１４】これらの一方のＣＣＤ１ｂは、フォトダイ
オード１０と垂直シフトレジスタ１１とで構成される撮
像部と、二つの水平シフトレジスタ１３、１４と、二つ
のゲート付電荷積分出力回路１５、１６（以下、単に電
荷積分出力回路とも記す）とから構成されている。

【００１５】また、他方の信号処理回路は、ゲート方式
の雑音除去回路であり、単純に水平面素モードを適応し
た場合の信号処理回路構成例を示す。先ず、本従来例に
おける通常動作モードでの動作を説明する。

【００１６】フォトダイオード１０で光電変換された信
号電荷は、垂直シフトレジスタ１１に読み出され、１ラ
イン毎に水平シフトレジスタ１３、１４に向かって転送
される。通常動作モードでは、垂直シフトレジスタ１１
から転送されてきた信号電荷は、１画素置きに上下に配
置された第１チャネルの水平シフトレジスタ１３と第２
チャネルの水平シフトレジスタ１４とに振り分けられ
る。振り分けられた信号電荷は、それぞれ水平シフトレ
ジスタ１３、１４上を転送され、電荷積分出力回路１
５、１６より出力される。これらの第１チャネルの電荷
積分出力回路１５の出力信号は、バッファ回路１９を介
してクランプ回路２２に入力される。また、第２チャネ
ルの電荷積分出力回路１６の出力信号は、ディレイライ
ン２０に入力され１／２画素周期分遅延される。ディレ
イライン２０からの出力信号は増幅回路２１に入力さ
れ、減衰した信号レベルを第１チャネルの信号レベル
（バッファ回路１９の出力信号）まで増幅させる。さら
に増幅回路２１の出力信号はクランプ回路２３に入力さ
れる。

【００１７】以上の動作によって、それぞれのクランプ
回路２２、２３には、互いに位相が１８０°ずれた信号
レベルの等しい第１および第２チャネルのＣＣＤ出力信
号が入力される。さらにパルス発生器２６で発生された
クランプパルスを、それぞれのＣＣＤ出力信号のフィー
ドスルー期間に印加し、それぞれの信号のフィードスル
ー期間の電位を一定レベルＶDCにクランプする。クラン
プ回路２２、２３の出力信号Ａ、Ｂは、ゲート回路２４
へ入力される。ゲート回路２４では、信号ＡおよびＢに
基づき開閉動作し、第１および第２チャネルのＣＣＤ出
力信号Ａ、Ｂの合成信号が出力される。ゲート回路２４
の出力信号Ｃは、バッファ回路２５を介して続くプロセ
ス回路へ出力される。

【００１８】一方、水平画素加算モードでは、２本の水
平シフトレジスタ１３、１４を挟んで配置されたトラン
スファ電極ΦTがオフ状態に設定される。よって、垂直
シフトレジスタ１１から転送されてきた水平方向に隣接
する画素の信号電荷は、平行して上側の第１チャネルの
水平シフトレジスタ１３に読み出される。しかし、トラ
ンスファ電極ΦTがオフ状態のため、水平方向に隣接す
る画素の信号電荷は下側の第２チャネルの水平シフトレ
ジスタ１４には振り分けられず、続く水平転送の過程で
隣接する画素の信号電荷同士が混合される。

【００１９】以上により本モードでは、水平方向の画素
の信号電荷同士が加算され、第１チャネルの電荷積分出
力回路１５のみから信号レベルが増大された有効画素の
信号Ａ’が出力される。第２チャネルの電荷積分出力回
路１６からは信号レベルがゼロの出力信号Ｂ’が出力さ
れる。よって、ゲート回路２４からは、１画素おきに信
号レベルが増大された信号レベルが抜き出され、出力信
号Ｃ’としてバッファ回路２５を介して出力される。

【００２０】次に、通常動作モード、および、水平画素
加算モードにおける信号処理回路の動作を図９および図
１０のタイムチャートと図１１の波形図を使って説明す
る。通常動作モードでは、垂直シフトレジスタ１１、水
平シフトレジスタ１３、１４を転送されてきた信号電荷
は、各チャネルの電荷積分出力回路１５、１６から出力
される。本実施例では、２チャネルの電荷積分出力回路
の出力信号は、同位相、つまり有効信号電圧は同じタイ
ミングで出力される。ＣＣＤの出力信号は、図１１に示
すように出力部の動作によって、出力部のリセットトラ
ンジスタにリセットパルスが１画素周期で印加されるリ
セット期間イ、検出容量が一定電位にリセットされるフ
ィードスルー期間ロ、そして、信号電荷が検出容量に注
入される信号期間ハから成る。

【００２１】第１チャネルのＣＣＤ出力信号は、クラン
プ回路２２でフィードスルー期間ロの電圧が一定電位Ｖ
DCにクランプされ、信号Ａとして出力される。一方、第
１チャネルの出力信号と同位相の第２チャネルのＣＣＤ
出力信号Ｚ’は、このまま同位相で第１チャネルの信号
と混合すると、解像度が劣化してしまう。このため、デ
ィレイライン２０により１／２画素周期遅延され、第１
チャネルの信号を補間する位相（１８０°遅れ）に設定
される。続いて増幅器２１で増幅され、更にクランプ回
路２３でフィードスルー期間ロの電圧が一定電圧ＶDCに
なるようにクランプされ、信号Ｂとして出力される。信
号Ａ、Ｂを混合するゲート回路２４は、クリップ回路の
構成になっており、一方の入力信号に対して、片方の入
力信号は互いにクリップする基準電位の関係であり、ゲ
ート回路２４の出力からは、直流的に電位の低い方の信
号が出力される。図９および図１０のタイムチャートに
おいて、クランプ回路２２の出力信号Ａの有効信号電荷
は、クランプ電位ＶDC以下にＡ１、Ａ２、Ａ３、Ａ４、
…として現れる。同様にクランプ回路２３の出力信号Ｂ
では、Ｂ１、Ｂ２、Ｂ３、Ｂ４、…として現れる。

【００２２】また、２つの信号の位相関係について、一
方の信号の信号期間は、他方の信号のリセット期間イお
よびフィードスルー期間ロになるように設定されてい
る。従って、ゲート回路２４の出力からは、フィードス
ルーレベルの電位ＶDC以下の信号レベルのみが出力され
る。つまり、出力信号は、信号Ｃのように、Ａ１、Ｂ
１、Ａ２、Ｂ２、Ａ３、Ｂ３、Ａ４、Ｂ４、…の順で２
つのチャネルの有効信号が交互に混合されて出力され
る。

【００２３】以上の動作によって、サンプルホールドし
ないで、２つのチャネルのＣＣＤ出力信号を連続信号に
変換することができる。本方式では、サンプルホールド
していないので高域雑音が帯域内に折り返されることが
なく、ＣＣＤの雑音成分を有効に除去することができ
る。

【００２４】次に、本方式を単純に水平画素加算モード
に対応させた場合の動作を説明する。水平画素加算モー
ドでは、水平方向に隣接する画素同士の信号電荷（Ａ１
とＢ１、Ａ２とＢ２、Ａ３とＢ３、Ａ４とＢ４、…）が
加算され、有効画素の信号Ａ’（有効信号電圧Ａ１＋Ｂ
１、Ａ２＋Ｂ２、Ａ３＋Ｂ３、Ａ４＋Ｂ４、…）として
第１チャネルの電荷積分出力回路１５から出力される。

【００２５】一方、第２チャネルの水平シフトレジスタ
１４上に信号電荷は振り分けられないので、第２チャネ
ルの電荷積分出力回路１６から出力される信号はＢ’の
ように信号期間には信号電圧は現れず、はぼフィードス
ルーレベルの電位ＶDCのままに保たれる。従って、ゲー
ト回路２４の出力信号では、２画素の信号が加算された
信号レベルＡ１＋Ｂ１、Ａ２＋Ｂ２、Ａ３＋Ｂ３、Ａ４
＋Ｂ４、…が１画素おきに出力される。

【００２６】本発明と技術分野の類似する従来例とし
て、出力信号のフィードスルーレベルを一定電位にクラ
ンプする特開昭６２―１３９３５８号、積分回路とサン
プルホールド回路を設けた特開昭６３―９０８５２号等
がある。

【００２７】

【発明が解決しようとする課題】しかしながら、低雑音
化に対して上記の手順によって除去できる雑音は、上記
のリセット雑音Ｖnのみに限られる。すなわち、上述し
た従来の電荷結合素子の雑音除去回路は、サンプリング
回路でこのバッファ回路が発生する雑音Ｖbが重畳され
た出力信号をサンプリングする結果となリ、バッファ回
路が発生する雑音Ｖbを除去することができない。よっ
て、信号対雑音比を劣化させる問題を伴う。

【００２８】また、上記の高感度化に対して通常、サン
プリングされた後の信号は、ローパスフィルタによって
帯域外の信号成分が除去される。その際、本出力信号は
１画素おきにしか信号レベルが現れていないので、ＬＰ
Ｆによって平滑化され、水平画素加算動作によって信号
レベルの増大された信号成分が縮小してしまう。よっ
て、本ゲート方式の雑音除去回路を水平画素加算モード
に単純に適用しただけでは、高感度化することはできな
い問題を伴う。

【００２９】本発明は、デュアルチャネル読み出し構造
のＣＣＤイメージセンサに適用し、低雑音化および高感
度化され雑音除去特性を向上したＣＣＤ撮像信号処理回
路を提供することを目的とする。

【００３０】

【課題を解決するための手段】かかる目的を達成するた
め、請求頂１の発明のＣＣＤ撮像信号処理回路は、転送
クロックパルスの１周期ごとに基準電位と信号電荷とに
対応する信号を出力する第一と第二のゲート付電荷積分
型出力回路を備えた電荷結合素子と、第一のゲート付電
荷積分型出力回路から得られる基準電位に対応する出力
信号を予め設定した第一の所定の電位に固定する第一の
クランプ手段と、第二のゲート付電荷積分型出力回路か
ら得られる基準電位に対応する出力信号を予め設定した
第二の所定の電位に固定する第二のクランプ手段と、第
一と第二のクランプ手段からの出力が接続され、クラン
プ後の信号電荷に対応する二つの信号のいずれか振幅が
大きい信号を出力する選択手段とを備えることを特徴と
している。

【００３１】また、第一のゲート付電荷積分型出力回路
と第二のゲート付電荷積分型出力回路とが同一の電荷結
合素子内に備えられ、第一のゲート付電荷積分型出力回
路が第一の電荷結合素子に、第二のゲート付電荷積分型
出力回路が第二の電荷結合素子に備えられ、第一の所定
の電位と第二の所定の電位が同一の電位とするとよい。

【００３２】請求項５の発明のＣＣＤ撮像信号処理回路
は、マトリックス状に配置されたフォトダイオード群の
水平方向に隣接する２つの信号電荷を、第１および第２
チャネルの水平シフトレジスタが平行して読み出し、こ
の２つの水平シフトレジスタ間に挟んで配置されたトラ
ンジスタ電極が第１チャネルの水平シフトレジスタから
第２チャネルの水平シフトレジスタへ信号電荷を転送
し、第１および第２チャネルの水平シフトレジスタから
信号電荷に基づく信号を入力する電荷積分出力回路を備
えた電荷結合素子の信号を処理する撮像信号処理回路で
あり、第１および第２チャネルの電荷積分出力回路の出
力と接続され、これら２つのチャネルの信号を選択して
出力する第１および第２のスイッチ手段と、第１のスイ
ッチ手段に接続されたバッファ手段と、第２のスイッチ
手段に接続さたディレイラインおよび増幅手段と、バッ
ファ手段および増幅手段のそれぞれの出力と接続された
第１および第２のクランプ手段と、第１および第２のク
ランプ手段の出力と接続され２つの出力信号を混合する
ゲート手段と、クランプ手段のクランプ動作のタイミン
グを制御するクランプパルスを発生するパルス発生手段
とを有して構成されたことを特徴としている。

【００３３】また、上記のＣＣＤ撮像信号処理回路の通
常の読み出し動作では、第１および第２のスイッチ手段
において、それぞれチャネルに対応した電荷積分出力回
路の出力信号を後段に接続し、また水平方向に隣接する
フォトダイオードの信号電荷を加算して読み出す動作で
は、第１のスイッチ手段においては第２チャネルの電荷
積分出力回路の出力を接続し、第２のスイッチ手段にお
いては第１チャネルの電荷積分出力回路の出力を接続す
るとよい。

【００３４】さらに、ディレイラインの遅延時間を電荷
積分出力回路の出力の１／２画素周期に設定し、パルス
発生手段より発生された互いに１８０°位相の異なるク
ランプパルスをクランプ手段に印加し、第１のバッファ
手段および増幅手段の出力信号を入力信号とし、その信
号のフィードスルーレベルが一定電位になるようにクラ
ンプするとよい。なお、ゲート手段において、第１およ
び第２のクランプ手段の出力信号のうち有効信号レベル
のみを抜き出すとよい。

【００３５】

【作用】したがって、請求項１の発明のＣＣＤ撮像信号
処理回路によれば、転送クロックパルスの１周期ごとに
基準電位と信号電荷とに対応する信号を出力する電荷結
合素子と接続され、第一の基準電位に対応する出力信号
を予め設定した第一の所定の電位に固定し、第二の基準
電位に対応する出力信号を予め設定した第二の所定の電
位に固定する。これらクランプ後の信号電荷に対応する
二つの信号のいずれか振幅が大きい信号が選択され出力
される。よって、基準電位がリセット電位にクランプさ
れる。

【００３６】また、請求頂５の発明のＣＣＤ撮像信号処
理回路によれば、電荷結合素子の第１および第２チャネ
ルの電荷積分出力回路の出力と接続され、これら２つの
チャネルの一方の信号をバッファ増幅し、他方の信号を
遅延および減衰分を増幅し、それぞれの信号をクランプ
する。クランプされた２つの信号は混合される。よっ
て、遅延の位相を１８０°とすることにより２つの信号
の有効信号成分のみを抽出することができる。

【００３７】

【実施例】次に添付図面を参照して本発明によるＣＣＤ
撮像信号処理回路の実施例を詳細に説明する。図１〜図
５を参照すると本発明の雑音除去特性を向上したＣＣＤ
撮像信号処理回路の実施例が示されている。図１および
図２が第１の実施例、図３〜図５が第２の実施例を示
す。

【００３８】（第１の実施例）図１は第１の実施例を示
す回路図である。図１において、電荷結合素子（ＣＣ
Ｄ）１ａで光電変換された信号電荷は、相互に１８０度
の異なる位相信号として、第一および第二の電荷積分出
力回路１５、１６より出力される。ＣＣＤ１ａの二つの
電荷積分出力回路の第一の電荷積分出力回路１５から出
力される出力信号Ｖout1は、コンデンサＣ1とスイッチ
Ｓ1で構成されたクランプ回路３１に供給される。同様
に第二の電荷積分出力回路１６から出力される出力信号
Ｖout2は、コンデンサＣ2とスイッチＳ2で構成されたク
ランプ回路３２に供給される。

【００３９】クランプ回路３１でクランプされた出力信
号Ｖout1は、次に、出力信号中の信号電荷に対応した信
号成分を選択的に取り出すための選択回路の第一のトラ
ンジスタ３３のベースに供給される。同様に、クランプ
回路３２でクランプされた出力信号Ｖout2は選択回路の
第二のトランジスタ３４のベースに供給される。選択回
路のトランジスタ３３とトランジスタ３４はコレクタと
エミッタが共通接続されたエミッタフォロワ回路であ
リ、そのエミッタは負荷抵抗３５に接続されている。

【００４０】トランジスタ３３とトランジスタ３４から
成る選択回路はクランプ回路３１の出力とクランプ回路
３２の出力の正極性方向のリセットパルスに対応した信
号成分を互いにクリップして消去し、負極性方向の信号
電荷に対応した信号成分を１画素ごとに交互に取り出し
連続信号に合成し、出力端子３６から雑音が除去された
出力信号を得る。

【００４１】次に、図２は本実施例の動作を説明するた
めの波形図である。以下に本実施例の動作について図１
を参照して説明する。

【００４２】従来技術の欄において説明した図１０を参
照すると、電荷積分回路のリセットトランジスタ４１の
ゲートに転送クロックパルスと等しい周期のリセットパ
ルスφnが印加される都度、出力信号は基準電位Ｖ0にリ
セットされる。このときリセットトランジスタ４１が発
生する雑音の影響によって、リセットされた基準電位Ｖ
0が変動してリセット雑音Ｖnとなる。例えば、図１１に
示すように時刻ｔ0からｔ1までの間、リセットパルスφ
Ｒが印加されたときは基準電位Ｖ0にリセットされ、次
に１周期後のリセットパルスφＲが印加されたときは基
準電荷Ｖ0から雑音の影響によってＶnだけ変動した電位
にリセットされる。

【００４３】次に、時刻ｔ2で信号電荷が転送されて検
知用ダイオード８に流れ込み、その電位を下降させて出
力電圧Ｖsが得られるが、図１１に示したとおり、時刻
ｔ2からの出力は基準電位Ｖ0からの電圧下降が出力Ｖs
となるが、次の１周期ではリセット雑音Ｖnの影響によ
ってＶnだけ変動した電位からの電圧下降が出力Ｖsとな
る。出力電圧にはこのリセット雑音Ｖnに加えて更にバ
ッファ回路４２が発生する雑音が重畳される。図１１の
出力Ｖout中に示すＶbがこのバッファ回路４２が発生す
る雑音を示している。

【００４４】図１において、第一のクランプ回路３１は
第一の電荷積分出力回路１５から得られる出力信号Ｖou
t1の基準電位Ｖ0を図２（ａ）、（ｂ）に示す時刻ｔaで
クランプパルス１によってクランプ電位Ｖ1にクランプ
する。同様に、第二のクランプ回路３２は第一の電荷積
分出力回路１５と逆位相で信号が出力される第二の電荷
積分出力回路１６から得られる出力信号Ｖout2の基準電
位Ｖ0を図２（ｃ）、（ｄ）に示す時刻ｔｂでクランプ
パルス2によってクランプ電位Ｖ1にクランプする。この
クランプ動作によって前述のリセット雑音Ｖnの影響に
よって基準電位Ｖ0からＶnだけ変動した電位が一定のク
ランプ電位Ｖ1に固定され、リセット雑音が除去され
る。

【００４５】次に、このリセット雑音が除去された出力
信号Ｖout1は選択回路の第一のトランジスタ３３のベー
スに供給される。同様に、出力信号Ｖout2は選択回路の
第二のトランジスタ３４のベースに供給される。

【００４６】トランジスタ３３とトランジスタ３４から
成る選択回路は、エミッタが共通接続された白クリップ
回路を構成しており、正極性側の信号をクリップするよ
うに動作する。このとき、トランジスタ３３が他方のト
ランジスタ３４のクリップ電位を決め、同様に、トラン
ジスタ３３が他方のトランジスタ３４のクリップ電位を
決めるように動作する。従って、図２（ａ）に示された
第一の出力信号Ｖout1の信号電荷に対応した信号分ａ
１、ａ２、ａ３、…が図２（ｃ）に示された第二の出力
信号Ｖout2の信号電荷に対応していない、リセットパル
スに対応した信号分をクリップし、同様に、図２（ｃ）
に示された第二の出力信号Ｖout2の信号電荷に対応した
信号分ｃ１、ｃ２、ｃ３、…が図２（ａ）に示された第
一の出力信号Ｖout1の信号電荷に対応していない、リセ
ットパルスに対応した信号分をクリップする。

【００４７】リセットパルスに対応した信号分がクリッ
プされた信号は、次に共通接続されたトランジスタ３３
とトランジスタ３４のエミッタで混合されて出力され
る。この混合された信号は図２（ｅ）に示されたとお
リ、信号電荷に対応した信号分が１画素ごとに交互にａ
１→ｃ１→ａ２→ｃ２→ａ３…の順序で加え合わされ
て、連続した映像信号に復元される。

【００４８】上述したとおり二つのクランプ回路３１、
３２は、それぞれ出力信号の基準電位をリセット電位に
クランプするからリセット雑音は除去される。さらに出
力信号中のバッファ回路が発生する雑音は、従来のサン
プリング回路のようにこの雑音をサンプリングすること
なく選択回路の出力端子２５へ出力されているが、この
雑音は映像信号よりも周波数領域が高いため、通常の帯
域制限用の低域フィルタで除去される。その結果、選択
回路からは信号対雑音比が改善された映像信号が得られ
る。

【００４９】以上説明したように本発明の電荷結合素子
の雑音除去回路は、出力信号中の基準電位をクランプし
てリセット雑音を除去した後、エミッタが共通接続され
た白クリップ回路で構成された選択回路で信号電荷に対
応した出力信号分を取り出すことにより従来のサンプリ
ング回路を不要にし、バッファ回路が発生する雑音をサ
ンプリングすることを回避することができるので、信号
対雑音比が良好な出力信号が得られる効果がある。

【００５０】（第２の実施例）図３は本発明の第２の実
施例の構成を示すブロック図である。本実施例は、ゲー
ト方式の雑音除去回路で、水平画素加算モードを適用し
た場合の信号処理回路で、雑音除去回路の２つの入力に
スイッチ回路を配置したことに特徴がある。まず、通常
動作モードでの動作を説明する。

【００５１】通常動作モ−ドの動作は、従来例とはぼ同
様である。フォトダイオード１０で光電変換された信号
電荷は、垂直シフトレジスタ１１に読み出され、１ライ
ン毎に水平シフトレジスタ１３、１４に向かって転送さ
れる。通常動作モードでは、垂直シフトレジスタ１１か
ら転送されて来た信号電荷が１画素おきに上下に配置さ
れた第１チャネルおよび第２チャネルの水平シフトレジ
スタ１３、１４に振り分けられる。そして、信号電荷は
それぞれ水平シフトレジスタ１３、１４上を転送され、
電荷積分出力回路１５、１６より出力される。そして、
２つのチャネルの電荷積分出力回路１５、１６の出力信
号は、それぞれ分岐され第１のスイッチ回路１７および
第２のスイッチ回路１８両方に接続される。尚、本実施
例の電荷積分出力回路１５、１６からの出力信号は、第
１の実施例と異なり同相信号である。

【００５２】第１のスイッチ回路１７の出力信号は、バ
ッファ回路１８を介してクランプ回路２２に入力され、
第２のスイッチ回路１８の出力信号は、ディレイライン
２０に入力され１／２画素周期分遅延され、その出力は
増幅回路２１に入力され、ディレイライン２０で減衰し
た信号レベルを、第１チャネルの信号レベル（バッファ
回路１９の出力信号）まで増幅され、さらに、クランプ
回路２３に入力される。

【００５３】以上の動作によって、２チャネルのクラン
プ回路２２、２３には、互いに位相が１８０°ずれた信
号レベルの等しい２チャネルのＣＣＤ出力信号が入力さ
れる。更にパルス発生器２６で発生させられたクランプ
パルスをそれぞれのＣＣＤ出力信号のフィードスルー期
間に印加し、各信号のフィードスルー期間の電位を一定
レベルＶDCにクランプする。そして、クランプ回路２
２、２３の出力信号Ａ、Ｂは、ゲート回路２４に入力さ
れ、ＣＣＤ出力信号Ａ、Ｂの有効信号成分のみが抜き出
され、出力信号Ｃとして、バッファ回路２５を介して続
くプロセス回路へと出力される。

【００５４】一方、水平画素加算モードでは、従来例と
同様に、２本の水平シフトレジスタ１３、１４を挟んで
配置されたトランスファ電極ΦTがオフ状態に設定され
る。垂直シフトレジスタ１１を転送されてきた信号電荷
は、第１チャネルの水平シフトレジスタ１３のみに転送
され、続く水平転送の過程で隣接する画素の信号電荷同
士が加算される。以上により、本モードでは水平方向に
隣接する画素の信号電荷同士が加算される。加算され信
号レベルが増大された信号Ａ’が、第１チャネルの電荷
積分出力回路１５のみから出力される。また、第２チャ
ネルの電荷積分出力回路１６からは信号レベルがゼロの
出力信号Ｂ’が出力される。そして、本モードでは、第
１および第２のスイッチ回路１７、１８は、第１チャネ
ルの電荷積分出力回路１５の出力信号が続く信号処理回
路の２つの入力端子、つまり、バッファ回路１９とディ
レイライン２０へ入力される。その結果、ゲート回路２
４からは、信号Ａ’、Ｂ’の有効信号成分のみが抜き出
され、出力信号Ｃ’として出力され、更にバッファ回路
２５を介してプロセス回路へと出力される。

【００５５】次に、通常動作モード、および、水平画素
加算モードにおける信号処理回路の動作を図４および図
５のタイムチャートを使って説明する。通常動作モード
では、フォトダイオード１０で光電変換され垂直シフト
レジスタ１１、水平シフトレジスタ１３、１４を転送さ
れてきた信号電荷は、各チャネルの電荷積分出力回路１
５、１６から出力される。

【００５６】本モードでは、従来例と同様に、第１チャ
ネルのＣＣＤ出力信号は、クランプ回路２２でフィード
スルー期間の電圧が一定電位ＶDCにクランプされ、信号
Ａとして出力される。一方、第１チャネルの出力信号と
同位相の第２チャネルのＣＣＤ出力信号は、ディレイラ
イン２０により１／２画素周期遅延され、第１チャネル
の信号を補間する位相、つまり、１８０°ずれた位相に
設定される。そして、遅延された信号は続いて増幅器２
１で増幅され、さらにクランプ回路２３で同じくフィー
ドスルー期周の電圧が一定電位ＶDCになるようにクラン
プされ、信号Ｂとして出力される。信号Ａ、Ｂを混合す
るゲート回路２４は、クリップ回路の構成になってお
り、２つの入力信号は互いに位相が１８０°ずれている
ので、ゲート回路２４の出力からは、フィードスルーレ
ベルＶDC以下の電位の信号レベルのみが出力される。つ
まり、出力信号Ｃのように、Ａ１、Ｂ１、Ａ２、Ｂ２、
Ａ３、Ｂ３、Ａ４、Ｂ４、…と２つのチャネルの有効信
号成分が交互に混合されて出力される。以上の動作によ
って、サンプルホールドすることなしに２つのチャネル
のＣＣＤ出力信号を連続信号に変換することが出来る。

【００５７】次に、本発明において、上記の雑音除去回
路を水平画素加算モードに対応させた場合の動作を示
す。水平画素加算モードでは、水平方向に隣接する画素
同士の信号電荷（Ａ１とＢ１、Ａ２とＢ２、Ａ３とＢ
３、Ａ４とＢ４、…）が加算され、信号レベルが増大さ
れ信号Ａ’（有効信号電圧Ａ１＋Ｂ１、Ａ２＋Ｂ２、Ａ
３＋Ｂ３、Ａ４＋Ｂ４、…）が第１チャネルの電荷積分
出力回路１５から出力される。本発明では、第１チャネ
ルの電荷積分出力回路１５の出力信号は、２つのスイッ
チ回路１７、１８の切り換えによって２系統に分岐さ
れ、同時にバッファ回路１９およびディレイライン２０
に入力される。よって、ディレイライン２０に入力され
た出力信号は１／２画素周期遅延され、増幅回路２１に
より第１チャネルのバッファ回路１９に入力された信号
レベルと等しくなるように増幅される。

【００５８】そして、その２系統に分岐されたＣＣＤ出
力信号はそれぞれクランプ回路２２、２３によって１画
素周期でフィードスルー期間の電位を一定電位ＶDCにク
ランプされ、信号Ａ’およびＢ’としてゲート回路２４
に入力される。ここで、信号Ａ’および信号Ｂ’は、互
いに１８０°位相がずれた関係になっている。ゲート回
路２４の出力からは、入力信号Ａ’およびＢ’のうち
で、クランプ電位ＶDC以下のレベルである有効信号電圧
Ａ１＋Ｂ１、Ａ２＋Ｂ２、Ａ３＋Ｂ３、Ａ４＋Ｂ４、…
が交互に読み出される。つまり、信号Ｃ’のようにＡ１
＋Ｂ１、Ａ２＋Ｂ２、Ａ３＋Ｂ３、Ａ４＋Ｂ４、…とい
う順に出力される。その後、サンプリング後の信号は、
ローパスフィルタによって帯域外の信号成分が除去され
る。

【００５９】本方式では連続して信号成分が出力される
ので、ローパスフィルタによって信号が平滑化されて
も、従来例のように信号レベルが半減されることはな
い。よって、ゲート方式の雑音除去回路を水平画素加算
モードに適用させた本方式によれば、帯域外の高域雑音
成分の折り返しを抑制することによって低雑音化し、ま
た、水平画素加算によって高感度化することが可能とな
る。

【００６０】本実施例によれば、ゲート回路を用いてＣ
ＣＤの有効信号成分をサンプリングするので、サンプル
ホールドの際生じるような高域雑音の折り返しは発生せ
ず、有効な雑音仰制効果が得られる。また、本雑音除去
回路を水平画素加算モードに適用しても、ＬＰＦによる
平滑化で信号レベルが劣化することはなく高感度化が実
現できる。よって、低照度下においても、高感度、且
つ、低雑音である高品質な画像が得られる。

【００６１】尚、上述の実施例は本発明の好適な実施の
一例ではあるが本発明はこれに限定されるものではな
く、本発明の要旨を逸脱しない範囲において種々変形実
施可能である。

【００６２】

【発明の効果】以上の説明より明かなように、本発明の
ＣＣＤ撮像信号処理回路は、電荷結合素子が転送クロッ
クパルスの１周期ごとに基準電位と信号電荷とに対応す
る信号を出力する。第一の基準電位に対応する出力信号
を予め設定した第一の所定の電位に固定し、第二の基準
電位に対応する出力信号を予め設定した第二の所定の電
位に固定する。これらクランプ後の信号電荷に対応する
二つの信号のいずれか振幅が大きい信号が選択され出力
される。よって、基準電位がリセット電位にクランプさ
れリセット雑音が除去される。

【００６３】また、本発明のＣＣＤ撮像信号処理回路
は、電荷結合素子の第１および第２チャネルの一方の信
号をバッファ増幅し、他方の信号を遅延および減衰分を
増幅し、それぞれの信号をクランプし、クランプされた
２つの信号は混合される。よって、遅延の位相を１８０
°とすることにより、サンプルホールドすることなく２
つの信号の有効信号成分のみを抽出することができる。
感度を低下させることなく電荷結合素子の雑音成分を有
効に除去することが可能となる。

【図面の簡単な説明】

【図１】本発明の雑音除去特性を向上したＣＣＤ撮像信
号処理回路の第１の実施例を示す回路構成ブロック図で
ある。

【図２】図１のＣＣＤ撮像信号処理回路の動作を説明す
るための波形図である。

【図３】本発明の雑音除去特性を向上したＣＣＤ撮像信
号処理回路の第２の実施例を示す回路構成ブロック図で
ある。

【図４】図３のＣＣＤ撮像信号処理回路の通常動作モー
ドにおけるタイミングチャートである。

【図５】図３のＣＣＤ撮像信号処理回路の水平画素加算
モードにおけるタイミングチャートである。

【図６】電荷積分出力回路の回路構成例を示すブロック
図である。

【図７】図６に示す電荷積分出力回路の動作を説明する
ための波形図である。

【図８】従来のＣＣＤ撮像信号処理回路構成例を示すブ
ロック図である。

【図９】従来のＣＣＤ撮像信号処理回路の通常動作モー
ドにおけるタイミングチャートである。

【図１０】従来のＣＣＤ撮像信号処理回路の水平画素加
算モードにおけるタイミングチャートである。

【図１１】ＣＣＤ撮像信号処理回路における波形図であ
る。

【符号の説明】

１ 電荷結合素子（ＣＣＤ） ２ 撮像信号処理回路 １０ フォトダイオード、 １１ 垂直シフトレジスタ、 １３、１４ 水平シフトレジスタ、 １５、１６ 電荷積分出力回路、 １７、１８ スイッチ回路、 １９、２０ バッファ回路、 ２０ ディレイライン、 ２１ 増幅回路、 ２２、２３、３１、３２ クランプ回路、 ２４ ゲート回路、 ２６ クランプパルス発生器 ３３、３４ トランジスタ ３５ 負荷抵抗 ３６ 出力端子 ３７ クランプ電位Ｖ1

Claims (9)

【特許請求の範囲】
1. 【請求頂１】 転送クロックパルスの１周期ごとに基準
   電位と信号電荷とに対応する信号を出力する第一と第二
   のゲート付電荷積分型出力回路を備えた電荷結合素子
   と、 前記第一のゲート付電荷積分型出力回路から得られる基
   準電位に対応する出力信号を予め設定した第一の所定の
   電位に固定する第一のクランプ手段と、 前記第二のゲート付電荷積分型出力回路から得られる基
   準電位に対応する出力信号を予め設定した第二の所定の
   電位に固定する第二のクランプ手段と、 前記第一と第二のクランプ手段からの出力が接続され、
   クランプ後の前記信号電荷に対応する二つの信号のいず
   れか振幅が大きい信号を出力する選択手段とを備えるこ
   とを特徴とするＣＣＤ撮像信号処理回路。
2. 【請求頂２】 前記第一のゲート付電荷積分型出力回路
   と第二のゲート付電荷積分型出力回路とが同一の電荷結
   合素子内に備えられていることを特徴とする請求頂１記
   載のＣＣＤ撮像信号処理回路。
3. 【請求項３】 前記第一のゲート付電荷積分型出力回路
   が第一の電荷結合素子に、前記第二のゲート付電荷積分
   型出力回路が第二の電荷結合素子に備えられていること
   を特徴とする請求頂１記載のＣＣＤ撮像信号処理回路。
4. 【請求項４】 前記第一の所定の電位と前記第二の所定
   の電位が同一の電位であることを特徴とする請求頂１記
   載のＣＣＤ撮像信号処理回路。
5. 【請求項５】 マトリックス状に配置されたフォトダイ
   オード群の水平方向に隣接する２つの信号電荷を、第１
   および第２チャネルの水平シフトレジスタが平行して読
   み出し、該２つの水平シフトレジスタ間に挟んで配置さ
   れたトランジスタ電極が前記第１チャネルの水平シフト
   レジスタから第２チャネルの水平シフトレジスタへ前記
   信号電荷を転送し、該第１および第２チャネルの水平シ
   フトレジスタから前記信号電荷に基づく信号を入力する
   電荷積分出力回路を備えた電荷結合素子の前記信号を処
   理するＣＣＤ撮像信号処理回路において、 前記第１および第２チャネルの電荷積分出力回路の出力
   と接続され、これら２チャネルの信号を選択して出力す
   る第１および第２のスイッチ手段と、 前記第１のスイッチ手段に接続されたバッファ手段と、 前記第２のスイッチ手段に接続さたディレイラインおよ
   び増幅手段と、 前記バッファ手段および前記増幅手段のそれぞれの出力
   と接続された第１および第２のクランプ手段と、 該第１および第２のクランプ手段の出力と接続され、２
   つの出力信号を混合するゲート手段と、 前記クランプ手段のクランプ動作のタイミングを制御す
   るクランプパルスを発生するパルス発生手段とを有して
   構成されたことを特徴とするＣＣＤ撮像信号処理回路。
6. 【請求項６】 前記ＣＣＤ撮像信号処理回路の通常の読
   み出し動作では、前記第１および第２のスイッチ手段に
   おいて、それぞれチャネルに対応した電荷積分出力回路
   の出力信号を後段に接続し、また水平方向に隣接する前
   記フォトダイオードの信号電荷を加算して読み出す動作
   では、前記第１のスイッチ手段においては第２チャネル
   の電荷積分出力回路の出力を接続し、前記第２のスイッ
   チ手段においては第１チャネルの電荷積分出力回路の出
   力を接続することを特徴とする請求頂５記載のＣＣＤ撮
   像信号処理回路。
7. 【請求項７】 前記ディレイラインの遅延時間を前記電
   荷積分出力回路の出力の１／２画素周期に設定すること
   を特徴とする請求頂５記載のＣＣＤ撮像信号処理回路。
8. 【請求項８】 前記パルス発生手段より発生された互い
   に１８０°位相の異なるクランプパルスを前記クランプ
   手段に印加し、前記バッファ手段および前記増幅手段の
   出力信号を入力信号とし、その信号のフィードスルーレ
   ベルが一定電位になるようにクランプすることを特徴と
   する請求頂５記載のＣＣＤ撮像信号処理回路。
9. 【請求項９】 前記ゲート手段において、前記第１およ
   び第２のクランプ回路の出力信号のうち有効信号レベル
   のみを抜き出すことを特徴とする請求頂５記載のＣＣＤ
   撮像信号処理回路。