[go: up one dir, main page]

JPH0982741A - チップキャリアの構造およびその製造方法 - Google Patents

チップキャリアの構造およびその製造方法

Info

Publication number
JPH0982741A
JPH0982741A JP7240366A JP24036695A JPH0982741A JP H0982741 A JPH0982741 A JP H0982741A JP 7240366 A JP7240366 A JP 7240366A JP 24036695 A JP24036695 A JP 24036695A JP H0982741 A JPH0982741 A JP H0982741A
Authority
JP
Japan
Prior art keywords
lead frame
resin
semiconductor element
chip carrier
resin tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7240366A
Other languages
English (en)
Other versions
JP3304705B2 (ja
Inventor
Yasuo Yamazaki
康男 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24036695A priority Critical patent/JP3304705B2/ja
Publication of JPH0982741A publication Critical patent/JPH0982741A/ja
Application granted granted Critical
Publication of JP3304705B2 publication Critical patent/JP3304705B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】小型で薄型でかつ安価なチップキャリアを大量
に供給できるチップキャリアの構造および製造方法を提
供する。 【構成】リードフレーム１には、半導体素子２を搭載す
る為の領域１ａと、金属細線４を用いて接続する領域１
ｂがフォトエッチングにより多数形成されている。この
リードフレーム１の裏面に、粘着剤５ａを持つ樹脂テー
プ５を加圧しラミネートする。次に半導体素子２をペー
スト３を用いてリードフレーム１上の領域１ａに接着固
定し、ワイヤーボンディングにより半導体素子２とリー
ドフレーム１間の接続を行なう。さらにリードフレーム
１上にポッティングモールド技術により樹脂６を流し込
み、硬化させる事により半導体素子２や金属細線４を覆
い、樹脂封止させる。その後、樹脂テープ５を剥離除去
し、チップキャリア毎に切断する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を搭載し、
樹脂封止して形成されるチップキャリアの構造およびそ
の製造方法に関わる。
【０００２】
【従来の技術】この種のチップキャリアの一例として、
図８に示す構造がある。この技術は、図８に示すように
リードフレーム１０１上に半導体素子１０２をペースト
１０３を用いて設置し、金属細線１０４を用いて半導体
素子１０２とリードフレーム１０１を接続し、トランス
ファーモールドと呼ばれる技術を使い樹脂１０６で封止
し、リードフレーム１０１の樹脂１０６より突出した部
分を折り曲げる事によりチップキャリアを製造する。ト
ランスファーモールド技術とは、図９に示すように金型
１０７内に半導体素子１０２を搭載したリードフレーム
１０１を設置し、樹脂１０６を図中矢印で示した方向か
ら注入し、硬化させることにより、樹脂１０６で封止し
チップキャリアを製造する方法である。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うなチップキャリアは、以下のような課題を有する。
【０００４】すなわち、トランスファーモールド技術を
用いるため、モールド用の金型やリードフレーム１０１
を折り曲げるための設備が必要であり、非常に大きな設
備投資が必要になる。また、リードフレーム１０１をチ
ップキャリア毎に折り曲げる為、工数が多くかかり、チ
ップキャリアが高価となる。また、リードフレーム１０
１が樹脂１０６より突出している事により、チップキャ
リアが厚く外形形状も大きくなる為、実装した場合に大
きな占有面積が必要となり、小型化、薄型化が困難であ
る。
【０００５】本発明は、このような従来技術の課題を解
決するものであり、その目的とすることは、小型で薄型
のチップキャリアを簡便な設備により提供するところに
ある。
【０００６】
【課題を解決するための手段】本発明のチップキャリア
は、半導体素子を搭載し、樹脂封止したチップキャリア
において、リードフレームの一平面上に前記半導体素子
を搭載し、前記半導体素子上の電極と前記電極と対応し
た前記リードフレームとを金属細線を用いて接続し、前
記半導体素子と前記金属細線と前記リードフレームの前
記半導体素子を搭載した平面を樹脂により封止した事を
特徴とする。
【０００７】また、本発明のチップキャリアの製造方法
は、複数の半導体素子搭載面を持つリードフレームの一
平面に樹脂テープをラミネートする工程と、前記リード
フレームの樹脂テープをラミネートした対面に半導体素
子を搭載する工程と、前記半導体素子上の電極と前記リ
ードフレームとを金属細線を用いて接続する工程と、前
記半導体素子と、前記金属細線と、前記リードフレーム
の前記半導体素子を搭載した面とを覆うように樹脂を滴
下し、樹脂を硬化させる工程と、前記樹脂テープを剥離
除去する工程と、前記樹脂で封止したリードフレームを
前記半導体素子毎に切断する工程とからなる事を特徴と
する。
【０００８】また、本発明のチップキャリアの製造方法
は、複数の半導体素子搭載面を持つリードフレームの一
平面に樹脂テープをラミネートする工程と、前記リード
フレームの樹脂テープをラミネートした対面に半導体素
子を搭載する工程と、前記半導体素子上の電極と前記リ
ードフレームとを金属細線を用いて接続する工程と、前
記半導体素子と、前記金属細線と、前記リードフレーム
の前記半導体素子を搭載した面とを覆うように樹脂を滴
下し、樹脂を硬化させる工程と、前記樹脂テープを剥離
除去する工程と、前記リードフレームと前記樹脂の一部
を前記半導体素子毎に切断する工程と、前記リードフレ
ームの前記樹脂より露出している部位に金属メッキを施
す工程と、前記リードフレームに探針を接触させ電気的
動作を確認する工程と、前記樹脂を前記半導体素子毎に
切断する工程を含む事を特徴とする。
【０００９】また、本発明のチップキャリアの製造方法
は、複数の半導体素子搭載面を持つリードフレームの一
平面にエッチング法により突起を形成する工程と、前記
突起形成面に前記樹脂テープをラミネートする工程と、
前記リードフレームの樹脂テープをラミネートした対面
に半導体素子を搭載する工程と、前記半導体素子上の電
極と前記リードフレームとを金属細線を用いて接続する
工程と、前記半導体素子と、前記金属細線と、前記リー
ドフレームの前記半導体素子を搭載した面とを覆うよう
に樹脂を滴下し、樹脂を硬化させる工程と、前記樹脂テ
ープを剥離除去する工程と、前記樹脂より露出した前記
リードフレームの突起部に半田バンプを形成する工程
と、前記樹脂で封止した前記リードフレームを前記半導
体素子毎に切断する工程とからなる事を特徴とする。
【００１０】また、本発明のチップキャリアの製造方法
は、複数の半導体素子搭載面と複数の突起部を持つ射出
成形樹脂に金属メッキを施すことによりリードフレーム
を形成する工程と、前記突起形成面に樹脂テープをラミ
ネートする工程と、前記リードフレームの前記樹脂テー
プをラミネートした対面に半導体素子を搭載する工程
と、前記半導体素子上の電極と前記リードフレームとを
金属細線を用いて接続する工程と、前記半導体素子と、
前記金属細線と、前記リードフレームの前記半導体素子
を搭載した面とを覆うように樹脂を滴下し、樹脂を硬化
させる工程と、前記樹脂テープを剥離除去する工程と、
前記樹脂より露出した前記リードフレームの突起部に半
田バンプを形成する工程と、前記樹脂で封止した前記リ
ードフレームを前記半導体素子毎に切断する工程とから
なる事を特徴とする。
【００１１】
【実施例】
（実施例１）図１は本発明のチップキャリア１０００の
構造の一例である要部を拡大して示した断面図であり、
１はリードフレーム、２は半導体素子、３はペースト、
４は金属細線である。以下図１に示すチップキャリアの
製造方法を説明する。
【００１２】図２は本発明による複数のチップキャリア
１０００を製造する過程を説明するためにリードフレー
ム１を模式化して示した斜視図である。１ａは半導体素
子２を搭載する領域、１ｂは金属細線４を接続する領域
である。リードフレーム１上には半導体素子２を搭載す
る領域１ａと金属細線４を接続する領域１ｂがフォトエ
ッチングにより形成されている。本発明によれば、一枚
のリードフレーム１により、多数のチップキャリアを形
成できるため、リードフレーム１上には、半導体素子２
を搭載する領域１ａと金属細線４を接続する領域１ｂを
複数回繰り返し形成している。
【００１３】図３（ａ）〜図３（ｄ）は本発明によるチ
ップキャリアの製造方法の一例を模式的に示した断面図
である。図３（ａ）に示すようにリードフレーム１に
は、図２と同様に半導体素子２を搭載する為の領域１ａ
と金属細線４を用いて接続する領域１ｂがフォトエッチ
ングにより多数形成されている。本実施例では、リード
フレーム１として、厚さが約０．３ｍｍであり材質がＣ
ｕによる金属板を用いている。従来例では、図８に示す
ようにリードフレーム１０１を折り曲げて使用するた
め、リードフレーム１０１に機械的強度が必要で有り、
Ｆｅ−Ｎｉ合金や燐青銅と呼ばれるＣｕとＳｎの合金を
用いている。しかし、本発明によれば、機械的強度はほ
とんど不要となるため、純銅、アルミニウム等機械的強
度の低い金属材料を用いることが出来る。
【００１４】このリードフレーム１に図３（ｂ）で示す
ように、粘着剤５ａを持つ樹脂テープ５を、リードフレ
ーム１の一方の面の全面に加圧しラミネートする。本実
施例では、樹脂テープ５として、粘着剤５ａを持つ樹脂
テープを用いているが、光硬化や熱硬化性または熱可塑
性の樹脂を用いても良い。本発明では、最も簡便な方法
でラミネートおよび剥離の可能な粘着剤を持つ樹脂テー
プを用いた。
【００１５】次に図３（ｃ）に示すように半導体素子２
をペースト３を用いてリードフレーム１上の領域１ａに
接着固定する。ペースト３は半導体素子２を電気的及び
熱的に外部と導通させるためＡｇとＰｄの金属粉末を接
着剤に混入した物を用いている。ペースト３を硬化させ
た後、金属細線４をワイヤーボンディングと呼ばれる接
続技術を用いて、半導体素子２とリードフレーム１との
接続を行なう。金属細線４として、本実施例では直径が
約３０μｍのＡｕの細線を用いている。その他にはアル
ミニウム細線やＣｕ細線を用いて接続することも可能で
ある。
【００１６】次に図３（ｄ）に示すようにリードフレー
ム１上にポッティングモールド技術により樹脂６を流し
込み、硬化させる事により半導体素子２や金属細線４を
覆い、樹脂封止させる。本発明では、樹脂６はポッティ
ングモールド技術と呼ばれる技術により形成するため、
トランスファモールド技術の様な高価な設備を必要とし
ない。また、樹脂６として液状樹脂を用いる事が出来る
ため、トランスファモールド技術を用いる従来例に比べ
比較的低温で、さらに短時間で硬化させる事が出来る。
本発明では、樹脂６としてエポキシ系の液状樹脂を用
い、８０℃の温度で約１時間で硬化を完了している。従
来例で用いられているトランスファモールド技術では、
１８０℃で約５時間のキュアが必要である。このため、
半導体素子１０１の高温による合金の劣化が大きく、ま
た樹脂１０６より突出しているリードフレーム１０１の
熱による酸化が激しいため、酸化した金属膜を除去する
等の工程が更に付加されることになる。本発明では常温
から１００℃以下の低温で硬化する樹脂を用いることが
出来るため、高温による劣化や酸化等の問題を生じる事
なくチップキャリアを製造することが出来る。
【００１７】次に樹脂テープ５を剥離し、図３（ｄ）の
Ａ−Ａ’で示した一点鎖線に沿って、複数のチップキャ
リアをダイヤモンドカッターで各々切り放し、図１の構
造のチップキャリア１０００を製造する。さらに半田付
け性を良好にするため、樹脂６より露出しているリード
フレーム１上に無電解メッキ法によりＳｎ等のメッキを
施すことが出来る。このようにして複数のチップキャリ
アを同時に樹脂封止する事が出来るため、工数が削減さ
れ安価なチップキャリアを提供することが出来る。本実
施例では、３００ｍｍ角のリードフレーム上に１０ｍｍ
角のチップキャリアを２９行×２９列形成したことによ
り、８４１個のチップキャリアを同時に製造することが
出来た。また、その厚みは、リードフレーム１が約０．
３ｍｍ、半導体素子２が約０．２ｍｍ、金属細線４の半
導体素子２上からの高さが約０．１ｍｍであり、樹脂６
を含むチップキャリアの厚みは約０．７ｍｍの厚みであ
る。このような薄型のチップキャリアを本発明では容易
に供給できる。
【００１８】（実施例２）図４（ａ）および（ｂ）は、
本発明によるチップキャリア２０００のリードフレーム
へのメッキ方法および電気動作試験方法の一例を示した
断面図である。
【００１９】まず、実施例１の図３（ａ）〜図３（ｄ）
で示した方法と同様の方法で、樹脂封止されたリードフ
レーム１を得る。これを図４（ａ）に示すように、Ｂ−
Ｂ’で示した一点鎖線に沿ってリードフレーム１と樹脂
６の一部を切断する。この事により隣接するチップキャ
リアを電気的には切り放し、なおかつ機械的にはつなが
った状態を保持することが出来る。これをＳｎの無電解
メッキ浴に浸漬する事により樹脂６より露出したリード
フレーム１上にのみＳｎのメッキ膜７を約１〜１０μｍ
形成する。このメッキ膜７に半導体素子２の動作を確認
する試験器８と接続されているプローブ９を押し当てる
ことにより、チップキャリア２０００の動作を確認する
事ができる。チップキャリア２０００は、図４（ｂ）に
おいて、図中横方向及び奥行き方向に、チップキャリア
の寸法に従って、複数個のチップキャリアが等間隔に並
んでいる。このため、プローブ９をリードフレーム１に
押し当て、チップキャリア２０００の動作を確認し、プ
ローブ９をリードフレーム１より離し、プローブ９をチ
ップキャリア２０００の寸法に従って図中横または奥行
き方向に動かし、リードフレーム１に押し当てチップキ
ャリア２０００’の動作を確認することが出来る。この
ように複数のチップキャリアが一体で形成されているた
め、単純な動作の繰り返しにより、チップキャリアの電
気的動作試験を行なうことが出来るため、単体のチップ
キャリアを検査する方法に比較して、短時間で多くのチ
ップキャリアを検査することが出来る。電気的動作試験
後は、図４（ｂ）中Ｃで示した領域を切断することによ
り、単体のチップキャリアを得ることが出来る。
【００２０】（実施例３）図５（ａ）〜図５（ｃ）は、
本発明による他の一実施例を示す断面図である。実施例
１に示した図３（ａ）〜図３（ｄ）と同様な方法により
樹脂６で覆われたリードフレーム１を得る。その後、図
５（ａ）中Ｄで示す幅で図中上面より樹脂６とリードフ
レーム１の上面を切削除去する。次に図５（ｂ）中Ｅで
示す幅でリードフレーム１および樹脂６を切断し、単品
のチップキャリア３０００を得る。図５（ｃ）はチップ
キャリア３０００を基板１０上の配線パターン１１に半
田１２を用いて半田付けした状態を示している。この
際、図５（ａ）に示したように、リードフレーム１の上
面を切削することにより、図５（ｃ）のチップキャリア
３０００において、半田付けを行なうリードフレーム１
の露出面が、製品上面より容易に観察できる。これによ
って、チップキャリアを基板実装した際の半田付け性の
検査が簡便なチップキャリアを供給することが出来る。
【００２１】（実施例４）図６は、本発明による一実施
例であるチップキャリアの製造工程を示した断面図であ
る。まず、図６（ａ）に示すようにリードフレーム１と
なる例えば０．１５ｍｍのＣｕ箔の上面に配線形状に対
応した形、例えば図２の形状にレジスト１３を形成す
る。次にＣｕ箔の裏面に図中下面にもレジスト１３を形
成する。下面のレジスト１３は、チップキャリアに設け
るべき各端子の位置に対応するように配置してある。
【００２２】次に、図６（ａ）を部材であるＣｕのエッ
チング液である塩化第二鉄溶液に浸漬し、パターンニン
グを行い図６（ｂ）に示すようなリードフレーム１の形
状を得る。この際、リードフレーム１は図中上面および
下面よりエッチングされ、本実施例の場合、エッチング
深さは０．０８〜０．０９ｍｍ程度になるように浸漬時
間によって制御しているため、図６（ｂ）の様な下面に
突起を持ったパターンとして形成されている。
【００２３】次に、レジスト１３を水酸化カリウム水溶
液の剥離液に浸漬し除去する。その後、実施例１で述べ
た方法と同様な手法により、樹脂テープ５をリードフレ
ーム１の裏面にラミネートし、半導体素子１をリードフ
レーム１上に設置し、金属細線４を用いて接続し、さら
に、樹脂６で封止を行い図６（ｃ）の構造を得る。この
際、樹脂６は、リードフレーム１の裏面に形成した突起
の周囲に入り込む為、リードフレーム１の樹脂６より露
出した面は、リードフレーム１の突起面のみとなる。
【００２４】次に、樹脂テープ５を剥離し、これをフロ
ー半田法により溶融半田に接触させることにより図６
（ｄ）に示すように裏面に露出したリードフレーム１の
突起部にのみ半田バンプ１４を形成することが出来る。
これを図６（ｄ）中、Ｆ−Ｆ’で示した一点鎖線上で切
断し、図６（ｅ）に示すチップキャリア４０００を得る
ことが出来る。
【００２５】この方法により、半田バンプを持ったチッ
プキャリアが容易に形成できる。
【００２６】（実施例５）実施例４に示したリードフレ
ーム１として、図７に示すように、図７中下面に突起を
形成した樹脂１５上に金属メッキ１６を施したリードフ
レームを用いることにより、エッチング法による実施例
４より、より安価で大量生産に適したチップキャリア５
０００を得ることが出来る。
【００２７】
【発明の効果】以上、本発明によれば、複数の半導体素
子搭載面を持つリードフレーム裏面に樹脂テープをラミ
ネートし、半導体素子を設置し、金属細線により接続を
行なった後、樹脂により封止し、樹脂テープを剥離し、
チップキャリア毎に切断する事によって、簡便な設備に
より、容易に大量のチップキャリアの構造と製造方法を
供給することが出来る。
【図面の簡単な説明】
【図１】 本発明の一実施例を示す断面図。
【図２】 本発明に用いるリードフレームの一実施例を
示す斜視図。
【図３】 本発明の一製造方法を示す断面図。
【図４】 本発明の一検査方法を示す断面図。
【図５】 本発明の一製造方法を示す断面図。
【図６】 本発明の一製造方法を示す断面図。
【図７】 本発明の一製造方法を示す断面図。
【図８】 従来例を示す断面図。
【図９】 従来例を示す断面図。
【符号の説明】
１ リードフレーム １ａ リードフレーム１上の半導体素子搭載領域 １ｂ リードフレーム１上の端子領域 ２ 半導体素子 ３ ペースト ４ 金属細線 ５ 樹脂テープ ５ａ 樹脂テープ５上の粘着剤 ６ 樹脂 ７ 金属メッキ膜 ８ 電気動作試験器 ９ プローブ １０ 基板 １１ 配線パターン １２ 半田 １３ レジスト １４ 半田バンプ １５ 樹脂 １６ 金属メッキ １０１ リードフレーム １０２ 半導体素子 １０３ ペースト １０４ 金属細線 １０６ 樹脂 １０７ 金型 １０００〜５０００ チップキャリア

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体素子を搭載し、リードフレームの一
    平面上に前記半導体素子を搭載し、前記半導体素子上の
    電極と前記電極と対応した前記リードフレームとを金属
    細線を用いて接続し、前記半導体素子と前記金属細線と
    前記リードフレームの前記半導体素子を搭載した平面を
    樹脂により封止した事を特徴とするチップキャリアの構
    造。
  2. 【請求項２】複数の半導体素子搭載面を持つリードフレ
    ームの一平面に樹脂テープをラミネートする工程と、前
    記リードフレームの前記樹脂テープをラミネートした対
    面に半導体素子を搭載する工程と、前記半導体素子上の
    電極と前記リードフレームとを金属細線を用いて接続す
    る工程と、前記半導体素子と、前記金属細線と、前記リ
    ードフレームの前記半導体素子を搭載した面とを覆うよ
    うに樹脂を滴下し、樹脂を硬化させる工程と、前記樹脂
    テープを剥離除去する工程と、前記樹脂で封止したリー
    ドフレームを前記半導体素子毎に切断する工程とからな
    る事を特徴とするチップキャリアの製造方法。
  3. 【請求項３】複数の半導体素子搭載面を持つリードフレ
    ームの一平面に樹脂テープをラミネートする工程と、前
    記リードフレームの前記樹脂テープをラミネートした対
    面に半導体素子を搭載する工程と、前記半導体素子上の
    電極と前記リードフレームとを金属細線を用いて接続す
    る工程と、前記半導体素子と、前記金属細線と、前記リ
    ードフレームの前記半導体素子を搭載した面とを覆うよ
    うに樹脂を滴下し、樹脂を硬化させる工程と、前記樹脂
    テープを剥離除去する工程と、前記リードフレームと前
    記樹脂の一部を前記半導体素子毎に切断する工程と、前
    記リードフレームの前記樹脂より露出している部位に金
    属メッキを施す工程と、前記リードフレームに探針を接
    触させ電気的動作を確認する工程と、前記樹脂を前記半
    導体素子毎に切断する工程を含む事を特徴とするチップ
    キャリアの製造方法。
  4. 【請求項４】複数の半導体素子搭載面を持つリードフレ
    ームの一平面にエッチング法により突起を形成する工程
    と、前記突起形成面に前記樹脂テープをラミネートする
    工程と、前記リードフレームの樹脂テープをラミネート
    した対面に半導体素子を搭載する工程と、前記半導体素
    子上の電極と前記リードフレームとを金属細線を用いて
    接続する工程と、前記半導体素子と、前記金属細線と、
    前記リードフレームの前記半導体素子を搭載した面とを
    覆うように樹脂を滴下し、樹脂を硬化させる工程と、前
    記樹脂テープを剥離除去する工程と、前記樹脂より露出
    した前記リードフレームの突起部に半田バンプを形成す
    る工程と、前記樹脂で封止した前記リードフレームを前
    記半導体素子毎に切断する工程とからなる事を特徴とす
    るチップキャリアの製造方法。
  5. 【請求項５】複数の半導体素子搭載面と複数の突起部を
    持つ射出成形樹脂に金属メッキを施すことによりリード
    フレームを形成する工程と、前記突起形成面に樹脂テー
    プをラミネートする工程と、前記リードフレームの前記
    樹脂テープをラミネートした対面に半導体素子を搭載す
    る工程と、前記半導体素子上の電極と前記リードフレー
    ムとを金属細線を用いて接続する工程と、前記半導体素
    子と、前記金属細線と、前記リードフレームの前記半導
    体素子を搭載した面とを覆うように樹脂を滴下し、樹脂
    を硬化させる工程と、前記樹脂テープを剥離除去する工
    程と、前記樹脂より露出した前記リードフレームの突起
    部に半田バンプを形成する工程と、前記樹脂で封止した
    前記リードフレームを前記半導体素子毎に切断する工程
    とからなる事を特徴とするチップキャリアの製造方法。
JP24036695A 1995-09-19 1995-09-19 チップキャリアの製造方法 Expired - Lifetime JP3304705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24036695A JP3304705B2 (ja) 1995-09-19 1995-09-19 チップキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24036695A JP3304705B2 (ja) 1995-09-19 1995-09-19 チップキャリアの製造方法

Publications (2)

Publication Number Publication Date
JPH0982741A true JPH0982741A (ja) 1997-03-28
JP3304705B2 JP3304705B2 (ja) 2002-07-22

Family

ID=17058430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24036695A Expired - Lifetime JP3304705B2 (ja) 1995-09-19 1995-09-19 チップキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP3304705B2 (ja)

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
US6081978A (en) * 1999-03-31 2000-07-04 Matsushita Electronics Corporation Resin-encapsulated semiconductor device producing apparatus and method
EP0923120A4 (en) * 1997-04-03 2001-09-12 Shinko Electric Ind Co METHOD FOR PRODUCING A SEMICONDUCTOR
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2001332648A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2001345415A (ja) * 2000-06-01 2001-12-14 Nitto Denko Corp リードフレーム積層物および半導体部品の製造方法
WO2002001634A2 (de) * 2000-06-27 2002-01-03 Infineon Technologies Ag Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
JP2002110884A (ja) * 2000-10-02 2002-04-12 Nitto Denko Corp リードフレーム積層物
WO2002031881A1 (en) * 2000-10-13 2002-04-18 Tyco Electronics Amp Gmbh Electronic unit and process for the production thereof
JP2002222906A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003046053A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003100988A (ja) * 2001-09-25 2003-04-04 Hitachi Ltd 半導体装置およびその製造方法
JP2003155591A (ja) * 2001-11-15 2003-05-30 Sanyo Electric Co Ltd 板状体の製造方法およびそれを用いた回路装置の製造方法
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
EP1191590A3 (en) * 2000-09-20 2004-04-14 SANYO ELECTRIC Co., Ltd. Semiconductor device and semiconductor module
US6809409B2 (en) 2001-12-27 2004-10-26 Mitsui High-Tec, Inc. Lead frame and semiconductor device made using the lead frame
JP2005033043A (ja) * 2003-07-08 2005-02-03 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
KR100689726B1 (ko) * 1998-05-12 2007-03-08 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2007242643A (ja) * 2006-02-13 2007-09-20 Disco Abrasive Syst Ltd パッケージ基板の分割方法および分割装置
WO2008006418A1 (de) * 2006-07-10 2008-01-17 Schott Ag Verfahren zur verpackung von bauelementen
JP2008072010A (ja) * 2006-09-15 2008-03-27 Nitto Denko Corp 片面封止型光半導体装置の製造方法およびそれにより得られる片面封止型光半導体装置
JP2008509541A (ja) * 2004-05-11 2008-03-27 ジーイーエム サービシズ インコーポレーティッド 化学的に向上させたパッケージシンギュレーション法
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2008218469A (ja) * 2007-02-28 2008-09-18 Rohm Co Ltd 半導体装置の製造方法
JP2008306228A (ja) * 2008-09-26 2008-12-18 Seiko Epson Corp 半導体装置の製造方法
JP2009049435A (ja) * 2008-11-20 2009-03-05 Sanyo Electric Co Ltd 半導体装置
JP2009065201A (ja) * 2008-11-20 2009-03-26 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2010004080A (ja) * 2009-10-05 2010-01-07 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2010212715A (ja) * 2010-04-28 2010-09-24 Nitto Denko Corp リードフレーム積層物および半導体装置の製造方法
JP2011124283A (ja) * 2009-12-08 2011-06-23 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ
JP2011124284A (ja) * 2009-12-08 2011-06-23 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ
JP2011192820A (ja) * 2010-03-15 2011-09-29 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ
JP2013065879A (ja) * 2012-11-26 2013-04-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2014160855A (ja) * 2014-04-22 2014-09-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2014175388A (ja) * 2013-03-07 2014-09-22 Dainippon Printing Co Ltd 保護部材付きリードフレームの多面付け体、保護部材及び樹脂付きリードフレームの多面付け体、保護部材付き半導体装置の多面付け体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394459A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0399456A (ja) * 1989-09-06 1991-04-24 Motorola Inc 半導体装置およびその製造方法
JPH03240260A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH062710U (ja) * 1992-06-10 1994-01-14 金星エレクトロン株式会社 半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394459A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0399456A (ja) * 1989-09-06 1991-04-24 Motorola Inc 半導体装置およびその製造方法
JPH03240260A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH062710U (ja) * 1992-06-10 1994-01-14 金星エレクトロン株式会社 半導体パッケージ

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0923120A4 (en) * 1997-04-03 2001-09-12 Shinko Electric Ind Co METHOD FOR PRODUCING A SEMICONDUCTOR
EP0883171A1 (fr) * 1997-06-03 1998-12-09 STMicroelectronics S.A. Procédé de fabrication de boítiers semi-conducteurs comprenant un circuit intégré
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
KR100689726B1 (ko) * 1998-05-12 2007-03-08 미쓰비시덴키 가부시키가이샤 반도체 장치
US6081978A (en) * 1999-03-31 2000-07-04 Matsushita Electronics Corporation Resin-encapsulated semiconductor device producing apparatus and method
US7276793B2 (en) 2000-01-31 2007-10-02 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2001332648A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2001345415A (ja) * 2000-06-01 2001-12-14 Nitto Denko Corp リードフレーム積層物および半導体部品の製造方法
JP4619486B2 (ja) * 2000-06-01 2011-01-26 日東電工株式会社 リードフレーム積層物および半導体部品の製造方法
WO2001093328A3 (en) * 2000-06-01 2002-04-25 Nitto Denko Corp Lead frame laminate and method for manufacturing semiconductor parts
WO2002001634A3 (de) * 2000-06-27 2002-06-20 Infineon Technologies Ag Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
US6969905B2 (en) 2000-06-27 2005-11-29 Infineon Technologies Ag Leadframe for semiconductor chips and electronic devices and production methods for a leadframe and for electronic devices
WO2002001634A2 (de) * 2000-06-27 2002-01-03 Infineon Technologies Ag Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
EP1191590A3 (en) * 2000-09-20 2004-04-14 SANYO ELECTRIC Co., Ltd. Semiconductor device and semiconductor module
JP2002110884A (ja) * 2000-10-02 2002-04-12 Nitto Denko Corp リードフレーム積層物
WO2002031881A1 (en) * 2000-10-13 2002-04-18 Tyco Electronics Amp Gmbh Electronic unit and process for the production thereof
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
JP2002222906A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003046053A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003100988A (ja) * 2001-09-25 2003-04-04 Hitachi Ltd 半導体装置およびその製造方法
JP2003155591A (ja) * 2001-11-15 2003-05-30 Sanyo Electric Co Ltd 板状体の製造方法およびそれを用いた回路装置の製造方法
US6809409B2 (en) 2001-12-27 2004-10-26 Mitsui High-Tec, Inc. Lead frame and semiconductor device made using the lead frame
JP2005033043A (ja) * 2003-07-08 2005-02-03 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2008509541A (ja) * 2004-05-11 2008-03-27 ジーイーエム サービシズ インコーポレーティッド 化学的に向上させたパッケージシンギュレーション法
JP4643464B2 (ja) * 2006-02-13 2011-03-02 株式会社ディスコ パッケージ基板の分割方法および分割装置
JP2007242643A (ja) * 2006-02-13 2007-09-20 Disco Abrasive Syst Ltd パッケージ基板の分割方法および分割装置
US8119502B2 (en) 2006-07-10 2012-02-21 Schott Ag Method for packaging components
WO2008006418A1 (de) * 2006-07-10 2008-01-17 Schott Ag Verfahren zur verpackung von bauelementen
JP2008072010A (ja) * 2006-09-15 2008-03-27 Nitto Denko Corp 片面封止型光半導体装置の製造方法およびそれにより得られる片面封止型光半導体装置
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2008218469A (ja) * 2007-02-28 2008-09-18 Rohm Co Ltd 半導体装置の製造方法
JP2008306228A (ja) * 2008-09-26 2008-12-18 Seiko Epson Corp 半導体装置の製造方法
JP2009065201A (ja) * 2008-11-20 2009-03-26 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009049435A (ja) * 2008-11-20 2009-03-05 Sanyo Electric Co Ltd 半導体装置
JP2010004080A (ja) * 2009-10-05 2010-01-07 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2011124283A (ja) * 2009-12-08 2011-06-23 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ
JP2011124284A (ja) * 2009-12-08 2011-06-23 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ
JP2011192820A (ja) * 2010-03-15 2011-09-29 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ
JP2010212715A (ja) * 2010-04-28 2010-09-24 Nitto Denko Corp リードフレーム積層物および半導体装置の製造方法
JP2013065879A (ja) * 2012-11-26 2013-04-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2014175388A (ja) * 2013-03-07 2014-09-22 Dainippon Printing Co Ltd 保護部材付きリードフレームの多面付け体、保護部材及び樹脂付きリードフレームの多面付け体、保護部材付き半導体装置の多面付け体
JP2014160855A (ja) * 2014-04-22 2014-09-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3304705B2 (ja) 2002-07-22

Similar Documents

Publication Publication Date Title
JP3304705B2 (ja) チップキャリアの製造方法
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US6746897B2 (en) Fabrication process of semiconductor package and semiconductor package
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
JPH10261753A (ja) 樹脂封止型半導体装置
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP3942457B2 (ja) 電子部品の製造方法
KR20030076199A (ko) 반도체 장치 및 그 제조 방법
JP2003155591A (ja) 板状体の製造方法およびそれを用いた回路装置の製造方法
JP4159348B2 (ja) 回路装置の製造方法
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2006196922A (ja) 半導体装置、その製造方法、及び電着フレーム
US20080105960A1 (en) Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package
JP2000196153A (ja) チップ電子部品およびその製造方法
JP2000150702A (ja) 半導体装置の製造方法
JPH09312355A (ja) 半導体装置とその製造方法
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
JPH1126648A (ja) 半導体装置およびそのリードフレーム
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JPH0793402B2 (ja) 半導体装置
JPH09307019A (ja) 半導体パッケージの製造方法及び半導体パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140510

Year of fee payment: 12

EXPY Cancellation because of completion of term