[go: up one dir, main page]

JP2001345415A - リードフレーム積層物および半導体部品の製造方法 - Google Patents

リードフレーム積層物および半導体部品の製造方法

Info

Publication number
JP2001345415A
JP2001345415A JP2000164411A JP2000164411A JP2001345415A JP 2001345415 A JP2001345415 A JP 2001345415A JP 2000164411 A JP2000164411 A JP 2000164411A JP 2000164411 A JP2000164411 A JP 2000164411A JP 2001345415 A JP2001345415 A JP 2001345415A
Authority
JP
Japan
Prior art keywords
lead frame
adhesive layer
antioxidant
silicone
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000164411A
Other languages
English (en)
Other versions
JP4619486B2 (ja
Inventor
Yoshihisa Furuta
喜久 古田
Norikane Nahata
憲兼 名畑
Hitoshi Takano
均 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000164411A priority Critical patent/JP4619486B2/ja
Priority to KR1020027001412A priority patent/KR20020021171A/ko
Priority to US10/048,592 priority patent/US20020136872A1/en
Priority to EP01934430A priority patent/EP1218939A2/en
Priority to PCT/JP2001/004563 priority patent/WO2001093328A2/en
Priority to TW090113181A priority patent/TW486768B/zh
Publication of JP2001345415A publication Critical patent/JP2001345415A/ja
Application granted granted Critical
Publication of JP4619486B2 publication Critical patent/JP4619486B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24843—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] with heat sealable or heat releasable adhesive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Laminated Bodies (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 雰囲気ガスを調整しなくても、加熱によるリ
ードフレームの酸化を抑制して、シリコーン付着量を少
なくし、その除去を不要にすることができるリードフレ
ーム積層物、半導体部品の製造方法、並びにリードフレ
ーム用粘着テープを提供する。 【解決手段】 半導体部品の製造に使用され、開口に配
列した端子部２１ｂが銅製であるリードフレーム２１
と、そのリードフレーム２１の開口及び端子部２１ｂを
少なくとも覆う基材フィルム層１０とを、粘着層１１を
介して積層してあるリードフレーム積層物であって、前
記粘着層１１は、シリコーン系バインダー及び酸化防止
剤を含有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体部品の製造
に使用され、開口に配列した端子部が銅製であるリード
フレームを、基材フィルム層と積層したリードフレーム
積層物、それを使用する半導体部品の製造方法、並びに
リードフレーム積層物を製造するためのリードフレーム
用粘着テープに関する。
【０００２】
【従来の技術】近年、ＬＳＩの実装技術においてＣＳＰ
(Ｃｈｉｐ Ｓｃａｌｅ／ＳｉｚｅＰａｃｋａｇｅ) 技
術が注目されている。この技術の内、ＱＦＮ (Ｑｕａｄ
Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ)
、ＳＯＮ (Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌ
ｅａｄｅｄ ｐａｃｋａｇｅ) に代表されるリード端子
がパッケージ内部に取りこまれた形態のパッケージにつ
いては、端子が封止樹脂面より露出した形状となる。
【０００３】このようなＣＳＰの一般的な製造方法は、
図４（イ）〜（ハ）に示すように、半導体チップ２の電
極とリードフレーム２１のリード端子２１ｂとの間をワ
イヤ２３でボンディングしたものを、下金型３のキャビ
ティ３１内に配置し、離型フィルム１を介在させて又は
介在させずに（図示した例は介在させる場合）上金型４
で型閉し、トランスファー成形によりキャビティ３１内
に樹脂５を注入・硬化させ、次いで型開した後、リード
端子２１ｂを残してリードフレーム２１をトリミングに
よりカットしている。
【０００４】その際、通常、銅製のリードフレームを用
いて、離型フィルム１を介在させずに樹脂成型を行い、
その後、樹脂成型時のフラッシュや端子部に付着したダ
ストをデフラッシュした後、端子部にはんだメッキして
いた。つまり、リードフレーム単体を用いて製造を行う
場合、成型時に封止樹脂がリードフレーム裏面への回り
込むフラッシュが発生し、実装時の端子部を覆ってしま
うため、デフラッシュ工程を新たに設け、端子部を露出
させる必要があった。その結果、工程が増えてしまい、
コスト高や製造納期が長期化するなどの弊害があった。
【０００５】また、離型フィルムを介在させる場合、端
子部を露出させる効果が幾分得られるものの、端子部へ
のフラッシュを完全に防止することは困難であった。
【０００６】一方、半導体装置の製造方法として、デバ
イスホールを有する基板の裏面に粘着テープを貼着して
デバイスホールを塞ぎ、次いでデバイスを接続し、さら
に樹脂封止を行なった後、前記粘着テープを剥離するこ
とにより裏面が樹脂で汚損されるのを防止する方法が公
知である（特開昭６０−２２４２３８号公報）。
【０００７】
【発明が解決しようとする課題】しかしながら、本発明
者らが、上記のように粘着テープを銅製のリードフレー
ムに使用することを試みたところ、加熱に耐えうるシリ
コーン系粘着テ−プにより樹脂漏れは防げるものの、加
熱により銅製のリードフレームが酸化することが判明し
た。更に、この酸化によって、粘着テープの剥離時にリ
ードフレームヘのシリコーン付着量が増加し、このまま
でははんだメッキが均一に行えないため、はんだメッキ
の前にシリコーン除去作業を行う必要があった。なお、
リードフレームが酸化しない加熱条件で製造を行おうと
すると、短時間しか加熱できず、製造条件が著しい制約
を受けることになる。
【０００８】一方、酸化を防止すべく窒素ガス中で加熱
する方法についても検討したが、シリコーン付着量は低
減できるものの、加熱部分の密閉や窒素ガス置換などに
要する時間、コスト、及び作業性を考慮すると、実用的
なものとは言えなかった。
【０００９】そこで、本発明の目的は、雰囲気ガスを調
整しなくても、加熱によるリードフレームの酸化を抑制
して、シリコーン付着量を少なくし、その除去を不要に
することができるリードフレーム積層物、半導体部品の
製造方法、並びにリードフレーム用粘着テープを提供す
ることにある。
【００１０】
【課題を解決するための手段】本発明者らは、上記目的
を達成すべく、リードフレームの酸化防止方法について
鋭意研究したところ、酸化防止剤を含有する粘着層を介
して、端子部を覆う基材フィルム層を積層することによ
り、上記目的が達成できることを見出し、本発明を完成
するに至った。
【００１１】即ち、本発明のリードフレーム積層物は、
半導体部品の製造に使用され、開口に配列した端子部が
銅製であるリードフレームと、そのリードフレームの開
口及び端子部を少なくとも覆う基材フィルム層とを、粘
着層を介して積層してあるリードフレーム積層物であっ
て、前記粘着層は、シリコーン系バインダー及び酸化防
止剤を含有することを特徴とする。
【００１２】上記において、前記粘着層は、前記シリコ
ーン系バインダー１００重量部に対して、前記酸化防止
剤を０．５〜３０重量部含有することが好ましい。
【００１３】また、前記粘着層は、前記リードフレーム
との界面近傍に、前記酸化防止剤が偏在するものである
好ましい。
【００１４】また、前記酸化防止剤は、完全に相溶せず
に前記シリコーン系バインダー中に分散していることが
好ましい。
【００１５】一方、本発明の半導体部品の製造方法は、
開口に配列した端子部が銅製であるリードフレームを使
用して、その端子部に半導体チップを接続した状態で樹
脂封止を行う成型工程と、前記端子部にはんだをメッキ
するメッキ工程を有する半導体部品の製造方法におい
て、上記いずれかに記載のリードフレーム積層物を使用
して前記成型工程を行った後に、前記メッキ工程を行う
前に、前記基材フィルム層を前記粘着層と共に剥離する
ことを特徴とする。
【００１６】他方、本発明のリードフレーム用粘着テー
プは、上記いずれかに記載のリードフレーム積層物を製
造するために使用され、前記基材フィルム層と前記粘着
層とを備えるものである。
【００１７】［作用効果］本発明のリードフレーム積層
物によると、実施例の結果が示すように、酸化防止剤を
含有する粘着層が端子部を覆うため、空気中で加熱して
も酸化がすすむことを遅らせ、その結果シリコーン付着
量を減少させ、容易にはんだメッキができるようにな
る。また、粘着層のシリコーン系バインダーは、半導体
製造工程で加熱される２００℃程度・数時間の工程で
は、大きく劣化するようなことはなく、粘着層にて封止
樹脂のフラッシュを防止することができる。更に、粘着
層を介して開口及び端子部を少なくとも覆う基材フィル
ム層を積層することにより、金型の離型効果なども得ら
れるようになる。
【００１８】前記粘着層は、前記シリコーン系バインダ
ー１００重量部に対して、前記酸化防止剤を０．５〜３
０重量部含有する場合、酸化防止効果がより高まると共
に、粘着層の粘着性をより良好にすることができる。
【００１９】また、前記粘着層は、前記リードフレーム
との界面近傍に、前記酸化防止剤が偏在する場合、より
効果的に酸化防止剤の効果が発揮され、少ない酸化防止
剤量で済むようになる。なお、シリコーン系バインダー
自体は、酸化防止剤の必要性が低いものである。
【００２０】一方、本発明の半導体部品の製造方法によ
ると、本発明のリードフレーム積層物を使用して成型工
程を行うため、上記の如き作用効果により、雰囲気ガス
を調整しなくても、加熱によるリードフレームの酸化を
抑制して、シリコーン付着量を少なくし、その除去を不
要にすることができるようになる。また、リードフレー
ム積層物を貼着した状態でＰＭＣ（ポストモールドキュ
ア）工程を行うなどして、メッキ工程を行う直前に剥離
することにより、ダストの端子付着を好適に防ぐことが
できる。
【００２１】他方、本発明のリードフレーム用粘着テー
プによると、上記の如き作用効果を奏するリードフレー
ム積層物を、リードフレームに貼着するだけで容易に得
ることができる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【００２３】図１は本発明に用いられるリードフレーム
の例を示すものであり、（イ）は全体を示す斜視図、
（ロ）はその１ユニット分を示す平面図である。リード
フレーム２１は、図１に示すように、半導体チップ２を
配置して接続を行うための開口２１ａを有しており、そ
の開口２１ａには複数の端子部２１ｂを配列している。
本発明では少なくとも端子部２１ｂが銅製であればよい
が、リードフレーム２１全体が銅製であってもよい。
【００２４】本発明において、半導体チップ２は端子部
２１ｂにワイヤボンディング等によって電気的に接続さ
れるが、リードフレーム積層物とした状態で半導体チッ
プ２を接続してもよく、また積層物とする前に接続を行
ってもよい。従って、本発明のリードフレーム積層物
は、予め半導体チップ２を接続してあるものも包含され
る。
【００２５】端子部２１ｂの形状や配列は何れでもよ
く、長方形に限らず、パターン化した形状や円形部を有
する形状等でもよく、また、開口２１ａの全周に配列さ
れたものに限らず、開口２１ａの全面や対向する２辺に
配列したもの等でもよい。
【００２６】本発明のリードフレーム積層物は、図１
（ロ）のＩ−Ｉ断面図である図２に示すように、上記の
ようなリードフレーム２１と、その開口２１ａ及び端子
部２１ｂを少なくとも覆う基材フィルム層１０とを粘着
層１１を介して積層してある。つまり、リードフレーム
２１に接する形で粘着層１１が存在し、更に、粘着層１
１のリードフレーム２１に接触する反対面には、金型等
に貼りついてしまうことを防止する為に基材フィルム１
０が積層されている。
【００２７】本発明は、上記のようなリードフレーム積
層物において、粘着層１１がシリコーン系バインダー及
び酸化防止剤を含有することを特徴とする。酸化防止剤
としては、例えばヒンダートフェノール系酸化防止剤、
燐系酸化防止剤、ラクトン系酸化防止剤等が挙げられ、
これらは単体または組み合わせて使用できる。
【００２８】これら酸化防止剤は、シリコーン系バイン
ダーに対して、相溶性が悪い場合が多い。例えばヒンダ
ートフェノール系の中のペンタエリスリチル−テトラキ
ス［３−（３，５−ジ−ｔ−ブチル−４−ヒドロキシフ
ェニル）プロピオネート］（商品名ＩＲＧＡＮＯＸ１０
１０）の場合、少量配合しただけで、粘着層は白濁して
しまい、通常の粘着層と考えると好ましいものではない
が、本発明においては、リードフレームの酸化が防げれ
ば良いため、特に問題は発生しないばかりか、酸化防止
剤の選定の自由度が広がる。そればかりか、フィラーを
入れた効果を期待でき、酸化防止剤の配合部数により、
接着性を調整することができる。
【００２９】粘着層１１は、シリコーン系バインダー１
００重量部に対して、酸化防止剤を０．５〜３０重量部
含有することが好ましく、１〜１５重量部含有すること
が更に好ましい。３０重量部を超えると、粘着層１１の
除去時に酸化防止剤がリードフレーム２１に残り、汚染
したり貼りつき難くなる傾向がある。また、０．５重量
部未満では、酸化防止効果が不十分になる傾向がある。
ここで言う重量部は酸化防止剤の存在部分の割合であ
り、酸化防止剤が存在しない部分を必ずしも含めなくて
よい。
【００３０】そして、粘着層１１は、リードフレーム２
１との界面近傍に酸化防止剤が偏在するものでもよく、
酸化防止剤を含有する粘着層と酸化防止剤の無い粘着層
とが積層されたものでも同様な効果が発揮される。ま
た、酸化防止剤は、完全に相溶せずにシリコーン系バイ
ンダー中に分散していてもよく、ブリード等が生じたも
のでもよい。
【００３１】シリコーン系バインダーとしては、シリコ
ーン系粘着剤に使用されるものが何れも使用でき、各種
のものが市販されている。また、シリコーン系バインダ
ーには、架橋剤や触媒を添加して常温や加熱下などで架
橋させるものが存在するが、その場合、必要な成分を添
加して、適宜処理すればよい。また、接着性を調整する
ために、カーボニッケル等のフィラー類等を添加しても
よい。
【００３２】基材フィルム１０は、粘着層１１の金型な
どへの貼りつき防止のマスク材として使用される。従っ
て、基材フィルム１０の材質としては、粘着層１１が基
材フィルム１０の裏面側へ移行しにくいもの（例えば無
孔フィルム）で、かつ加熱時に溶融しにくいようにある
程度の耐熱性を有するものが好ましい。また、基材フィ
ルム１０を剥離・除去することを考えると、破れ・切れ
の発生し難いものが望ましい。
【００３３】例えば、目止めしたガラスクロス、ポリエ
チレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）、
ポリフェニレンスルフィド（ＰＰＳ）、ポリテトラフル
オロエチレン（ＰＴＦＥ）、エチレン／テトラフルオロ
エチレン共重合体（ＥＴＦＥ）等の樹脂、各種金属箔類
（例えばＳＵＳ、アルミ、銅等）等が挙げられる。中で
も耐熱性に優れたＰＩフィルムがより望ましい。
【００３４】本発明において、基材フィルム１０の厚み
は１０〜２５０μｍ、粘着層１１の厚みは１〜７５μｍ
が好ましい。
【００３５】本発明のリードフレーム積層物を作製する
為には、基材フィルム１０上に粘着層１１を形成したテ
ープ状、シート状のものを予め作製しておくことによ
り、リードフレーム２１の各種形状に関わらず、貼り合
わせるだけで短時間で容易に積層物を得ることができ
る。つまり、基材フィルム層１０と粘着層１１とを備え
る本発明のリードフレーム用粘着テープを好適に使用で
きる。
【００３６】更にリードフレーム２１上に粘着層１１を
塗布・形成すると、封止樹脂で成型する際、逆方向、つ
まり、ＩＣチップを乗せる面側に、粘着層１１がはみ出
てしまい、汚染の原因となる。また、リードフレーム２
１のパターンにあわせて、マスク材を用意しなくてはな
らず、汎用性にかけたり、厚みが均一とならずに樹脂封
止時に金型と隙間が生じ、フラッシュの原因となる。加
えてリードフレーム２１上のみでは、封止樹脂が端子部
２１ｂよりも盛り上がってしまい、端子部２１ｂを基板
上に乗せるタイプの場合は実装できなくなってしまう。
【００３７】更に、基材フィルム１０に粘着層１１を塗
布・形成することにより、二者の密着性が上がり、半導
体部品製造後の、粘着層１１の剥離・除去がより確実と
なる。なお、基材フィルム１０と粘着層１１の密着性を
上げる為に、プライマー層などを設けてもよい。
【００３８】また剥離時にリードフレーム２１と粘着層
１１の界面の接着性の高いものは、除去時に成型した半
導体部品を変形しやすく、半導体部品の不良の原因とな
る。これを防止する為、２００℃で１時間加熱後に、粘
着層１１がＳＵＳ又は銅に対して、４Ｎ／２０ｍｍ以下
の接着力（ＪＩＳ Ｃ２１０４に準拠）を有するのが好
ましい。
【００３９】一方、本発明の半導体部品の製造方法は、
開口に配列した端子部が銅製であるリードフレームを使
用して、その端子部に半導体チップを接続した状態で樹
脂封止を行う成型工程（図３参照）と、前記端子部には
んだをメッキするメッキ工程を有する半導体部品の製造
方法において、本発明のリードフレーム積層物を使用し
て前記成型工程を行った後に、前記メッキ工程を行う前
に、基材フィルム層１０を粘着層１１と共に剥離するこ
とを特徴とする。
【００４０】例えば、予め基材フィルム層１０と粘着層
１１からなる粘着テープを、半導体チップ２の電極と端
子部２１ｂとの間をワイヤ２３でボンディングしたリー
ドフレーム２１に貼着して積層物を得る。この積層物を
使用して、図３（イ）〜（ハ）に示すように、半導体チ
ップ２が下金型３のキャビティ３１内に位置するように
配置し、上金型４で型閉し、トランスファー成形により
キャビティ３１内に樹脂５を注入・硬化させ、次いで型
開する。必要に応じて、粘着テープを貼着した状態で加
熱装置内でＰＭＣ（ポストモールドキュア）工程を行
う。粘着テープを剥離除去した後、端子部２１ｂにはん
だをメッキするメッキ工程を行う。その後又はそれまで
の適当な時期に、端子部２１ｂを残してリードフレーム
２１をトリミングによりカットする。
【００４１】
【実施例】以下、本発明の構成と効果を具体的に示す実
施例等について説明する。
【００４２】（実施例１）粘着層のシリコーン系バイン
ダーとしてＳＤ−４５８７ Ｌ １００重量部、触媒Ｓ
ＲＸ−２１２（東レダウコーニング製）０．６重量部、
ヒンダートフェノール系酸化防止剤（イルガノックス１
０１０）１重量部を混合して均一に塗布することによ
り、厚さ３０μｍの粘着層を基材フィルムであるポリイ
ミドフィルム（カプトン１００Ｈ、厚さ２５μｍ）上に
形成し、これを銅製のリードフレームに貼合せリードフ
レーム積層物を得た。
【００４３】このリードフレーム積層物を用いてｌ７５
℃×９０秒でリードフレーム上に樹脂成型を行ない、樹
脂バリ（フラッシュ）の発生を確認した。その後、基材
フィルムを粘着層と共に剥離し、リードフレームの変形
を確認した。また、積層物を１７５℃で７時間空気中で
加熱し、その後、基材フィルムを粘着層と共に剥離し、
リードフレーム上のＳｉ量（単位：ｇ／ｍ2 ＣＰＳ量を
粘着剤標準で換算）を蛍光Ｘ線分析により確認した。
【００４４】（実施例２）実施例１において、ヒンダー
トフエノール系酸化防止剤（イルガノックス１０１０）
の量を５重量部にした以外は実施例１と同様にして、リ
ードフレーム積層物を得た後、同様にして各評価を行っ
た。
【００４５】（実施例３）実施例１において、ヒンダー
トフエノール系酸化防止剤（イルガノックス１０１０）
の量を１０重量部にした以外は実施例１と同様にして、
リードフレーム積層物を得た後、同様にして各評価を行
った。
【００４６】（実施例４）実施例１において、ヒンダー
トフエノール系酸化防止剤としてイルガノックス１３３
０を使用した以外は実施例１と同様にして、リードフレ
ーム積層物を得た後、同様にして各評価を行った。
【００４７】（実施例５）実施例１において、ヒンダー
トフエノール系酸化防止剤としてイルガノックス１３３
１を使用した以外は実施例１と同様にして、リードフレ
ーム積層物を得た後、同様にして各評価を行った。
【００４８】（比較例ｌ）実施例１において、リードフ
レーム積層物の代わりに銅製のリードフレームをそのま
ま使用した以外は実施例１と同様にして各評価を行っ
た。
【００４９】（比較例２）実施例１において、酸化防止
剤を使用しないこと以外は実施例１と同様にして、リー
ドフレーム積層物を得た後、同様にして各評価を行っ
た。
【００５０】（比較例３）比較例２において、空気中で
の１７５℃×７時間の加熱の代わりに窒素ガス置換中で
加熱した以外は比較例２と同様にして、リードフレーム
積層物を得た後、同様にして各評価を行った。
【００５１】（比較例４）比較例２において、リードフ
レームをＮｉ／Ｐｄ／Ａｕに変更した以外は比較例２と
同様にして、リードフレーム積層物を得た後、同様にし
て各評価を行った。
【００５２】（参考例１）実施例１において、ヒンダー
トフエノール系酸化防止剤（イルガノックス１０１０）
の量を５０重量部にした以外は実施例１と同様にして、
リードフレーム積層物を得た後、同様にして各評価を行
った。
【００５３】
【表１】 注１：接着性がほとんど無く、貼合せが困難であった。
【００５４】表１の結果が示すように、酸化防止剤を含
む粘着層を積層したリードフレーム積層物にすることに
より、空気中で酸化防止剤無しの場合に比べて、Ｓｉ付
着量を１／１００〜１／１０に減少でき、酸化しない窒
素ガス中や、Ｎｉ／Ｐｄ／Ａｕリードフレーム（酸化し
ない）と同等の成型品を得ることができ、且つフラッシ
ュも止まっていることが明らかである。
【００５５】たとえば、この事実より、樹脂成型工程だ
けでなく、通常５〜７時間程度１７５℃で加温されるＰ
ＭＣ（ポストモールドキュア）工程までも、シリコーン
付着量が少なく積層物の形状で加熱でき、ダストの端子
付着を防ぐことができる。
【図面の簡単な説明】
【図１】本発明に用いるリードフレームの一例を示す図
【図２】図１（ロ）のＩ−Ｉ断面を示す断面図
【図３】本発明の樹脂成型工程の例を示す工程図
【図４】従来の樹脂成型工程の例を示す工程図
【符号の説明】
２ 半導体チップ ３ 金型（下型） ４ 金型（上型） ５ 封止樹脂 １０ 基材フィルム層 １１ 粘着層 ２１ リードフレーム ２１ａ 開口 ２１ｂ 端子部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 均 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 4J004 AA11 AA17 AB01 CA04 CA05 CA06 CA07 CC02 FA05 5F061 AA01 BA01 CA21 CB13 DD13 EA03 EA13 5F067 AA09 AB04 BC13 CC03 CC05 CC08 DA05 DA07 DE19 EA04

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体部品の製造に使用され、開口に配
    列した端子部が銅製であるリードフレームと、そのリー
    ドフレームの開口及び端子部を少なくとも覆う基材フィ
    ルム層とを、粘着層を介して積層してあるリードフレー
    ム積層物であって、 前記粘着層は、シリコーン系バインダー及び酸化防止剤
    を含有するリードフレーム積層物。
  2. 【請求項２】 前記粘着層は、前記シリコーン系バイン
    ダー１００重量部に対して、前記酸化防止剤を０．５〜
    ３０重量部含有する請求項１記載のリードフレーム積層
    物。
  3. 【請求項３】 前記粘着層は、前記リードフレームとの
    界面近傍に、前記酸化防止剤が偏在するものである請求
    項１又は２に記載のリードフレーム積層物。
  4. 【請求項４】 開口に配列した端子部が銅製であるリー
    ドフレームを使用して、その端子部に半導体チップを接
    続した状態で樹脂封止を行う成型工程と、前記端子部に
    はんだをメッキするメッキ工程を有する半導体部品の製
    造方法において、 請求項１〜３いずれかに記載のリードフレーム積層物を
    使用して前記成型工程を行った後に、前記メッキ工程を
    行う前に、前記基材フィルム層を前記粘着層と共に剥離
    することを特徴とする半導体部品の製造方法。
  5. 【請求項５】 請求項１〜３いずれかに記載のリードフ
    レーム積層物を製造するために使用され、前記基材フィ
    ルム層と前記粘着層とを備えるリードフレーム用粘着テ
    ープ。
JP2000164411A 2000-06-01 2000-06-01 リードフレーム積層物および半導体部品の製造方法 Expired - Fee Related JP4619486B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000164411A JP4619486B2 (ja) 2000-06-01 2000-06-01 リードフレーム積層物および半導体部品の製造方法
KR1020027001412A KR20020021171A (ko) 2000-06-01 2001-05-30 리드 프레임 적층물 및 반도체 부품의 제조 방법
US10/048,592 US20020136872A1 (en) 2000-06-01 2001-05-30 Lead frame laminate and method for manufacturing semiconductor parts
EP01934430A EP1218939A2 (en) 2000-06-01 2001-05-30 Lead frame laminate and method for manufacturing semiconductor parts
PCT/JP2001/004563 WO2001093328A2 (en) 2000-06-01 2001-05-30 Lead frame laminate and method for manufacturing semiconductor parts
TW090113181A TW486768B (en) 2000-06-01 2001-05-31 Lead frame laminate and method for manufacturing semiconductor parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000164411A JP4619486B2 (ja) 2000-06-01 2000-06-01 リードフレーム積層物および半導体部品の製造方法

Publications (2)

Publication Number Publication Date
JP2001345415A true JP2001345415A (ja) 2001-12-14
JP4619486B2 JP4619486B2 (ja) 2011-01-26

Family

ID=18668033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000164411A Expired - Fee Related JP4619486B2 (ja) 2000-06-01 2000-06-01 リードフレーム積層物および半導体部品の製造方法

Country Status (6)

Country Link
US (1) US20020136872A1 (ja)
EP (1) EP1218939A2 (ja)
JP (1) JP4619486B2 (ja)
KR (1) KR20020021171A (ja)
TW (1) TW486768B (ja)
WO (1) WO2001093328A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003096429A (ja) * 2001-09-25 2003-04-03 Shin Etsu Chem Co Ltd シリコーン粘着剤組成物及び粘着テープ
JP2004190013A (ja) * 2002-11-28 2004-07-08 Shin Etsu Chem Co Ltd シリコーン粘着剤組成物及び粘着テープ
US6768186B2 (en) * 2002-10-15 2004-07-27 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
WO2007052476A1 (ja) * 2005-11-02 2007-05-10 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
US7329464B2 (en) 2002-11-28 2008-02-12 Shin-Etsu Chemical Co., Ltd. Silicone adhesive composition and an adhesive tape thereof
JP2011198910A (ja) * 2010-03-18 2011-10-06 Panasonic Corp 絶縁放熱基板およびその製造方法
US10072189B2 (en) 2014-03-28 2018-09-11 Shin-Etsu Chemical Co., Ltd. Silicone adhesive composition, a method for the preparation thereof and an adhesive film
WO2023204091A1 (ja) * 2022-04-18 2023-10-26 フジコピアン株式会社 耐熱性粘着フィルム

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633849B1 (ko) * 2002-04-03 2006-10-13 가부시키가이샤 도모에가와 세이시쇼 반도체 장치 제조용 접착 시트
US7064419B1 (en) * 2004-06-18 2006-06-20 National Semiconductor Corporation Die attach region for use in a micro-array integrated circuit package
US7259460B1 (en) 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
US7087986B1 (en) 2004-06-18 2006-08-08 National Semiconductor Corporation Solder pad configuration for use in a micro-array integrated circuit package
JP2006213810A (ja) * 2005-02-03 2006-08-17 Shin Etsu Chem Co Ltd 粘着剤用シリコーン組成物及び該組成物から得られる粘着テープ
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
EP2137763A2 (en) * 2007-04-10 2009-12-30 Nxp B.V. Package, method of manufacturing a package and frame
FR2977076A1 (fr) * 2011-06-21 2012-12-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
EP2636712A1 (en) * 2012-03-07 2013-09-11 Nitto Denko Corporation Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55131075A (en) * 1979-03-31 1980-10-11 Nitto Electric Ind Co Ltd Adhesive tape
JPH08203944A (ja) * 1995-01-24 1996-08-09 Nitto Denko Corp 半導体パッケージの製造方法
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH09268275A (ja) * 1996-03-30 1997-10-14 Nichiban Co Ltd 粘着剤組成物
JPH11222581A (ja) * 1998-02-06 1999-08-17 Nitto Denko Corp 粘着テープ
JP2961529B2 (ja) * 1997-02-14 1999-10-12 エルジー セミコン カンパニー リミテッド 半導体パッケージの製造方法
JPH11354556A (ja) * 1998-06-12 1999-12-24 Lintec Corp 樹脂封止チップ体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3670691A (en) * 1970-04-10 1972-06-20 Isabel H Anderson Bookmarks
US4934304A (en) * 1989-03-31 1990-06-19 Rosen Jan A Novelty clip
US6126772A (en) * 1995-06-15 2000-10-03 Nitto Denko Corporation Method for resist removal, and adhesive or adhesive sheet for use in the same
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
US6123799A (en) * 1996-12-04 2000-09-26 Nitto Denko Corporation Thermally conductive pressure-sensitive adhesive, adhesive sheet containing the same, and method for fixing electronic part to heat-radiating member with the same
JP3669609B2 (ja) * 1997-06-26 2005-07-13 日東電工株式会社 塗膜保護用シート
US6165613A (en) * 1999-03-09 2000-12-26 National Starch And Chemical Investment Holding Corporation Adhesive paste for semiconductors
JP2000336328A (ja) * 1999-05-28 2000-12-05 Yazaki Corp ポリオレフィン系難燃性粘着テープ
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55131075A (en) * 1979-03-31 1980-10-11 Nitto Electric Ind Co Ltd Adhesive tape
JPH08203944A (ja) * 1995-01-24 1996-08-09 Nitto Denko Corp 半導体パッケージの製造方法
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH09268275A (ja) * 1996-03-30 1997-10-14 Nichiban Co Ltd 粘着剤組成物
JP2961529B2 (ja) * 1997-02-14 1999-10-12 エルジー セミコン カンパニー リミテッド 半導体パッケージの製造方法
JPH11222581A (ja) * 1998-02-06 1999-08-17 Nitto Denko Corp 粘着テープ
JPH11354556A (ja) * 1998-06-12 1999-12-24 Lintec Corp 樹脂封止チップ体の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003096429A (ja) * 2001-09-25 2003-04-03 Shin Etsu Chem Co Ltd シリコーン粘着剤組成物及び粘着テープ
US6768186B2 (en) * 2002-10-15 2004-07-27 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
JP2004190013A (ja) * 2002-11-28 2004-07-08 Shin Etsu Chem Co Ltd シリコーン粘着剤組成物及び粘着テープ
US7329464B2 (en) 2002-11-28 2008-02-12 Shin-Etsu Chemical Co., Ltd. Silicone adhesive composition and an adhesive tape thereof
US7476446B2 (en) 2002-11-28 2009-01-13 Shin-Etsu Chemical Co., Ltd. Silicone adhesive composition and an adhesive tape thereof
WO2007052476A1 (ja) * 2005-11-02 2007-05-10 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
US7910406B2 (en) 2005-11-02 2011-03-22 Panasonic Corporation Electronic circuit device and method for manufacturing same
JP2011198910A (ja) * 2010-03-18 2011-10-06 Panasonic Corp 絶縁放熱基板およびその製造方法
US10072189B2 (en) 2014-03-28 2018-09-11 Shin-Etsu Chemical Co., Ltd. Silicone adhesive composition, a method for the preparation thereof and an adhesive film
WO2023204091A1 (ja) * 2022-04-18 2023-10-26 フジコピアン株式会社 耐熱性粘着フィルム

Also Published As

Publication number Publication date
US20020136872A1 (en) 2002-09-26
WO2001093328A3 (en) 2002-04-25
KR20020021171A (ko) 2002-03-18
WO2001093328A2 (en) 2001-12-06
TW486768B (en) 2002-05-11
JP4619486B2 (ja) 2011-01-26
EP1218939A2 (en) 2002-07-03

Similar Documents

Publication Publication Date Title
JP2001345415A (ja) リードフレーム積層物および半導体部品の製造方法
TW201125083A (en) Adhesive tape for resin-encapsulating and method of manufacture of resin-encapsulated semiconductor device
TWI289155B (en) Adhesive sheet for producing semiconductor devices
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
US7132755B2 (en) Adhesive film for manufacturing semiconductor device
JP2005072343A (ja) 半導体装置製造用接着シート
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP4002736B2 (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP2004296549A (ja) 半導体装置製造用接着シート及びそれを用いた半導体装置並びに製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
CN103305138A (zh) 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法
JP4112293B2 (ja) 接着剤付き半導体ウエハの製造方法
US20130237017A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JPH0525439A (ja) ダイボンド用シート
JP2002110884A (ja) リードフレーム積層物
JP5275159B2 (ja) 半導体装置の製造方法
JP2002226795A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091111

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20161105

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees