JPH09503888A - 縁部接続可能な金属パッケージ - Google Patents
縁部接続可能な金属パッケージInfo
- Publication number
- JPH09503888A JPH09503888A JP7511803A JP51180394A JPH09503888A JP H09503888 A JPH09503888 A JP H09503888A JP 7511803 A JP7511803 A JP 7511803A JP 51180394 A JP51180394 A JP 51180394A JP H09503888 A JPH09503888 A JP H09503888A
- Authority
- JP
- Japan
- Prior art keywords
- package
- base member
- metal
- circuit
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
縁部で接続可能な電子パッケージ(90)が提供される。このパッケージ(90)は、誘電体層で少なくとも一部が被覆された金属ベース(92)を有している。リードフレームまたは回路トレースの形態の接続手段(96)は、封入された半導体装置(94)に電気的に接続される。この接続手段(96)の対向端部は、パッケージの周部に延在してソケットに接続されるか、または外部リードに鑞付けされる。
Description
【発明の詳細な説明】
縁部接続可能な金属パッケージ
本発明は、複数の集積回路装置を収容するための金属パッケージ(metal pack
ages)に関する。特に、本発明は、リードフレームに電気的に接続されかつパッ
ケージベース(package base)に熱的に接続された回路を有する、接着剤で封止
された(adhesively sedled)金属パッケージに関する。
接着剤で封止された金属パッケージは、Hascoeに対する米国特許第41058
61号、Buttに対する第4461924号およびMahulikar et alに対する第4
939316号に記載されている。このパッケージ(packages)は金属製のベー
ス(base)とカバー(cover)とを有する。リードフレームはベースとカバーと
の間に配置され、双方に接着されている。リードフレームは、集積回路装置を接
合された中央配置のダイ取付パドル(die attach paddle)を備えることができ
る。
クワドフラットパック(QFPs)等の成形プラスチックパッケージまたはセ
ラミックデュアルインラインパッケージ(CERDIPs)等のセラミックパッ
ケージを越える金属パッケージの1つの利点は、改善された熱伝導である。金属
パッケージは、装置の作動中に発生した熱を、プラスチックあるいはセラミック
パッケージよりも、より効率的に除去する。改善された放熱は、金属部材の改善
された熱伝導と、このパッケージの全面に沿って側方に放熱するこの部材の能力
とによるものである。改善された放熱は、プラスチックあるいはセラミックパッ
ケージよりも、より複雑で高パワーの集積回路装置を封入することを可能とする
。
集積回路装置が、より複雑になるため、外部回路および他の集積回路装置との
より多くの電気接続が必要となる。この装置を外部回路に電気的に接続するリー
ドフレームは、通常、約0.13mm〜約0.51mm(5〜20ミル)の厚さ
を有する銅をベースとした合金から製造される。スタンピング(stamping)およ
びエッチングの制約により、各リードの最小幅およびリード間の間隔は、リード
フレームの厚さにほぼ等しい。これにより、集積回路装置にアプローチ可能なリ
ードの数が制限される。
他の制限はリード長(lead length)である。集積回路装置がよりパワフルと
なり、より高速で作用するため、電気信号が1つの装置から次の装置に送られる
時間が電子装置(例えば、コンピュータ)の速度を制限する。信号装置が各電子
パッケージ内に封入されているときは、電子信号はこの装置からボンディングワ
イヤ(bond wire)を通り、リードフレームを通り、プリント基板上の回路トレ
ース(circuit trace)を通り、第2のリードフレームを通り、そして、第2の
ボンディングワイヤを通って、第2の別個に収容された装置に送られなければな
らない。
集積回路装置に対する接続密度を増大し、電気信号が装置から装置に送られる
のに要する時間を減少する1つの方法は、ハイブリッド回路である。ハイブリッ
ド回路は、誘電体基板に形成された導電性の回路トレース(circuit traces)を
有する。個々の集積回路装置は、複数の装置の全てを単一の基板上に配置できる
ように、回路トレースに電気的に接続される。ハイブリッド回路は、一般にマル
チチップモジュールと称される金属、プラスチックあるいはセラミックパッケー
ジ内に封入することができる。マルチチップモジュールの例およびその発達の説
明が、「Circuits Meet the Challenge of Size,Power and Flexibility」と題
するHodsonの論文が、1991年10月発行の「ELECTRONIC PACKAGING AND PRO
DUCTION」に記載されている。
マルチチップモジュールは、集積回路装置の密度の増大の問題に注目する。し
かし、典型的にはシリコンまたはアルミナである誘電体基板は、マルチチップモ
ジュールからの熱伝導に対して理想的なものではない。窒化アルミニウムが代わ
りに提案されており、より良好な伝熱をなすものの、この材料は、脆く、加工が
困難である。
出願人は、低コストで、高い熱伝導性のマルチチップモジュールは、金属基板
を用いることにより形成可能であると定めた。銅、アルミニウムあるいはその合
金が好ましい金属は、通常のシリコンおよびアルミナの基板よりも良好な熱伝導
性を有し、更に、回路を収容するために用いられることの多いコバール(Kovar
)よりも熱伝導性がよい。
したがって、本発明の目的は、高い熱伝導性を有するマルチチップモジュール
を提供することである。本発明の特徴は、剛性または可撓性で、単層または多層
の回路が、無機誘電体層を間に配置した状態で、金属基板に接着されることにあ
る。複数の集積回路装置がこの回路またはこの回路の周部の回りに配置されたリ
ードフレームに電気的に接続される。本発明の更に他の特徴は、金属基板と無機
誘電体層と回路トレースと中間ダイ取付パドル(intervening die attach paddl
e)とのいずれか1つに装置を取り付けることができる。
本発明の利点は、マルチチップモジュールが高い放熱能力を有することである
。本発明の他の利点は、無機誘電体層が、集積回路装置と接着された回路とリー
ドフレームとを、マルチチップモジュールの金属パッケージ部材から電気的に絶
縁することである。
本発明によると、複数の半導体装置を電気的に接続するリードフレーム組立体
が提供される。この組立体は、インナリード端部が中央領域とハイブリッド回路
とを限定するリードフレームを備える。このハイブリッド回路は、回路トレース
を支える誘電体基板から形成される。ハイブリッド回路は回路トレースの少なく
とも一部をリードフレームのインナリード端部に電気的に接続する第1手段と、
複数の個々の半導体装置を支える第2手段とを包含する。
本発明の第2実施例では、リードフレーム組立体は、金属パッケージ部材内に
封入され、あるいは、プラスチック成形樹脂内に封入される。
上述および他の目的、特徴および利点ならびにその他は、以下の説明および図
面からより明瞭になる。
第1図は、従来技術による接着剤で封止された金属パッケージを断面図で示す
。
第2図は、従来技術による、中央に配置されたダイ取付パドルに接合された集
積回路装置の平面図を示す。
第3図は、本発明の第1実施例によるダイ取付パドル上に装着されかつリード
フレームに電気的に接続されたハイブリッド回路の平面図を示す。
第4図は、中央に配置されたダイ取付パドルを有するマルチチップモジュール
を断面図で示す。
第5図は、本発明の第2実施例による、金属パッケージ部材上に装着されたハ
イブリッド回路を断面図で示す。
第6図は、本発明の第3実施例による、金属パッケージ部材上に装着されかつ
多層回路を有するハイブリッド回路を断面図で示す。
第7図は、本発明の第4実施例による、リードフレームが金属パッケージ部材
に接着されたマルチチップモジュールを断面図で示す。
第8図は、接着剤でシールされた金属パッケージに封入されたハイブリッド回
路を断面図で示す。
第9図は、本発明の実施例による、縁部をソケット接続可能な金属製電子パッ
ケージを断面図で示す。
第10図は、第9図の縁部をソケット接続可能なパッケージ(edge socketabl
e package)の平面図を示す。
第11図は、縁部をソケット接続可能な第9図のパッケージ内に封入されたマ
ルチチップモジュールを平面図で示す。
第12図は、本発明の実施例による、パッケージベースに接合された回路トレ
ースを有する接着剤でシールされた金属パッケージを断面図で示す。
第13図は、第12図の回路トレースを用いる縁部をソケット接続可能なパッ
ケージを断面図で示す。
第14図は、第12図の回路トレースを用いる側部をろう付けされたパッケー
ジを断面図で示す。
以下の定義は本願について当てはまり:
ハイブリッド回路は、単一のパッケージ内で複数の異なる部材を組み合わせた
回路をいう。典型的には、ハイブリッド回路は、誘電体基板上に支えられた回路
トレース(circuit traces)と、複数の別個の半導体装置とを備える。
マルチチップモジュールは、1またはそれ以上のハイブリッド回路を収容する
電子パッケージをいう。
第1図は、接着剤でシールされた金属パッケージ10を断面で示す。このパッ
ケージ10は、金属製ベース部材12と、カバー部材14とを有する。リードフ
レーム16が、金属製ベース部材12とカバー部材14との間に配置され、ポリ
マー接着剤18により、双方に接着される。
ダイ取付パドル20は、一般的にはリードフレームと同じ金属から形成され、
熱伝導性のパッド取付接着剤22により、金属製ベース部材12に接合される。
典型的にはシリコンをベースとした半導体集積回路である集積回路装置24が、
低溶融温度のはんだまたはポリマー接着剤でもよいダイ取付接着剤26により、
ダイ取付パドル20に接合される。小径のボンディングワイヤ28は、リードフ
レーム16を半導体装置24に電気的に接続する。
米国特許第4939316号の電子パッケージは、金属製ベース部材12とカ
バー部材14との双方が、アルミニウムまたはアルミニウムをベースとした合金
で形成されている。パッケージ部材の面30の少なくとも一部は、耐蝕および電
気絶縁双方の作用をなす陽極酸化層(anodization layer)で被覆されている。
金属製ベース部材12の内側の面32が陽極処理されているか否かにしたがって
、半導体装置24は、金属製ベース部材12に電気的に接続されるかあるいはこ
れから電気的に絶縁される。
第2図は、従来技術で知られているダイ取付パドル20上に半導体装置24を
配置する平面図を示す。ダイ取付パドル20は、リードフレームのインナリード
チップ(inner lead tips)34により限定される中央領域内に配置される。イ
ンナリードチップ34は、四角形状構造の場合と同様に4方向の全てから、2つ
の側部から(デュアルインライン構造)、または、単一の側部から(シングルイ
ンライン構造)、半導体装置24に近接することができる。小径のボンディング
ワイヤ28が、半導体装置24をリードフレームのインナリード端部34に電気
的に接続する。これらのボンディングワイヤ28は、一般に小径であり、典型的
には、0.025mm(1ミル)のオーダーの銅、アルミニウム、金またはこれ
らの合金のワイヤであり、リードフレームのインナリード端部34および半導体
装置24の電気的作用面上の金属被覆された即ちメタライズされた(metallized)
入力/出力パッドに超音波併用熱圧着(thermosonically bonded)により接合さ
れる。これに代え、テープボンディング(tape automated bonding;TAB)で用い
られているように銅箔の薄いストリップが、半導体装置24とインナリード端部
28との間の接続部を形成することもできる。
上述のスタンピングおよびエッチングの制約により、制限された数のインナリ
ード端部34が半導体装置24に近接することができる。インナリード端部34
を半導体装置24から遠くに離隔させることで、追加リードの封入を可能とする
。しかし、これは望ましい解決手段ではない。ボンディングワイヤの長さが増大
すると、装置の作動速度が低下する。ボンディングワイヤが長くなると、たれを
生じ、これは回路を電気的に短絡する可能性がある。これらの問題は、本願発明
の第1実施例により解決され、これについては、第3図の平面図に示されている
。
第3図はハイブリッド回路42の電気接続のためのリードフレーム組立体40
を示している。このハイブリッド回路42は複数の回路トレース46を支える誘
電体基板44を備えている。この誘電体基板44は有機または無機の好適な絶縁
材料から形成することができ、剛性または可撓性を有してもよい。一般的に、半
導体装置24a,24b,24c,24dが、この半導体装置24a,24b,24d
で示しているように、誘電体基板44上に装着される場合、0.025〜0.0
76mm(1〜3ミル)の程度の比較的薄い誘電体基板が、半導体装置からの伝
熱を容易にするために、好ましい。半導体装置24cが、誘電体基板44を通っ
て形成された孔48内で、パッケージベース(図示せず)またはダイ取付パドル
20に直接に装着される場合、誘電体基板の厚さはそれほど重要でなくなる。同
様に、誘電体基板44が窒化アルミニウムまたは炭化ケイ素のような優れた熱伝
導性を有する絶縁材料から形成される場合、基板の厚さはそれほど重要ではない
。
誘電体基板の典型的な材料は、アルミナ(Al2O3)、窒化アルミニウム(A
lN)および炭化ケイ素(SiC)のようなセラミックスを含んでいる。この誘
電体基板は、充填済または未充填(either tilled or unfilled)の、ポリイミ
ドまたはエポキシのような有機材料であってもよい。他の基板材料は、優れた熱
伝導性と、シルコンをベースとした半導体装置24の熱膨脹係数に正確に整合す
る熱膨脹係数とを有するシリコンを含んでいる。
複数の回路トレース46が、通常の手段で誘電体基板44上に形成されている
。セラミックおよびシリコンのような、高温に耐えることができる材料の場合、
スクリーン印刷または直接描画のような方法で、所望のパターンを金属ペースト
から形成することができる。この金属ペーストはその後、焼成されて、有機バイ
ン
ダーを除去し、金属被覆された即ちメタライズされた(metallized)回路パター
ンを形成する。誘電体基板44がポリイミドのような、有機材料をベースとして
いるときに、化学めっきまたは金属箔の薄層の積層により、金属フィルムを付着
することができる。ホトリソグラフィー(photolithography)のような選択的エ
ッチングは上述の回路パターンを形成する。
回路トレース46は、半導体装置24a,24bを電気的に接続することができ
る。他の回路トレース46´は、集積回路装置24aを取付けるための金属被覆
パッド即ちメタライゼーションパッド(metallization pad)を形成することが
できる。第1手段が、回路トレースをリードフレームのインナリード端部34に
電気的に接続するために、設けられている。好適な第1手段は、リードフレーム
のインナリード端部34と半導体装置24bとの間に延びるボンデイングワイヤ
の長さを短くするために、メタライズされた介挿パッド(interposer pad)46
´´を含んでいる。
回路トレースは、半導体装置24dに接合された金属箔47をTABフォーマ
ットに形成することができ、または集積回路装置上の入力/出力サイトに直接は
んだ付け(“フリップチップボンデイング”)するための一連の個別のボンデイ
ングサイト(bonding sites)を形成することができる。
回路トレースは、電気的に接続するための他の第1手段、すなわち、インナリ
ード端部34に直接ボンデイングするための延長部50を形成することもできる
。取付けは、超音波併用熱圧着(thermosonic bonding)、熱圧着(thermal com
pression bonding)および導電性接着剤のような好適な電導性手段で行うことが
できる。金錫および鉛錫合金のような低溶融はんだが好ましい。
接着剤でシールされた金属パッケージの金属ベース部材12へのリードフレー
ム組立体40の取付状態の横断面が第4図に示されている。第4図はハイブリッ
ド回路42により、ダイ取付パドル20に接合された2つの半導体装置24a,
24cを示している。半導体装置24aは、メタライズされた回路トレース46´
のボンデイングパッドに直接接合される。第3図により明瞭に示すように、メタ
ライズされたボンデイングパッド46´は、半導体装置24aの裏側をリードフ
レームまたは他の半導体装置に電気的に接続可能である。
第4図に戻ると、半導体装置24cは、ハイブリッド回路42の孔48を挿通
し、ダイ取付パドル20に直接接合することができる。ハイブリッド回路42ま
たはダイ取付パドル20への半導体装置24a,24cの取付けは、エポキシまた
は低溶融温度はんだのような通常の手段で行うことができる。半導体装置の裏側
とボンデイングサイトとの間の電気接続が望まれる場合、金錫共融混合物ような
金属はんだまたは鉛錫組成物を使用することができる。その代わりに、銀充填エ
ポキシのような導電性接着剤が使用可能である。
第3図に示すように、集積回路装置24dが誘電体基板44に直接接合される
場合、好適なダイ取付材料はポリマー接着剤を含み、誘電体基板44がセラミッ
クまたはシリコンのような高温基板である場合、封止ガラスが使用可能である。
さらに、基板と合金化される金属、たとえば、シリコン基板の場合、金が使用可
能である。
第4図に戻ると、ハイブリッド回路42を外部リードフレームに接続する2つ
の方法が示されている。小径のボンデイングワイヤ28は、インナリード端部3
4をボンデイングパッド46´´に電気接続し、このボンデイングパッドは第2
ボンデイングワイヤ28´を介して半導体装置24cに電気接続される。この介
挿回路構造体は、リードフレームを半導体装置24cに接続するために必要なボ
ンデイングワイヤの長さを減少する。
その代わりに、箔延長部50が、回路金属被覆即ち回路メタライゼーション(
circuit metallization)46から延在して、インナリード端部34に直接接続
することができる。箔延長部50とインナリード端部34との間のボンド(bond)
52は、箔延長部とインナリード端部との間の電導性を保持する、たとえば、導
電性接着剤、はんだまたは熱圧着または超音波併用熱圧着のような好適な手段で
行うことができる。金−錫または鉛−錫合金のような低溶融温度はんだが最も好
ましい。
その後、リードフレーム組立体40が、パッド取付接着剤22で、金属ベース
部材12に接合される。パッド取付接着剤22は、はんだまたはエポキシのよう
な好適な金属またはポリマー接着剤であってもよい。ポリマー接着剤が使用され
る場合、熱伝導を改善するために、接着剤の熱伝導性を増大することが望ましい
。
パッド取付接着剤22は、銀、黒鉛またはアルミナのような熱伝導性材料が充填
された熱硬化性エポキシであってもよい。この実施例の1の特に有利な点が、ダ
イ取付パドル20への半導体装置24cの直接接合で示されている。ハイブリッ
ド回路42の全ての利点が得られるが、半導体装置24cは金属ダイ取付パドル
20に直接接触する。半導体装置により発生した熱は、熱伝導性ダイ取付パドル
20に達するにいたるまで、熱絶縁性の誘電体基板を貫通しない。
本発明の第2実施例の横断面が第5図に示されている。ハイブリッド回路42
は、たとえば、接着剤54で、金属ベース部材12に直接接合される。誘電体基
板44は回路トレース46と金属ベース部材12との間を電気絶縁するが、金属
ベース部材とハイブリッド回路42との間に無機誘電体層を形成するのが望まし
い。金属基板がアルミニウムまたはアルミニウムをベースとした合金であるとき
に、無機誘電体層は、3XXXシリーズのアルミニウム合金(1.5重量%以下
のマンガンを含むアルミニウム)の場合に完全な黒色(integral black color)を
呈する、硫酸と5−スルホサリチル酸(sulfosalicylic acid)を含む溶液でのア
ノード浸漬(anodic immersion)のような、好適な陽極酸化プロセスで形成された
陽極酸化されたアルミニウムの層を形成することができる。
金属ベース部材12が銅または銅をベースとした合金である場合、無機誘電体
層56は、第2材料で被覆しかつこの第2材料から無機誘電体層を形成すること
により、または絶縁層を直接接合することにより、元の場(in situ)に形成され
た薄い耐火材酸化物層(refractory oxide)を形成することができる。この“in s
itu”プロセスは、銅をベースとした合金の成分から直接、無機誘電体層56を
形成する工程を含んでいる。好ましい銅合金は約2重量%から約12重量%のア
ルミニウムを含んでいる。1つの特に好ましい合金は、2.5〜3.1%のアル
ミニウムと1.5〜2.1%のシリコンと残部の銅を含む銅合金C6281であ
る。この銅をベースとした合金は、低含有量の酸素を有するガス中で加熱するこ
とにより酸化される。1つの好ましいガスは、4%の水素と96%の窒素とガス
中に混合された微量の水から分解された微量の酸素である。
銅をベースとした合金が無機誘電体層56の「in situ」形成に適していない
場合、銅をベースとした合金は、米国特許第4862323号に開示されている
ように、耐火材酸化物を形成可能な金属または合金でクラッド可能である。その
代わりに、Crane et alに対する米国特許第4888449号に開示されている
ように、銅をベースとした基板は、ニッケルのような第2金属で被覆することが
でき、この被覆層上に耐火材酸化物が形成される。他の好適な技術が、Dotzer e
t alに対する米国特許第4495378号に開示されている。鉄または銅基板は
銅または銀の金属フラッシュ(metallic flash)で被覆される。その後、アルミニ
ウムが、このフラッシュ上に電解付着されかつ陽極酸化されて、無機誘電体層を
形成する。
無機誘電体層56を金属ベース部材12上に形成する更に他の方法が、Nakani
shi et alに対する米国特許第4611745号に開示されている。窒化アルミ
ニウム基板は、銀と、チタン、ジルコニウムおよびハフニウムからなる群から選
択された反応性金属とを含む鑞付け材料を使用して銅層にはんだ付けされる。
無機誘電体層56を形成する方法が何であっても、この層の形成は選択的なも
のであることが好ましく、たとえば、陽極酸化のような電解プロセスが使用され
る場合、プレーターテープ(plater´s tape)で、選択された領域をマスクして
この領域に層が形成されるのを防止する。選択的付着により、半導体装置24e
を金属ベース部材12に直接接合して、電子装置からの熱伝導を最大にすること
ができる。その代わりに、半導体装置24fを無機誘電体層に接合することがで
きる。実施例24eと24fとの間の選択は、金属ベース部材12からの電気絶縁
が望まれているかどうかに依る。
前述の実施例の場合と同様に、半導体装置24dは、回路トレース46から形
成されたメタライゼーションパッド46´に接合可能である。
第6図は本発明の第3実施例の横断面を示している。この実施例において、ハ
イブリッド回路は、複数の金属層と金属層を分離する少なくとも1の誘電体層と
を有する多層ハイブリッド回路58を備えている。回路トレース46は第1金属
層60および第2金属層62上に形成することができる。その代わりに、金属層
の1は、グランドプレーン(ground plane)またはパワープレーン(power plan
e)として使用される固体シートを備えることができる。当該技術分野で知
られている手段、たとえば、非導電性ビアの壁部にカーボンブラックの分散を付
着し、その後、Minten et alに対する米国特許第4619741号に開示されて
いるように、銅のような導電性材料を電解または化学めっきして形成された電導
性ビア64が使用可能である。電導性ビア(conductive vias)64は、第2金
属層を半導体装置24bの面上の入力/出力サイト(input/output sites)に電
気接続可能とする。半導体装置は、金属層のいずれか、中間誘電体層64、無機
誘電体層56に対するダイ取付パドル(図示せず)または金属ベース部材12に
接合可能である。
第6図は2つの金属層と単一の誘電体層を備える多層ハイブリッド回路58を
示しているが、金属層と中間誘電体層との数は任意とすることができる。さらに
、第6図は、多層ハイブリッド回路58が、金属ベース部材12の面上に形成さ
れた無機誘電体層56に直接接合される実施例を示しているが、ダイ取付パドル
を、多層ハイブリッド回路と金属ベース部材との間に配置することも本発明の範
囲内である。
第7図は本発明の第4実施例の横断面を示している。金属ベース部材12は少
なくとも1の面上に形成された無機誘電体層56を有している。熱硬化性ポリマ
ー、熱可塑性ポリマーまたは封止ガラスのような熱伝導性を有しかつ電気絶縁性
を有するパッド取付接着剤22は、リードフレームのインナリード端部34と複
数のダイ取付パドル20との双方を金属ベース部材に接合する。ボンデイングワ
イヤ28は、半導体装置24をリードフレームと、このリードフレームから電気
絶縁された内側のリードフィンガー(lead fingers)または金属製ラン(run)
を形成することができる金属回路ラン66とに電気的に接続する。半導体装置2
4はダイ取付接着剤26でダイ取付パドル20に接合される。ダイ取付パドルは
その後、熱伝導性パッド取付接着剤22で無機誘電体層に接着される。
第3図から第7図に示されているリードフレーム組立体は、プラスチック、セ
ラミックまたは金属のような好適な電子パッケージ内に封入可能である。第8図
は、多層ハイブリッド回路が金属電子パッケージ内に封入されている好ましい実
施例の横断面を示している。第8図に示されている全ての素子はハイブリッド回
路58の構造をより良く示すために一定した縮尺で表示されていない。その結果
、
ある素子、特に半導体装置24は図中、大きさが変えられている。
パッケージは、アルミニウムをベースとした合金のような熱伝導性材料から形
成された金属ベース部材12を有している。フィン72を、放熱を増大するため
に、金属ベース部材12に形成することができる。第1金属層60と第2金属層
62と中間誘電体層64とを有する多層ハイブリッド回路58は、接着剤54で
ダイ取付パドル20に接合される。熱伝導性パッド取付接着剤22は多層ハイブ
リッド回路とダイ取付パドル20とを金属ベース部材12に接合する。ベース部
材12の面30は、電気絶縁と耐蝕性を改善するために、無機誘電体層で被覆す
るのが好ましい。第1金属層60は、リードフレーム16のインナリード端部3
4に直接接合するために、片持ち状の箔延長部50を含んでいる。複数の半導体
装置24はダイ取付パドル20に接合される。ボンデイングワイヤ28は半導体
装置24を第1金属層に形成された回路トレースに電気的に接続する。第2金属
層への電気接続も電導性ビア(conductive vias)(図示せず)を使用して行う
ことができる。
カバー部材14と金属ベース部材12とは、ポリマー接着剤18でリードフレ
ーム16に接合される。ポリマー接着剤18が熱硬化性エポキシまたは硬化させ
るために熱を必要とするその他の接着剤である場合、パッケージキャビテイ74
内の空気が加熱中に膨脹する。キャビテイの容積の変化がポリマー接着剤18に
圧力を形成しかつ不十分なシールが生じるのを防止するために、通気孔76がカ
バー部材14に形成されるのが好ましい。通気孔76はその後、たとえば、小さ
な金属スラグを接着剤でシールしてマルチチップモジュール70を完成すること
により、シールされる。
第8図は、リードフレーム組立体が金属パッケージ内に封入される実施例を示
しているが、成型されたプラスチックパッケージ、セラミックパッケージまたは
ガラスでシールされた金属パッケージ内に上述のリードフレーム組立体を封入す
ることは本発明の範囲内である。
第9図は、本発明の他の実施例の横断面を示している。電子パッケージ90は
、外部ソケット(external socket)に電気接触するために縁部で接続可能であ
る。パッケージ90は、金属、金属合金または金属化合物のような熱伝導性材料
から
形成されるベース部材92を有している。銅とアルミニウムをベースとした材料
は優れた熱伝導性の点から好ましい。封入されたシリコンをベースとした半導体
装置94の熱膨脹係数の近接した整合が必要な場合、ベース部材92は鉄−ニッ
ケル合金から形成可能である。
リードフレーム96が、第1誘電体シーラント(sealant)98でベース部材
92に接合される。第1誘電体シーラントは、熱硬化性または熱可塑性のポリマ
ー樹脂または封止ガラスのような好適な接着材料である。誘電体シーラント98
は熱硬化性エポキシ樹脂であるのが好ましい。リードフレーム96は銅または銅
をベースとした合金のような好適な電導性材料である。
ポリマー、セラミックまたは金属のような好適な材料から形成可能なカバー部
材100は第2誘電体シーラント102でリードフレーム96に接合される。組
立てを容易にするために、第2誘電体シーラント102は、同じ熱的分布(therm
al profile)が双方のシーラントを硬化するように、第1誘電体シーラント98
と同じ材料から形成されるのが好ましい。カバー部材100は、熱膨脹係数の不
整合によるパッケージの屈曲を防止するために、ベース部材92のものに近接し
た熱膨脹係数を有する材料から形成されるのが好ましい。一般的に、カバー部材
100はベース部材92と同じ材料から形成される。
リードフレーム96のリードの外側部分104は、カバー部材100の周部を
越えて延在し、ベース部材92で支えられる。外側部分104はベース部材92
の周部で終端するのが好ましい。第1誘電体シーラント98は外側部分104を
金属ベース部材92から電気絶縁する。電気絶縁を改善するために、ベース部材
92は誘電体層で被覆される。ベース部材92とリードフレーム96と第1誘電
体シーラント98との厚さを変えることにより、縁部で接続可能な部分106は
所望の厚さとすることができる。プリントワイヤリングボードソケットの典型的
な厚さは約1.1ミリメートルである。
第10図は第9図の電子パッケージの平面図を示している。外側部分104は
明確化のために陰影が付されている。縁部での接続を容易とすることに加えて、
この構造の利点は、リードがベース部材92に強固に接着されるために、外部リ
ードの損傷、湾曲または歪みが発生する可能性がほとんどないということを含ん
でいる。リードは第10図に示すように、パッケージの全ての4側部から延在し
ているが、リードが1、2、または3つの側部から延在することも本発明の範囲
内である。
第11図はハイブリッド回路112を収容する電子パッケージ110の平面図
を示し、このハイブリッド回路は当該技術分野で知られているものまたは上述の
ハイブリッド回路のいずれかとすることができる。回路トレース114とこの回
路トレースを電気部材118に電気的に接続する手段116は上述されている。
回路トレース114はリードフレームの内側部分に電気的に接続され、リードフ
レームの外側部分104はパッケージカバー100を越えて延在してソケット(
socket)に電気接続される。
第12図は本発明の他の実施例による、接着剤でシールされた電子パッケージ
120の横断面を示している。この実施例において、好適な金属、金属合金また
は金属化合物とすることができるベース部材122は誘電体層124で少なくと
も部分的に被覆される。ベース部材122はアルミニウムをベースとした材料で
、誘電体層124は陽極酸化層であるのが好ましい。回路トレース126は、ス
クリーン印刷、イオンまたはプラズマ付着または直接描画のような好適な方法で
誘電体層124上に直接付着される。回路トレースは、焼成またはその他の硬化
処理後に誘電体層124に接着する導電性材料である。好適な材料は、銅、タン
グステン、パラジウム/ニッケル合金およびクロム/銅/クロム/積層構造体の
ような金属被覆即ちメタライゼーション(metallizations)を含んでいる。銀を
充填したエポキシのような導電性ポリマーも使用することができる。
他の群の好適な材料は、一般的に、比較的低融点金属または金属合金粉末と、
比較的高融点金属粉末と、フラックスとの混合物である。典型的に、高融点金属
粉末は銅粉末である。しかし、銀、金、パラジウムおよびニッケルのような他の
金属または合金およびその合金が使用可能である。低溶融温度粉末は錫、ビスマ
ス、鉛、ガリウム、インジウムまたはその他の金属または高融点粉末部材より低
い融点を有する金属合金であってもよい。焼成中、フラックスは除去され、金属
粉末が拡散し、比較的溶融温度が高い金属間合金を形成する。このタイプの電導
性インクは、カリフォルニア、カールスバッドのToranaga Technologies,Inc.
から入手可能である。
1つまたはそれ以上の集積回路装置128またはその他の電気部品が、ワイヤ
ボンデイング、TAB取付またはフリップチップボンデイングのような好適な手
段130で回路トレース126に電気的に接続される。回路トレース126は、
ワイヤボンデイング、TAB取付または直接はんだ付けのような好適な手段でリ
ードフレーム132に電気的に接続される。熱硬化性ポリマー樹脂、熱可塑性ポ
リマー樹脂または封止ガラスは、リードフレーム132をベース部品122に接
合する。カバー部材136は好適な手段、好ましくは同じ第1誘電体シーラント
134で、リードフレームの対向側に接合される。
第13図を参照すると、回路トレース126はベース部品122の周部に延び
て、上述のように、縁部でソケット接続可能なパッケージを形成することができ
る。
第14図は本発明の他の実施例による電子パッケージの横断面を示している。
このパッケージのほとんどの素子は、第12図および第13図のものと同じであ
るが、回路トレース126はベース部材122およびカバー部材136の周部で
終端する。鉛錫合金または金錫合金のような好適なはんだ142が、たとえば、
はんだデイッピングまたはスクリーン印刷で、回路トレース126の縁部に付着
される。リードフレーム144が、はんだ142に接触しかつはんだに接合され
、側部鑞付けパッケージを形成する。
本発明により、前述の目的、手段および利点を十分に満たすハイブリッド回路
が提供されることは明白である。特定の実施例との組合わせで本発明について説
明したが、多くの代替え、修正および変更が上記説明に鑑み、当業者に明らかで
あることは明白である。したがって、請求の範囲の精神および幅広い範囲内にお
いて、この全ての代替え、修正および変更を行うことが予定されている。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),OA(BF,BJ,CF,CG
,CI,CM,GA,GN,ML,MR,NE,SN,
TD,TG),AM,AU,BB,BG,BR,BY,
CA,CN,CZ,FI,GE,HU,JP,KE,K
G,KP,KR,KZ,LK,LT,LV,MD,MG
,MN,MW,NO,NZ,PL,RO,RU,SD,
SI,SK,TJ,TT,UA,UZ,VN
(72)発明者 ブラデン,ジェフリー エス.
アメリカ合衆国 94550 カリフォルニア
州リバーモアー,アリソン サークル
1059
Claims (1)
- 【特許請求の範囲】 1.1またはそれ以上の電子装置(94)を封入するパッケージ(90)であ って、 第1周部を有するベース部材(92)と、 この第1周部よりも小さなサイズの第2周部を有するカバー部材(100)と 、 ベース部材(92)とカバー部材(100)との間に配置され、その外側部分 (104)は前記第1周部の近部で終端するリードフレーム(96)と、を備え ることを特徴とするパッケージ。 2.前記ベース部材(92)は、金属と、金属合金と、金属化合物とからなる 群から選択されることを特徴とする請求の範囲第1項に記載のパッケージ(90 )。 3.前記ベース部材(92)は、アルミニウム、アルミニウム合金、または、 アルミニウム化合物であることを特徴とする請求の範囲第2項に記載のパッケー ジ(90)。 4.前記ベース部材(92)は、少なくとも一部が誘電体層で被覆されている ことを特徴とする請求の範囲第2項または第3項に記載のパッケージ(90)。 5.前記ベース部材(92)と、前記リードフレーム(96)の外側部分と、 前記ベース部材(92)を前記リードフレーム(96)に接合する絶縁シーラン ト(98)との組み合わされた厚さは、前記パッケージ(90)を外部ソケット に電気的に接続する作用をなすものであることを特徴とする請求の範囲第4項に 記載のパッケージ(90)。 6.1またはそれ以上の電子装置(128)を収容するためのパッケージ(1 20)であって、 少なくとも一部が誘電体層(124)で被覆されたベース部材(122)と、 カバー部材(136)と、 ベース部材(122)とカバー部材(136)との間に配置されたリードフレ ーム(132)と、 前記誘電体層(124)に接着され、前記電子装置(128)と前記リードフ レーム(132)との双方に電気的に接続された1またはそれ以上の回路トレー ス(126)とを備えることを特徴とするパッケージ(120)。 7.前記ベース(122)は、アルミニウム、アルミニウム合金、または、ア ルミニウム化合物であり、前記誘電体層は陽極酸化層であることを特徴とする請 求の範囲第6項に記載のパッケージ(120)。 8.前記回路トレース(126)は、焼成金属被覆(fired metallizations)、 銀充填ポリマーおよび電導性インクからなる群から選択されることを特徴とする 請求の範囲第7項に記載のパッケージ(120)。 9.1またはそれ以上の電子装置(128)を封入するパッケージ(120, 140)であって、 少なくとも一部が陽極酸化層(124)で被覆されかつ第1周部を有するアル ミニウム合金のベース部材(122)と、 第2周部を有するカバー部材(136)と、 前記陽極酸化層(124)に接着されかつ前記第1周部の回りに延在する1つ またはそれ以上の回路トレース(126)とを備えることを特徴とするパッケー ジ(120,140)。 10.前記回路トレース(126)は、焼成金属被覆、銀充填ポリマーおよび導 電性インクからなる群から選択されることを特徴とする請求の範囲第9項に記載 のパッケージ(120,140)。 11.前記第1周部は、前記第2周部よりも大きいことを特徴とする請求の範囲 第9項に記載のパッケージ(120)。 12.前記第1周部は、前記第2周部と等しいことを特徴とする請求の範囲第9 項に記載のパッケージ(140)。 13.リードフレーム(144)は、前記第1周部の近部で前記回路トレース( 126)の縁部にはんだ付け(142)されることを特徴とする請求の範囲第1 1項または第12項に記載のパッケージ(120,140)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13499393A | 1993-10-12 | 1993-10-12 | |
US134,993 | 1993-10-12 | ||
PCT/US1994/010388 WO1995010853A1 (en) | 1993-10-12 | 1994-09-26 | Edge connectable metal package |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09503888A true JPH09503888A (ja) | 1997-04-15 |
Family
ID=22466004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7511803A Pending JPH09503888A (ja) | 1993-10-12 | 1994-09-26 | 縁部接続可能な金属パッケージ |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0723703A4 (ja) |
JP (1) | JPH09503888A (ja) |
KR (1) | KR960705354A (ja) |
AU (1) | AU7873894A (ja) |
WO (1) | WO1995010853A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008001414A1 (de) * | 2008-04-28 | 2009-10-29 | Robert Bosch Gmbh | Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2501414A1 (fr) * | 1981-03-06 | 1982-09-10 | Thomson Csf | Microboitier d'encapsulation de pastilles de semi-conducteur, testable apres soudure sur un substrat |
JPS5815241A (ja) * | 1981-07-20 | 1983-01-28 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
US5014159A (en) * | 1982-04-19 | 1991-05-07 | Olin Corporation | Semiconductor package |
JPS58190046A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置 |
US4577056A (en) * | 1984-04-09 | 1986-03-18 | Olin Corporation | Hermetically sealed metal package |
US4862323A (en) * | 1984-04-12 | 1989-08-29 | Olin Corporation | Chip carrier |
US4953001A (en) * | 1985-09-27 | 1990-08-28 | Raytheon Company | Semiconductor device package and packaging method |
US4839716A (en) * | 1987-06-01 | 1989-06-13 | Olin Corporation | Semiconductor packaging |
US5013871A (en) * | 1988-02-10 | 1991-05-07 | Olin Corporation | Kit for the assembly of a metal electronic package |
US4939316A (en) * | 1988-10-05 | 1990-07-03 | Olin Corporation | Aluminum alloy semiconductor packages |
US5268533A (en) * | 1991-05-03 | 1993-12-07 | Hughes Aircraft Company | Pre-stressed laminated lid for electronic circuit package |
-
1994
- 1994-09-26 EP EP94929803A patent/EP0723703A4/en not_active Withdrawn
- 1994-09-26 JP JP7511803A patent/JPH09503888A/ja active Pending
- 1994-09-26 AU AU78738/94A patent/AU7873894A/en not_active Abandoned
- 1994-09-26 WO PCT/US1994/010388 patent/WO1995010853A1/en not_active Application Discontinuation
- 1994-09-26 KR KR1019960701854A patent/KR960705354A/ko not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
AU7873894A (en) | 1995-05-04 |
EP0723703A1 (en) | 1996-07-31 |
KR960705354A (ko) | 1996-10-09 |
WO1995010853A1 (en) | 1995-04-20 |
EP0723703A4 (en) | 1998-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5504372A (en) | Adhesively sealed metal electronic package incorporating a multi-chip module | |
US6249041B1 (en) | IC chip package with directly connected leads | |
US8890310B2 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
CN102136469B (zh) | 功率半导体模块以及操作功率半导体模块的方法 | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
JPS5999753A (ja) | 電力用トランジスタモジユ−ル | |
KR20020095053A (ko) | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 | |
US8232635B2 (en) | Hermetic semiconductor package | |
US20050087864A1 (en) | Cavity-down semiconductor package with heat spreader | |
JPS622587A (ja) | ハイパワ−用混成集積回路 | |
JPH0645504A (ja) | 半導体装置 | |
JPH09503888A (ja) | 縁部接続可能な金属パッケージ | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
US20220208661A1 (en) | Qfn/qfp package with insulated top-side thermal pad | |
JPH0677361A (ja) | マルチチップモジュール | |
JP2612468B2 (ja) | 電子部品搭載用基板 | |
JP3446829B2 (ja) | 半導体装置 | |
JPS63250164A (ja) | ハイパワ−用混成集積回路基板とその集積回路 | |
JP4349728B2 (ja) | 半導体装置 | |
JPH0897329A (ja) | 電子部品搭載装置 | |
WO1995008188A1 (en) | Flip chip in metal electronic packages | |
JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
JPS63302530A (ja) | 回路基板及びその混成集積回路 | |
JPS6175548A (ja) | 半導体装置 | |
JP2001274276A (ja) | 放熱型bgaパッケージ及びその製造方法 |