[go: up one dir, main page]

JPH09502301A - 半導体ウエハーを処理する方法 - Google Patents

半導体ウエハーを処理する方法

Info

Publication number
JPH09502301A
JPH09502301A JP6503075A JP50307594A JPH09502301A JP H09502301 A JPH09502301 A JP H09502301A JP 6503075 A JP6503075 A JP 6503075A JP 50307594 A JP50307594 A JP 50307594A JP H09502301 A JPH09502301 A JP H09502301A
Authority
JP
Japan
Prior art keywords
layer
wafer
compound
silicon
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6503075A
Other languages
English (en)
Other versions
JP3262334B2 (ja
Inventor
ドブソン，クリストファー，デビッド
Original Assignee
ドブソン，クリストファー，デビッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB929214243A external-priority patent/GB9214243D0/en
Priority claimed from GB929221519A external-priority patent/GB9221519D0/en
Priority claimed from GB929221520A external-priority patent/GB9221520D0/en
Application filed by ドブソン，クリストファー，デビッド filed Critical ドブソン，クリストファー，デビッド
Publication of JPH09502301A publication Critical patent/JPH09502301A/ja
Application granted granted Critical
Publication of JP3262334B2 publication Critical patent/JP3262334B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/935—Gas flow control

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Polymerisation Methods In General (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 この発明は、半導体ウエハーを処理する方法に、そして特に、排他的ではないが、平面化に関する。その方法は、シリコン含有ガスまたは蒸気から形成される液状短鎖式ポリマーを蒸着させることから成る。その後に水とＯＨとが除去されて、その層が安定化される。

Description

【発明の詳細な説明】 半導体ウエハーを処理する方法 この発明は、半導体ウエハーを処理する方法に、そして特に、排他的ではない が、平面化処理として知られることに関する。 短絡回路を防止するために伝導層間に絶縁材料の層を設けることは半導体産業 においては通常に行われることである。もしも絶縁材料の層が通常の方法で単純 に蒸着されるならば、その層が絶縁するように設計される金属導電体上を通り過 ぎると、その起伏が大きくなり始める。種々の技術が導電体間の深い溝や谷間を 導電体の頂上面上の高さにまで充填することによってこの問題を克服するように 開発されているので、その処理後、ほぼ平面な層がウエハーの頂上面上に存在す る。そのような技術の一例は、ポリイミド層をスピン回転させて、その表面を平 滑にすることである。但し、実際問題として、狭い溝は不完全に充填される傾向 があり、しかも広い谷間は完全には水平化されない。素子の二次元寸法が低減さ れると、これらの問題は強調される。 一局面から、本発明は、通式Six(0H)yまたはSixHy(OH)zを有する液状短鎖式ポ リマーをウエハー上に蒸着させて、ほぼ平面である層を形成することを含む半導 体ウエハーを処理する方法にその本質が在る。 液体であるポリマーへの言及は、それが蒸着の瞬間においては気体でもなく、 固体化されてもいないことを単に示すこ とを意図する。 一局面から、本発明は、シリコン含有ガスまたは蒸気と、蒸気の形で、過酸化 物結合剤を含む化合物をチャンバー内に導入し、短鎖式ポリマーを形成するため にシリコン含有ガスまたは蒸気をその化合物と反応させて、そしてほぼ平面の層 を形成するためにウエハー上にポリマーを凝結させることを含むチャンバー内の 半導体ウエハーを処理する方法にその本質が在る。 シリコン含有ガスまたは蒸気は無機物であってもよく、そして望ましくは、例 えば窒素などの不活性キャリアガスと供にチャンバー内に導入されるシランまた は高シランでもよい。 例えば、その化合物は過酸化水素またはエタンジオールであってもよい。 その方法は、層からの水そして／またはＯＨの除去を含んでもよい。例えば、 その層は、低減圧力に曝し、そして／または低パワー密度プラズマに曝してもよ い、そしてそれは層を４０℃から１２０℃に加熱してもよい。 その方法は、そのポリマーの蒸着の前に下部層を形成または蒸着させることを 更に含んでもよい。この下部層は、二酸化シリコンで、１０００から３０００オ ングストロームの間の厚みとすることができる。それは、例えば２０００オング ストロームの厚みであっても良い。その下部層は好都合なことにプラズマ強化化 学蒸着法により蒸着してもよい。下部層そして／またはウエハーの何れかが、例 えばプラズマにより、汚れを除去するために予備処理してもよい。その場合、 それは、例えば反応性ガスとして酸素を用いて、プラズマで予備処理してもよい 。 同様に、蒸着ポリマー層の表面は、ポリマー内の鎖の伸張と架橋結合とを高め るために、反応性酸素ガスを用いてプラズマ内で処理してもよい。このガスは、 例えば酸素、窒素、または過酸化水素蒸気でもよいし、そして他のガスが適切で あるかも知れない。プラズマは、架橋結合を高める熱効果を有するが、種々のガ スからの放射効果があっても良い。この鎖式結合はポリマーを紫外線、ｘ線、或 はイオン衝撃に曝すことにより択一的に触媒作用を起こすことがある。但し、多 くの適用において、鎖式結合の１加速は好ましくないかも知れない；代りに重要 な鎖式結合が起こる前に安定させることがポリマー分子粒のためには望ましいか も知れない。 蒸着層の表面上にキャップ層を蒸着または形成するステップを更に含んでもよ い。このキャップ層は二酸化シリコンとすることができる。キャップ層は、凝結 反応の一部が起こった後に蒸着されて、水がその層から除去される。 その方法はポリマー層を加熱するステップを更に含み、そしてこの加熱はキャ ップ層の形成の後に行うのが望ましい。ポリマー層は、５０−７０分間、１８０ −２２０℃で加熱してもよい。例えば、６０分間、２２０℃に加熱されても良い 。その層は周辺温度にまで十分に冷却させてから、３０−５０分間、４３０−４ ７０℃に再加熱してもよい。例えば、二回目の加熱は４５０℃で４０分間継続し ても良い。実際に、この第二加熱で十分であり、加熱炉、加熱ランプ、ホットプ レート、またはプラズマ加熱を用いて達成してもよい。 １つの好適配置においては、ポリマー層は、キャップ層が上昇温度において蒸 着出来るようにするために、キャップ処理の前に、２００−４５０℃に加熱して もよい。但し、キャップ層は、例えば、平面化層の温度で蒸着される「冷間」キ ャップ処理層に続いて熱間キャップ処理層など一回以上のステップで蒸着できる ；ポリマー層は上述のように最初に２００−４５０℃に加熱されている。 過酸化水素の密度は1.20−1.35gms/ccの範囲にあり、そして1.25gms/ccの密度 が特に望ましいかも知れない。過酸化水素は、チャンバー内に導入される時には ５０％濃度であるのが望ましい。 チャンバー内の周辺温度はポリマー層の蒸着中０−８０℃の範囲内にあっても 良いが、ウエハープラテンは０℃または蒸気状態にある時にはポリマーの露点で あるのが望ましい。低圧もまた望ましいが、低温であることが必要である（例え ば、４００mL、−１０℃）。 プラテンを加熱するの避けるために、ウエハーは、加熱に関わる各処理ステッ プ毎にプラテンから持ち上げられることが望ましい。 その方法は、平面化処理またはギャップ充填を達成するために使用できる。後 者の場合には、周辺チャンバー温度は好都合なことにいっそう高いかも知れない 。 本発明は、上記方法のいずれかにより処理されたウエハーや上記方法により形 成されたポリマー層を含む半導体素子をも含む。本発明は、種々の方法で実行さ れるかも知れない、そして特定の形態が次の図を参考にして実例で説明される； 図１は処理方法を実行するための装置の略図である； 図２Ａと２Ｂはその方法により処理されたウエハーの横断面の大きく拡大され た写真である；そして 図３ＡからＥはその処理プロセスのステップを概略的に例示する。 半導体ウエハーを処理するための装置は図１の１０で概略的に例示される。本 発明を理解するために特に必要とされる特徴のみが説明されて、例示されること は理解されよう。そのような装置の全体構成は当業者には良く知られている。 従って、装置１０は二重シャワーヘッド１２を有するチャンバー１１とウエハ ー支持台１３とを含む。シャワーヘッド１２はＲＦソース１４に接続されて一方 の電極を形成し、その支持台１３は接地されて、他の電極を形成する。択一的に 、ＲＦソース１４が支持台１３に接続されて、シャワーヘッドが接地されても良 い。シャワーヘッド１２は各々の導管１５と１６によりN2または他の不活性キャ リアガスのSiH4のソースとH2O2のソース１６とに接続される。そのキャリアガス はその装置の動作を緩和するために都合良く使用される；そのプロセスはそれ無 しで実行可能であると考えられる。 そのソース１６はH2O2の貯蔵タンク１７、出口管１８、ポンプ１９、H2O2を蒸 気化するためのフラッシュヒーター２０とを含む。使用時、その装置は、局部的 に、または全体的にの何れか、または「ギャップ充填」のための平面性を生成す るために最初は液状である短鎖式無機ポリマーを半導体チップの間接合点間に蒸 着させるように配置される。そのポリマーはチャンバー内に蒸気状のシランと過 酸化水素とを導 入し、そしてそれらをチャンバー内で自然反応させることにより形成される。結 果として生じるポリマーが一度ウエハー上に蒸着されると、その粘度は、大小両 方の形状のもの、またはギャップを充填し、そしてそれ自身で水平となるような ものであることが分かっている。ポリマー化が起こる時に効果的に安定化プロセ スが在ると信じられている。完全ポリマー化の前により多く安定化が起これば、 割れの可能性はより少なくなる。非常に小さな寸法のギャップは充填でき、そし てその充填層特質のためにこれらのギャップは、ある状況においては、再入さえ も可能である。 前述のように、放置すれば、ポリマー内の鎖は緩やかに延びて、架橋結合する 。ある状境においては、プラズマ処理によりこのプロセスを加速することが望ま しいかも知れない。この処理は紫外線を生成し、そして鎖の拡張と架橋結合の速 度とを増加させる原因があるのはこの放射であると信じられている。故に、他の 形の放射処理を同様に適用してもよい。例えばいかなる不活性ガス、または水素 、窒素、または酸素を含有するガスなど、種々のガスがこの段階で使用するのに 最適であるかも知れない。 良質のフィルムを得るために、初期の段階でそのフィルムから出来るだけ多く の水とＯＨとを除去することが望ましい。これは、その層を低減圧力に曝して、 その層から水を排出させて、その層を４０℃から１２０℃まで十分に加熱させる ことにより行われる。ポンプ２２はチャンバー圧力を低減するために提供される 。 但し、ポリマー層を完全に凝結させるために、その層をよ り強烈な熱処理に曝すことが一般に必要であることが分かっている。多くの例で 、ポリマー上にキャップ層を最初に蒸着させることが必要、または望ましい。こ れは架橋結合中にポリマー層のための機械的安定性を提供するのを支援すると信 じられている。それはその層が加熱中に水を失わせる速度を制御するのをも助け るかも知れない、故に縮みや割れへの防御効果をも有する。 適切なキャップ層は二酸化シリコンである。 キャップ処理後の熱処理段階は、架橋結合反応の副産物である過剰な水をその 層から除去することに関わる。焼成はSiOH接合をもまた除去する。水が取り除か れる速度は重要で、水を除去する幾つかの方法が成功している。１つの適当な連 続行程は２００℃で６０分間層を焼き付け、それを周辺温度まで冷却し、それか ら４５０℃で４０分間それを再焼成するステップを含む。マイクロ波加熱もまた 成功している。４５０℃での単純な焼成もまたしばしば十分であるが、その焼成 は次のステップと置き換えられても良い： １．２０−４０℃で蒸着された２０００オングストロームの「冷間」キャップ 。 ２．温度を３００−４００℃まで昇温するN2O 内でのプラズマ熱処理。 ３．４０００−６０００オングストロームの「熱間」キャップが蒸着される。 択一的に、ある場合には、３００−００℃で蒸着される単一段階の「熱間キャ ップ」で十分である。 下に在る基板材料へのポリマー層の接着が、例えば二酸化 シリコンなどの下部層を蒸着させることにより強化できることが分かった。典型 的に、これは２０００オングストローム程度の厚みであり、そしてそれはプラズ マ強化化学蒸着により蒸着してもよい。 実際に蒸着された層の例が図２Ａと２Ｂの写真で例示される。層２１の上部表 面は大きく拡大されているにも関わらすほぼ平面であることが分かる。SiH4は特 に成功であると判明したが、その方法は最もシリコンを多く含有するガスまたは 蒸気と供に適用可能であると考えられている。ある程度まで、適当なポリマーが H2O2のいかなる濃度または密度ででも得ることが出来るが、密度範囲1.20−1.35 gms/ccが特に成功したことが分かっている。最も好適なH2O2密度は1.25gms/ccで ある。５０％のH2O2濃度は非常に効果的であるが、好適濃度はその目的が平面化 、またはギャップ充填かのいずれを達成するかにより異なると考えられている。 SiH4よりも多くのH2O2が供給されることが好ましく、そしてH2O2：SiH4比率が３ ：１程度のものであることが特に好ましい。 ウエハーが処理段階間でチャンバーから取り出される必要がある場合、ウエハ ーがチャンバー内で逆向きに置かれる時、露出表面からいかなる有機物または他 の汚染も除去するために、露出表面を予備処理することが望まれるかも知れない 。 図３ＡからＥまでは好適処理連続行程を概略的に例示し、そしてあり得る化学 現象を示す。少なくとも幾つかの処理段階間でチャンバーをH2O2で洗浄すること が望ましいかも知れない。 プラテンまたは支持台１３を約０℃に保つことが望ましいので、ウエハーは各 加熱プロセス毎に支持台１３上に持ち上げてもよく、それでウエハーの熱が支持 台１３にあまり伝達されないように出来る。これはウエハー搭載装置２１を中間 位置２３に配置することにより達成できる。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ９２２１５２０．１ (32)優先日 1992年10月14日 (33)優先権主張国 イギリス（ＧＢ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，Ｈ Ｕ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ， ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＵＳ，ＶＮ

Claims (1)

  1. 【特許請求の範囲】 １．半導体ウエハーの処理方法において、ほぼ平面な層を形成するために通式 Six(OH)yまたはSix(OH)zを有する液状短鎖式ポリマーをウエハー上に蒸着させる ことを特徴とする半導体ウエハーの処理方法。 ２．半導体ウエハーの処理方法において、チャンバー内にウエハーを位置決め する、チャンバー内にシリコン含有ガスまたは蒸気と蒸気状の過酸化物接合剤を 含む化合物を導入する、短鎖式ポリマーを形成するためにシリコン含有ガスまた は蒸気をその化合物と反応させ、そしてほぼ平面の層を形成するためにウエハー 上にポリマーを凝結させることを含むことを特徴とする半導体ウエハーの処理方 法。 ３．シリコン含有ガスまたは蒸気はシランまたは高シランであることを特徴と する請求項２に記載の方法。 ４．化合物は過酸化水素かエタンジオールであることを特徴とする請求項２、 ３のいずれかに記載の方法。 ５．層から水そして／またはＯＨを除去することを更に含むことを特徴とする 前記請求項のいずれかに記載の方法。 ６．水そして／またはＯＨを除去するステップは層を低減圧力に曝すことを含 むことを特徴とする請求項５に記載の方法。 ７．層は1.5 から2.5 分間低減圧力に曝されることを特徴とする請求項６に記 載の方法。 ８．水そして／またはＯＨの除去ステップは層を低圧プラ ズマに曝すことを含むことを特徴とする請求項５から７のいずれかに記載の方法 。 ９．プラズマは４０℃から１２０℃まで層を加熱することを特徴とする請求項 ８に記載の方法。 １０．ポリマー層の蒸着の前に下部層を形成または蒸着させることを更に含む ことを特徴とする前記請求項のいずれかに記載の方法。 １１．下部層は化学蒸着法により蒸着されることを特徴とする請求項１０に記 載の方法。 １２．ウエハーは下部層の蒸着の前に予備加熱されることを特徴とする請求項 １１に記載の方法。 １３．全ての水がポリマー層から除去された後にポリマー層上にキャップ層を 蒸着させるステップを更に包含することを特徴とする前記請求項のいずれかに記 載の方法。 １４．キャップ層はSiO2であることを特徴とする請求項１３に記載の方法。 １５．キャップ層が蒸着された後にウエハーを加熱処理するステップを含むこ とを特徴とする請求項１３に記載の方法。 １６．ウエハーはシリコン含有蒸気の露点以下に維持されたプラテン上に配置 されることを特徴とする前記請求項のいずれかに記載の方法。 １７．ウエハーはそのウエハーの加熱を伴うまたは引き起こすいかなる処理ス テップに対してもプラテンから離して持ち上げられることを特徴とする請求項１ ６に記載の方法。 １８．持ち上げられた位置はプラテンとウエハー搭載／非 搭載位置間に在ることを特徴とする請求項１７に記載の方法。 １９．化合物は４５％から５５％濃度の過酸化水素であることを特徴とする請 求項４と４に従属する５から１８に記載の方法。 ２０．過酸化水素の濃度は５０％であることを特徴とする請求項１９に記載の 方法。 ２１．シリコン含有ガスまたは蒸気と化合物とは化学蒸着プロセスで反応する ことを特徴とする請求項２から４に従属する２０までのいずれかに記載の方法。 ２２．反応は電極間で起こる、そしてシリコン含有ガスまたは蒸気と化合物と はそれらが電極間に導入されるまで各々別に保たれることを特徴とする請求項２ １に記載の方法。 ２３．ガスはSiH4であり、化合物はH2O2である、そしてSiH4よりも多くのH2O2 が在ることを特徴とする前記請求項のいずれかに記載の方法。 ２４．H2O2：SiH4比率は３：１程度のものであることを特徴とする請求項２３ に記載の方法。 ２５．チャンバーは少なくとも二つ以上の処理ステップ間で化合物と供に洗浄 されることを特徴とする前記請求項のいずれかに記載の方法。
JP50307594A 1992-07-04 1993-06-30 半導体ウエハーを処理する方法 Expired - Lifetime JP3262334B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB929214243A GB9214243D0 (en) 1992-07-04 1992-07-04 A method of treating a semi-conductor wafer
GB9214243.9 1992-07-04
GB929221519A GB9221519D0 (en) 1992-10-14 1992-10-14 A method of treating a semi-conductor wafer
GB9221519.3 1992-10-14
GB9221520.1 1992-10-14
GB929221520A GB9221520D0 (en) 1992-10-14 1992-10-14 A method of treating a semiconductor wafer
PCT/GB1993/001368 WO1994001885A1 (en) 1992-07-04 1993-06-30 A method of treating a semiconductor wafer

Publications (2)

Publication Number Publication Date
JPH09502301A true JPH09502301A (ja) 1997-03-04
JP3262334B2 JP3262334B2 (ja) 2002-03-04

Family

ID=27266279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50307594A Expired - Lifetime JP3262334B2 (ja) 1992-07-04 1993-06-30 半導体ウエハーを処理する方法

Country Status (11)

Country Link
US (2) US5874367A (ja)
EP (1) EP0731982B1 (ja)
JP (1) JP3262334B2 (ja)
KR (1) KR100286192B1 (ja)
CN (1) CN1042577C (ja)
AT (1) ATE187277T1 (ja)
AU (1) AU4506993A (ja)
CA (1) CA2137928C (ja)
DE (1) DE69327176T2 (ja)
TW (1) TW253974B (ja)
WO (1) WO1994001885A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994001885A1 (en) 1992-07-04 1994-01-20 Christopher David Dobson A method of treating a semiconductor wafer
US5858880A (en) * 1994-05-14 1999-01-12 Trikon Equipment Limited Method of treating a semi-conductor wafer
GB9409713D0 (en) * 1994-05-14 1994-07-06 Electrotech Equipments Ltd A method of treating a semi-conductor wafer
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
KR100345663B1 (ko) * 1995-04-11 2002-10-30 주식회사 하이닉스반도체 반도체소자의층간절연막평탄화방법
FR2734402B1 (fr) * 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant
GB9515449D0 (en) * 1995-07-27 1995-09-27 Electrotech Equipments Ltd Monitoring apparatus and methods
JPH0951035A (ja) * 1995-08-07 1997-02-18 Mitsubishi Electric Corp 層間絶縁膜の形成方法
JPH0992717A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09205087A (ja) * 1996-01-26 1997-08-05 Sony Corp 絶縁膜の形成方法
US6114186A (en) * 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
KR100440233B1 (ko) 1996-08-24 2004-07-15 트리콘 이큅먼츠 리미티드 반도체 기판 처리방법
JPH1126449A (ja) * 1997-06-30 1999-01-29 Sony Corp 絶縁膜の成膜方法
US6455394B1 (en) * 1998-03-13 2002-09-24 Micron Technology, Inc. Method for trench isolation by selective deposition of low temperature oxide films
GB9801359D0 (en) 1998-01-23 1998-03-18 Poulton Limited Methods and apparatus for treating a substrate
GB9801655D0 (en) 1998-01-28 1998-03-25 Trikon Equip Ltd Method and apparatus for treating a substrate
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
GB9810917D0 (en) * 1998-05-21 1998-07-22 Trikon Technologies Ltd Method and apparatus for treating a semi-conductor substrate
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6323101B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6136703A (en) * 1998-09-03 2000-10-24 Micron Technology, Inc. Methods for forming phosphorus- and/or boron-containing silica layers on substrates
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6171945B1 (en) 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
JP2002538604A (ja) 1999-02-26 2002-11-12 トリコン ホールディングス リミティド ポリマー層の処理方法
WO2001001472A1 (en) 1999-06-26 2001-01-04 Trikon Holdings Limited Method and apparatus for forming a film on a substrate
KR100735876B1 (ko) 1999-07-30 2007-07-06 동경 엘렉트론 주식회사 기판처리방법 및 기판처리장치
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6395647B1 (en) * 1999-09-02 2002-05-28 Micron Technology, Inc. Chemical treatment of semiconductor substrates
US6156743A (en) * 1999-10-18 2000-12-05 Whitcomb; John E. Method of decreasing fatigue
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6756674B1 (en) 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6316354B1 (en) 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6147012A (en) * 1999-11-12 2000-11-14 Lsi Logic Corporation Process for forming low k silicon oxide dielectric material while suppressing pressure spiking and inhibiting increase in dielectric constant
US6759337B1 (en) 1999-12-15 2004-07-06 Lsi Logic Corporation Process for etching a controllable thickness of oxide on an integrated circuit structure on a semiconductor substrate using nitrogen plasma and plasma and an rf bias applied to the substrate
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6426286B1 (en) 2000-05-19 2002-07-30 Lsi Logic Corporation Interconnection system with lateral barrier layer
US6365528B1 (en) 2000-06-07 2002-04-02 Lsi Logic Corporation Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6350700B1 (en) 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6368979B1 (en) 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6391768B1 (en) 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US6420277B1 (en) 2000-11-01 2002-07-16 Lsi Logic Corporation Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6503840B2 (en) 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US6624091B2 (en) * 2001-05-07 2003-09-23 Applied Materials, Inc. Methods of forming gap fill and layers formed thereby
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6930056B1 (en) * 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US6926926B2 (en) 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6511925B1 (en) 2001-10-19 2003-01-28 Lsi Logic Corporation Process for forming high dielectric constant gate dielectric for integrated circuit structure
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US6613665B1 (en) 2001-10-26 2003-09-02 Lsi Logic Corporation Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US6537896B1 (en) 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
US6562735B1 (en) 2001-12-11 2003-05-13 Lsi Logic Corporation Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US6566244B1 (en) 2002-05-03 2003-05-20 Lsi Logic Corporation Process for improving mechanical strength of layers of low k dielectric material
US20030206337A1 (en) * 2002-05-06 2003-11-06 Eastman Kodak Company Exposure apparatus for irradiating a sensitized substrate
US20040033371A1 (en) * 2002-05-16 2004-02-19 Hacker Nigel P. Deposition of organosilsesquioxane films
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
DE10249649A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Verfahren zur Herstellung einer flachen Grabenisolation
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US7205248B2 (en) * 2003-02-04 2007-04-17 Micron Technology, Inc. Method of eliminating residual carbon from flowable oxide fill
US6838379B1 (en) 2003-09-30 2005-01-04 Lsi Logic Corporation Process for reducing impurity levels, stress, and resistivity, and increasing grain size of copper filler in trenches and vias of integrated circuit structures to enhance electrical performance of copper filler
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
TW200631095A (en) * 2005-01-27 2006-09-01 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
CN101490792B (zh) * 2006-07-20 2012-02-01 阿维扎技术有限公司 离子沉积设备
JP5675099B2 (ja) * 2006-07-20 2015-02-25 エスピーティーエス テクノロジーズ イーティー リミティド イオンソース
WO2008009892A1 (en) * 2006-07-20 2008-01-24 Aviza Technology Limited Plasma sources
US7888273B1 (en) 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
AU2009286000B2 (en) 2008-08-29 2012-11-01 Tropicana Products, Inc. Naturally sweetened juice beverage products
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
KR101758944B1 (ko) 2009-12-09 2017-07-18 노벨러스 시스템즈, 인코포레이티드 신규한 갭 충진 집적화
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8937011B2 (en) 2012-12-18 2015-01-20 Sandisk 3D Llc Method of forming crack free gap fill
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10343907B2 (en) 2014-03-28 2019-07-09 Asm Ip Holding B.V. Method and system for delivering hydrogen peroxide to a semiconductor processing chamber
US9431238B2 (en) 2014-06-05 2016-08-30 Asm Ip Holding B.V. Reactive curing process for semiconductor substrates
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US12060639B2 (en) 2019-04-19 2024-08-13 Lam Research Corporation Rapid flush purging during atomic layer deposition

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3822928A (en) 1971-08-02 1974-07-09 Bell Telephone Labor Inc Thin film light guide
US4096315A (en) 1976-12-15 1978-06-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Process for producing a well-adhered durable optical coating on an optical plastic substrate
US4397722A (en) 1981-12-31 1983-08-09 International Business Machines Corporation Polymers from aromatic silanes and process for their preparation
CA1204527A (en) 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
JPS5957437A (ja) * 1982-09-28 1984-04-03 Fujitsu Ltd 酸化珪素膜の形成方法
US4494303A (en) * 1983-03-31 1985-01-22 At&T Bell Laboratories Method of making dielectrically isolated silicon devices
US4759993A (en) * 1985-04-25 1988-07-26 Ovonic Synthetic Materials Co., Inc. Plasma chemical vapor deposition SiO2-x coated articles and plasma assisted chemical vapor deposition method of applying the coating
JPS61250032A (ja) * 1985-04-30 1986-11-07 Hitachi Chem Co Ltd シラノ−ルオリゴマ−液の製造法
US4812325A (en) * 1985-10-23 1989-03-14 Canon Kabushiki Kaisha Method for forming a deposited film
US4781942A (en) 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
JPS63110642A (ja) * 1986-10-28 1988-05-16 Seiko Epson Corp 分子層エピタキシヤル法
IT1226701B (it) 1988-07-29 1991-02-05 Eniricerche Spa Procedimento per la deposizione di organosilani su substrati di silicio o di ossido di silicio per dispositivi del tipo eos o chemfet.
CA1334911C (en) 1989-02-15 1995-03-28 David M. Dobuzinsky Process for the vapor deposition of polysilanes
JPH02278850A (ja) * 1989-04-20 1990-11-15 Fuji Electric Co Ltd 半導体装置の製造方法
EP0462893B1 (en) 1990-06-19 1995-04-12 Fujikura Ltd. Method for splicing and reinforcing carbon coated optical fibers
WO1992012535A1 (fr) * 1991-01-08 1992-07-23 Fujitsu Limited Procede de formation d'une couche en oxyde de silicium
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
WO1994001885A1 (en) 1992-07-04 1994-01-20 Christopher David Dobson A method of treating a semiconductor wafer
DE4202652C2 (de) 1992-01-30 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Aufbringen einer UV- und/oder elektronenstrahlempfindlichen Lackschicht
US5439780A (en) 1992-04-29 1995-08-08 At&T Corp. Energy sensitive materials and methods for their use
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
JPH0795548B2 (ja) * 1992-09-10 1995-10-11 アプライド マテリアルズ インコーポレイテッド 二酸化珪素膜の気相成長法
JP3439493B2 (ja) * 1992-12-01 2003-08-25 沖電気工業株式会社 半導体記憶装置の製造方法
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
JP3281209B2 (ja) 1995-01-30 2002-05-13 株式会社東芝 半導体装置の製造方法
FR2734402B1 (fr) 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate

Also Published As

Publication number Publication date
US6287989B1 (en) 2001-09-11
TW253974B (ja) 1995-08-11
CA2137928A1 (en) 1994-01-20
JP3262334B2 (ja) 2002-03-04
WO1994001885A1 (en) 1994-01-20
CN1089757A (zh) 1994-07-20
KR100286192B1 (ko) 2001-04-16
CN1042577C (zh) 1999-03-17
ATE187277T1 (de) 1999-12-15
DE69327176T2 (de) 2000-05-31
EP0731982B1 (en) 1999-12-01
US5874367A (en) 1999-02-23
EP0731982A1 (en) 1996-09-18
DE69327176D1 (de) 2000-01-05
CA2137928C (en) 2002-01-29
AU4506993A (en) 1994-01-31

Similar Documents

Publication Publication Date Title
JPH09502301A (ja) 半導体ウエハーを処理する方法
KR100440233B1 (ko) 반도체 기판 처리방법
US6548899B2 (en) Method of processing films prior to chemical vapor deposition using electron beam processing
US5457073A (en) Multi-level interconnection CMOS devices with SOG
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US7718553B2 (en) Method for forming insulation film having high density
JP5351450B2 (ja) 動的表面アニール処理のための吸収層
EP0536160B1 (en) Moisture-free sog process
JP2003523624A (ja) Ｃｖｄ蒸着膜の電子ビーム改質による低誘電率材料の形成
KR20010072415A (ko) 기질상에 필름을 형성하는 방법 및 장치
JPH0947722A (ja) シリカ系被膜の形成方法
US7094661B2 (en) Single and dual damascene techniques utilizing composite polymer dielectric film
US6136729A (en) Method for improving semiconductor dielectrics
JP2794671B2 (ja) Ｕｖおよび／または電子ビーム放射に感応するラッカフィルムの形成方法
JP3225331B2 (ja) Ｓｏｇ膜の形成方法及びオゾン処理装置
US10790135B2 (en) Method of manufacturing semiconductor device
JPH09249851A (ja) 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法
JPH09115898A (ja) 誘電体膜の成膜方法
JPH09326388A (ja) 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置
JPS59124729A (ja) 絶縁膜形成方法
JP2545818B2 (ja) レジスト膜及びそのレジストパタ−ンの形成方法
CN1302453A (zh) 用于对半导体衬底进行处理的方法和设备
LAYER Lee et a
JPH05140747A (ja) 膜形成装置およびこの装置を用いた膜形成方法
JPS59225529A (ja) 絶縁層の平坦化方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 12

EXPY Cancellation because of completion of term