JPS59225529A - 絶縁層の平坦化方法 - Google Patents
絶縁層の平坦化方法Info
- Publication number
- JPS59225529A JPS59225529A JP10039183A JP10039183A JPS59225529A JP S59225529 A JPS59225529 A JP S59225529A JP 10039183 A JP10039183 A JP 10039183A JP 10039183 A JP10039183 A JP 10039183A JP S59225529 A JPS59225529 A JP S59225529A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- oxide film
- coating
- flatten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000009413 insulation Methods 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 18
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229920001577 copolymer Polymers 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 2
- 150000008282 halocarbons Chemical class 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- -1 polysiloxane Polymers 0.000 abstract description 13
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 229920001296 polysiloxane Polymers 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 3
- 239000012530 fluid Substances 0.000 abstract description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 22
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、段差を有する下地表面に形成された絶縁層を
平坦化する方法に関する。
平坦化する方法に関する。
半導体集積回路の如き小型電子装置を製作する場合、絶
縁層と導体層とを順次形成すると共に写真蝕刻法によシ
上記絶縁層及び導体層を所定のノｆターンに加工するた
め、それらのＡ’ターニングによシいくつかの膜層の厚
さになぞらえる高さ変化が生じる。この高さ変化は、装
置表面に非常に大きな段差を生じさせる。そして、この
ような段差がある表面上に導体層、例えばアルミニウム
膜を蒸着等の手法で付着させた場合、アルミニウム膜が
段差の側面で薄くなったシ段差が急峻なところでは全く
付着しない状態となシ、導体層の断線が生じたシ、アル
ミニラ ゛・ム膜を加工する目的で形成されるレジス
トパターンの解像性が損われたシし、また製品の歩留シ
を低下させたシ、使用時の故障率を高めることにもなる
。
縁層と導体層とを順次形成すると共に写真蝕刻法によシ
上記絶縁層及び導体層を所定のノｆターンに加工するた
め、それらのＡ’ターニングによシいくつかの膜層の厚
さになぞらえる高さ変化が生じる。この高さ変化は、装
置表面に非常に大きな段差を生じさせる。そして、この
ような段差がある表面上に導体層、例えばアルミニウム
膜を蒸着等の手法で付着させた場合、アルミニウム膜が
段差の側面で薄くなったシ段差が急峻なところでは全く
付着しない状態となシ、導体層の断線が生じたシ、アル
ミニラ ゛・ム膜を加工する目的で形成されるレジス
トパターンの解像性が損われたシし、また製品の歩留シ
を低下させたシ、使用時の故障率を高めることにもなる
。
従来、上述した導体層゛の断線を防止するため、導体層
を形成する前の絶縁膜表面を平坦化する方法として、例
えば別０２に燐を含ませたガラス層を１０００Ｃ℃）以
上の加熱処理によって塑性流動させる所謂ガラスフロー
法、オルガノシラン等の有機系物質を塗布し焼結する所
謂塗布法、或いは絶縁膜を逆スパツタして平坦にする逆
スパツタ法等が知られている。
を形成する前の絶縁膜表面を平坦化する方法として、例
えば別０２に燐を含ませたガラス層を１０００Ｃ℃）以
上の加熱処理によって塑性流動させる所謂ガラスフロー
法、オルガノシラン等の有機系物質を塗布し焼結する所
謂塗布法、或いは絶縁膜を逆スパツタして平坦にする逆
スパツタ法等が知られている。
しかｔ／ 、前記ガラス７０−法では、高温処理が必要
なため、導体層として低融点金属例えばアルミニウムが
形成された後に導体層を設けるだめの相互間め絶縁膜に
は適用できず、しかも半導体基板内に予め導入されてい
る不純物、例えば燐、砒素、硼素、が高温処理過程で再
分布するため半導体装置の高密度化及び高速化には適し
ていない。また、前記塗布法では緻密な絶縁膜を得るの
が困難なため吸湿性が大きく、しかもピンホールが多い
等のためアルミニウムの導体層が腐食したシ配線相互間
に、リーク電流が生じたシする欠点がある。さらに、前
記逆スパツタ法では下地としてのアルミニウム配線や多
結晶シリコン等との十分なエツチング選択比が得られず
、またエツチング速度が低いという欠点がある。
なため、導体層として低融点金属例えばアルミニウムが
形成された後に導体層を設けるだめの相互間め絶縁膜に
は適用できず、しかも半導体基板内に予め導入されてい
る不純物、例えば燐、砒素、硼素、が高温処理過程で再
分布するため半導体装置の高密度化及び高速化には適し
ていない。また、前記塗布法では緻密な絶縁膜を得るの
が困難なため吸湿性が大きく、しかもピンホールが多い
等のためアルミニウムの導体層が腐食したシ配線相互間
に、リーク電流が生じたシする欠点がある。さらに、前
記逆スパツタ法では下地としてのアルミニウム配線や多
結晶シリコン等との十分なエツチング選択比が得られず
、またエツチング速度が低いという欠点がある。
そこで最近、絶縁膜上にレジストを塗布してレジスト表
面を平坦にした後、例えば反応性イオンエツチング法に
ょシレジスト及び絶縁膜の表面をエツチングする方法が
提案されている。
面を平坦にした後、例えば反応性イオンエツチング法に
ょシレジスト及び絶縁膜の表面をエツチングする方法が
提案されている。
しかしながら、この方法ではレジスト及び絶縁膜のエツ
チング速度を等しくすることが困難であシ、さらにレジ
ストを絶縁層の微細な溝に完全に埋めることができない
という欠点があった。
チング速度を等しくすることが困難であシ、さらにレジ
ストを絶縁層の微細な溝に完全に埋めることができない
という欠点があった。
またエツチング後の絶縁膜表面はレジスト塗布時の形状
であシ、絶縁膜の表面形状を微細にコントロールするこ
とは不可能であった。
であシ、絶縁膜の表面形状を微細にコントロールするこ
とは不可能であった。
本発明の目的は、急峻な表面形状を持つ絶縁層の表面を
容易、かつ制御性良く平坦化することができ、半導体装
置の歩留り向上及び信頼性向上等に寄与し得る絶縁層の
平坦化方法を提供することにある。
容易、かつ制御性良く平坦化することができ、半導体装
置の歩留り向上及び信頼性向上等に寄与し得る絶縁層の
平坦化方法を提供することにある。
本発明の骨子は、表面平坦化のための被膜として、従来
用いられていたレジストの代勺にポリシロキサンまたは
シロキサンを含む共重合体からなる被膜を用！ることに
ある。
用いられていたレジストの代勺にポリシロキサンまたは
シロキサンを含む共重合体からなる被膜を用！ることに
ある。
すなわち本発明は、絶縁層の平坦化に際し、段差或いは
凹凸を有する下地表面上にシリコン酸化膜からなる第１
の被膜を形成した？ち、この被膜上にポリシロキサンま
たはシロキサンを含む共重合体からなる第２の被膜を塗
布形成し、次いで熱処理を施し十記第２．の被膜を流動
させて該被膜表面を平坦化し、しかるのち反応性イオン
エツチング法を用い上記第１及び第２の被膜をエツチン
グ速度が同等になる条件で全面エツチングするようにし
た方法である。
凹凸を有する下地表面上にシリコン酸化膜からなる第１
の被膜を形成した？ち、この被膜上にポリシロキサンま
たはシロキサンを含む共重合体からなる第２の被膜を塗
布形成し、次いで熱処理を施し十記第２．の被膜を流動
させて該被膜表面を平坦化し、しかるのち反応性イオン
エツチング法を用い上記第１及び第２の被膜をエツチン
グ速度が同等になる条件で全面エツチングするようにし
た方法である。
本発明によれば、熱的に流動させた第２の被膜の表面形
状が絶縁層表面形状に反映されるため、従来試みられて
いたレジスト等をスビンコートシて用いる方法等に比べ
て表面の平坦性が著しく改善される。すなわち、ポリシ
ロキサン等の第２の被膜は熱的流動性にょシその表面が
略完全に平坦化され、しかも硬化する際にも収縮を伴わ
ないので、レジスト等に比して平、損性が優れている。
状が絶縁層表面形状に反映されるため、従来試みられて
いたレジスト等をスビンコートシて用いる方法等に比べ
て表面の平坦性が著しく改善される。すなわち、ポリシ
ロキサン等の第２の被膜は熱的流動性にょシその表面が
略完全に平坦化され、しかも硬化する際にも収縮を伴わ
ないので、レジスト等に比して平、損性が優れている。
さらに、この種の被膜は多量の □シリコンと酸素を
構成元素として含みシリコン酸化膜からなる第１の被膜
と材質が類似しているので、容易にシリコン酸化膜と同
程度のエツチング速度を有する条件を選択することがで
きる０その結果反応性イオンエツチングによる全面エツ
チング工程において、各被膜のエツチング速度の違いに
よりエツチング後の平坦度が低 □下する等の不都合
は生じない。
構成元素として含みシリコン酸化膜からなる第１の被膜
と材質が類似しているので、容易にシリコン酸化膜と同
程度のエツチング速度を有する条件を選択することがで
きる０その結果反応性イオンエツチングによる全面エツ
チング工程において、各被膜のエツチング速度の違いに
よりエツチング後の平坦度が低 □下する等の不都合
は生じない。
したがって、半導体装置の歩留シ及び信頼性の向上に極
めて有効である。
めて有効である。
第１図〜第６図は本発明の一実施例を説明するための工
程断面図である。ここではＭＯ８型半導体素子を多層配
線技術を用いて製造する場合を例にして説明する。まず
、第１図に示す如くシリコン基板１上に能動素子領域が
形成され、第１のＡｔ−８ｔ合金配線パターンが形成さ
れているものとする。ここで、図中２は拡散層、３はシ
リコン酸化膜、４はＡｔ−８ｉ合金膜を示している。次
に、第２図に示す如く全面にＬＰＣＶＤ法によシリコン
酸化膜（ｉｌの被膜）５を約１〔μｍ〕の厚さに被覆し
た。その後、第３図に示す如くスピンコード法により約
０．８ （Ｔｈｍ）の厚さに分子量１５万のポリビニル
メチルシロキサン膜（軟化点は常温以下）（第２の被膜
）６を塗布形成した。このとき、第２の被膜６の表面は
緩やかであるが凹凸を有している。次いで、２００〔℃
〕３０分のベーキングを行なった。これにより、。
程断面図である。ここではＭＯ８型半導体素子を多層配
線技術を用いて製造する場合を例にして説明する。まず
、第１図に示す如くシリコン基板１上に能動素子領域が
形成され、第１のＡｔ−８ｔ合金配線パターンが形成さ
れているものとする。ここで、図中２は拡散層、３はシ
リコン酸化膜、４はＡｔ−８ｉ合金膜を示している。次
に、第２図に示す如く全面にＬＰＣＶＤ法によシリコン
酸化膜（ｉｌの被膜）５を約１〔μｍ〕の厚さに被覆し
た。その後、第３図に示す如くスピンコード法により約
０．８ （Ｔｈｍ）の厚さに分子量１５万のポリビニル
メチルシロキサン膜（軟化点は常温以下）（第２の被膜
）６を塗布形成した。このとき、第２の被膜６の表面は
緩やかであるが凹凸を有している。次いで、２００〔℃
〕３０分のベーキングを行なった。これにより、。
ポリビニルメチルシロキサン膜６が流ｍ’ｉｔ起；ｃし
第４図に示す如くその表面が略完全に平坦となった。次
いで、第２の被膜６に遠紫外光を１０分間照射し、この
被膜６の流動性を消失せしめた。このとき、第２の被膜
６は収縮を伴うことなく架橋反応によシ硬化しており、
硬化に伴い平坦度が損われることはなかった。
第４図に示す如くその表面が略完全に平坦となった。次
いで、第２の被膜６に遠紫外光を１０分間照射し、この
被膜６の流動性を消失せしめた。このとき、第２の被膜
６は収縮を伴うことなく架橋反応によシ硬化しており、
硬化に伴い平坦度が損われることはなかった。
次に、第４図に示す状態の試料を平行平板型電極構造を
有する真空容器の高周波電力印加側の電極面上に載置し
、容器内にＣＦ４（とＨ２の混合）ガスを導入し圧力３
０ ［ｍ ｔｏｒｒ）、高周波電力１５０ ［Ｗ］の条
件下で反応性イオンエツチングを行った。このとき、ポ
リビニルメチルシロキサン膜６とシリコン酸化膜５との
各エツチング速度は略等しいものであった。処理時間２
０分で第５図に示す如くポリビニルメチルシロキサン膜
６のエツチングと同時にシリコン酸化膜５の凸部がエツ
チングされた。そして、シリコン酸化膜５の表面は極め
て平坦度のよいものとなった。
有する真空容器の高周波電力印加側の電極面上に載置し
、容器内にＣＦ４（とＨ２の混合）ガスを導入し圧力３
０ ［ｍ ｔｏｒｒ）、高周波電力１５０ ［Ｗ］の条
件下で反応性イオンエツチングを行った。このとき、ポ
リビニルメチルシロキサン膜６とシリコン酸化膜５との
各エツチング速度は略等しいものであった。処理時間２
０分で第５図に示す如くポリビニルメチルシロキサン膜
６のエツチングと同時にシリコン酸化膜５の凸部がエツ
チングされた。そして、シリコン酸化膜５の表面は極め
て平坦度のよいものとなった。
次に、第６図に示す如く全面に約０．８（μｍ〕の厚さ
にＬＰＣＶＤ法によシシリコ（ン酸化膜７を被着した。
にＬＰＣＶＤ法によシシリコ（ン酸化膜７を被着した。
このとき、下地表面が平坦であるため、シリコン酸化膜
７は平坦度良く形成された。この後、レジストパターン
を形成し、スルホール・コンタクトホールの開口を行な
った。さらに、全面に第２のＡ／！、−８ｉ合金膜（図
示せず）を約１〔μｍ〕の厚さに設け、第２の配線パタ
ーン形成を行ない２層配線ＭＯ８型半導体素子の製造を
行なった。ここで、上記第２のＡｔ−８ｔ合金膜は、下
地の段差形状が緩和されていたため、段切れ等の膜質の
不良は認められず、また第２のＡｔ−８１合金膜を加工
する目的で形成されたレジメ） ／ＩＰターンは下地が
平坦であったため非常に高解像力であシ、これによシ従
来に比べ、よシ微細な配線パターンが信頼性よく製造で
きた。
７は平坦度良く形成された。この後、レジストパターン
を形成し、スルホール・コンタクトホールの開口を行な
った。さらに、全面に第２のＡ／！、−８ｉ合金膜（図
示せず）を約１〔μｍ〕の厚さに設け、第２の配線パタ
ーン形成を行ない２層配線ＭＯ８型半導体素子の製造を
行なった。ここで、上記第２のＡｔ−８ｔ合金膜は、下
地の段差形状が緩和されていたため、段切れ等の膜質の
不良は認められず、また第２のＡｔ−８１合金膜を加工
する目的で形成されたレジメ） ／ＩＰターンは下地が
平坦であったため非常に高解像力であシ、これによシ従
来に比べ、よシ微細な配線パターンが信頼性よく製造で
きた。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記第１の被膜はＢＳＧ′やＢＰＳＧ膜で
あってもよい。また、第２の被膜はポリビニルメチルシ
ロキサンに限定されるもの□ではなく、ポリジメチルシ
ロキサンであってもよい。さらに、ポリシロキサンの他
、同程度の熱的流動性を有するものであればシロキサン
を含む非重合体であっても良い。また、第２の被膜を硬
化させる手段は遠紫外光の照射に限らず、紫外光、Ｘ線
照射や電子線照射であってもよい。
い。例えば、前記第１の被膜はＢＳＧ′やＢＰＳＧ膜で
あってもよい。また、第２の被膜はポリビニルメチルシ
ロキサンに限定されるもの□ではなく、ポリジメチルシ
ロキサンであってもよい。さらに、ポリシロキサンの他
、同程度の熱的流動性を有するものであればシロキサン
を含む非重合体であっても良い。また、第２の被膜を硬
化させる手段は遠紫外光の照射に限らず、紫外光、Ｘ線
照射や電子線照射であってもよい。
さらに、上記硬化手段は必ずしも必要ではなく）第２の
被膜が流動性を有している状態で該被膜のエツチングを
行うことも可能である。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
被膜が流動性を有している状態で該被膜のエツチングを
行うことも可能である。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
第１図、第２図、第３図、第４図、第５図及び第６図は
本発明の一実施例を説明するだめの工程断面図である。 １・・・シリコン基板、２・・・拡散層、３・・・シリ
コン酸化膜、４・・・Ａｔ−８ｔ合金膜、５・・・シリ
コン酸化膜（第１の被膜）、６・・・ポリビニルメチル
シロ、キＸン腺（第２の被膜）、７・・・シリコン酸化
膜０
本発明の一実施例を説明するだめの工程断面図である。 １・・・シリコン基板、２・・・拡散層、３・・・シリ
コン酸化膜、４・・・Ａｔ−８ｔ合金膜、５・・・シリ
コン酸化膜（第１の被膜）、６・・・ポリビニルメチル
シロ、キＸン腺（第２の被膜）、７・・・シリコン酸化
膜０
Claims (3)
- （１）段差或いは凹凸を有する下地表面上に、シリコン
酸化膜からなる第１の被膜を形成する工程と、上記第１
の被膜上に、テリシロキサンまたはシロキサンを含む共
重合体からなるＭ２の被膜を塗布形成する工程と、熱処
理を施し上記第２の被膜を流動させて該被膜表面を平坦
化する工程と、次いで反応性イオンエツチング法を用い
上記第１□及び第２の被膜をエツチング速度が同等にな
る条件で全面一、′チン〉する工程とを具備したことを
特徴とする絶縁層の平坦化方法。 - （２） 前記全面エツチングに際″し、反応性ガスと
してハロカーグンを用いたことを特徴とする特許請求の
範囲第１項記載の絶縁層の平坦化方法０ - （３） 前記全面エツチングに際し、予め第２の被膜
ＫＸａ若しくは遠紫外線を照射し該被膜を硬化せしめる
ことを特徴とする特許請求の範囲第１項記載の絶縁層の
平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10039183A JPS59225529A (ja) | 1983-06-06 | 1983-06-06 | 絶縁層の平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10039183A JPS59225529A (ja) | 1983-06-06 | 1983-06-06 | 絶縁層の平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59225529A true JPS59225529A (ja) | 1984-12-18 |
Family
ID=14272691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10039183A Pending JPS59225529A (ja) | 1983-06-06 | 1983-06-06 | 絶縁層の平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183531A (ja) * | 1986-02-07 | 1987-08-11 | Nippon Telegr & Teleph Corp <Ntt> | エツチングによる平坦化膜の形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
| JPS56125856A (en) * | 1980-03-07 | 1981-10-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS582043A (ja) * | 1981-06-29 | 1983-01-07 | Fujitsu Ltd | 多層配線層の形成方法 |
-
1983
- 1983-06-06 JP JP10039183A patent/JPS59225529A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
| JPS56125856A (en) * | 1980-03-07 | 1981-10-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS582043A (ja) * | 1981-06-29 | 1983-01-07 | Fujitsu Ltd | 多層配線層の形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183531A (ja) * | 1986-02-07 | 1987-08-11 | Nippon Telegr & Teleph Corp <Ntt> | エツチングによる平坦化膜の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185296A (en) | Method for forming a dielectric thin film or its pattern of high accuracy on a substrate | |
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| JPH08181210A (ja) | 半導体装置の製造方法 | |
| JPS59154029A (ja) | 絶縁膜形成方法 | |
| JPS59214240A (ja) | 半導体装置の製造方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| KR940005723B1 (ko) | 반도체 장치 | |
| JPS59225529A (ja) | 絶縁層の平坦化方法 | |
| US6784092B2 (en) | Method of forming insulating film and method of manufacturing semiconductor device | |
| JP4223012B2 (ja) | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 | |
| JPS6091632A (ja) | 薄膜形成方法 | |
| JP2646878B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6332260B2 (ja) | ||
| JPH0329298B2 (ja) | ||
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| KR100273224B1 (ko) | 반도체소자의평탄화막형성방법 | |
| JPH10135605A (ja) | 薄膜形成方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JPS59225526A (ja) | 平坦化方法 | |
| JPS5969950A (ja) | 多層配線形成方法 | |
| JPS61232636A (ja) | 半導体装置の製造方法 | |
| US20030143847A1 (en) | Method of forming low dielectric constant insulating layer and method of manufacturing semiconductor device | |
| KR20010062022A (ko) | 절연막의 형성방법 | |
| JPH0590425A (ja) | 多層配線形成法 |