JPH0946141A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPH0946141A JPH0946141A JP7191331A JP19133195A JPH0946141A JP H0946141 A JPH0946141 A JP H0946141A JP 7191331 A JP7191331 A JP 7191331A JP 19133195 A JP19133195 A JP 19133195A JP H0946141 A JPH0946141 A JP H0946141A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- bias voltage
- operational amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 8
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 229920006395 saturated elastomer Polymers 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】電力増幅用ＧａＡｓＦＥＴを飽和領域近くで動
作させた場合でも、ゲートバイアス電圧を一定に維持し
て飽和出力電力の低下を防止する。 【解決手段】オペアンプ２３の出力をトランジスタ２４
により電流増幅してＧａＡｓＦＥＴ１のゲートへゲート
バイアス電圧Ｖｇとして供給する。オペアンプ２３の一
方の入力端にゲートバイアス電圧Ｖｇを帰還し、他方の
入力端に分圧抵抗２１，２２により得た電圧を供給し、
ボルテージフォロワとして機能させる。
作させた場合でも、ゲートバイアス電圧を一定に維持し
て飽和出力電力の低下を防止する。 【解決手段】オペアンプ２３の出力をトランジスタ２４
により電流増幅してＧａＡｓＦＥＴ１のゲートへゲート
バイアス電圧Ｖｇとして供給する。オペアンプ２３の一
方の入力端にゲートバイアス電圧Ｖｇを帰還し、他方の
入力端に分圧抵抗２１，２２により得た電圧を供給し、
ボルテージフォロワとして機能させる。
Description
【０００１】
【発明の属する技術分野】本発明はバイアス回路に関
し、特に電力増幅用ＧａＡｓＦＥＴ（電界効果トランジ
スタ）のゲートヘバイアス電圧を供給するバイアス回路
に関する。
し、特に電力増幅用ＧａＡｓＦＥＴ（電界効果トランジ
スタ）のゲートヘバイアス電圧を供給するバイアス回路
に関する。
【０００２】
【従来の技術】図２は従来のバイアス回路を示してい
る。ここで、マイクロ波電力増幅用のＧａＡｓＦＥＴ１
は、ソース（Ｓ）が接地され、ドレイン（Ｄ）にドレイ
ン電圧Ｖｄが供給され、また、ゲート（Ｇ）にはバイア
ス回路３からゲートバイアス電圧Ｖｇが供給されて、ゲ
ート（Ｇ）に入力するＲＦ入力信号Ｓ１を電力増幅して
ドレイン（Ｄ）から出力する。
る。ここで、マイクロ波電力増幅用のＧａＡｓＦＥＴ１
は、ソース（Ｓ）が接地され、ドレイン（Ｄ）にドレイ
ン電圧Ｖｄが供給され、また、ゲート（Ｇ）にはバイア
ス回路３からゲートバイアス電圧Ｖｇが供給されて、ゲ
ート（Ｇ）に入力するＲＦ入力信号Ｓ１を電力増幅して
ドレイン（Ｄ）から出力する。
【０００３】バイアス回路３は、二つの抵抗３１，３２
によりバイアス電圧Ｖｇｇを分圧してゲートバイアス電
圧Ｖｇを生成している。この場合、ＧａＡｓＦＥＴ１が
Ｂ級ないしＣ級の増幅動作を行うように、ゲートバイア
ス電圧Ｖｇは負電位としている。また、ゲート電流によ
るゲートバイアス電圧Ｖｇへの影響が少なくなるよう
に、バイアス回路３の抵抗３１，３２を選定している。
によりバイアス電圧Ｖｇｇを分圧してゲートバイアス電
圧Ｖｇを生成している。この場合、ＧａＡｓＦＥＴ１が
Ｂ級ないしＣ級の増幅動作を行うように、ゲートバイア
ス電圧Ｖｇは負電位としている。また、ゲート電流によ
るゲートバイアス電圧Ｖｇへの影響が少なくなるよう
に、バイアス回路３の抵抗３１，３２を選定している。
【０００４】
【発明が解決しようとする課題】上述したように従来の
バイアス回路は、分圧抵抗を使用した簡単な構成である
が、しかし、入力信号レベルが増大していくとゲート電
流も増大して無視できなくなり、入出力特性の飽和領域
に近づくにつれてゲートバイアス電圧が変動し、所望の
特性が得られないという問題点がある。。
バイアス回路は、分圧抵抗を使用した簡単な構成である
が、しかし、入力信号レベルが増大していくとゲート電
流も増大して無視できなくなり、入出力特性の飽和領域
に近づくにつれてゲートバイアス電圧が変動し、所望の
特性が得られないという問題点がある。。
【０００５】すなわち、信号レベルが小さいときにはソ
ースからゲート方向に流れていたゲート電流が、信号レ
ベルの増大によってゲートからソース方向に逆方向に流
れて、ゲートバイアス電圧を更に深く負電位にさせる。
このため出力電力が、バイアス電圧を一定に維持しとき
の飽和出力電力よりも低下することになる。
ースからゲート方向に流れていたゲート電流が、信号レ
ベルの増大によってゲートからソース方向に逆方向に流
れて、ゲートバイアス電圧を更に深く負電位にさせる。
このため出力電力が、バイアス電圧を一定に維持しとき
の飽和出力電力よりも低下することになる。
【０００６】本発明の目的は、電力増幅用ＧａＡｓＦＥ
Ｔを飽和領域近くで動作させた場合でも、ゲートバイア
ス電圧を一定に維持して飽和出力電力の低下を防止でき
るバイアス回路を提供することにある。
Ｔを飽和領域近くで動作させた場合でも、ゲートバイア
ス電圧を一定に維持して飽和出力電力の低下を防止でき
るバイアス回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のバイアス回路
は、オペアンプの出力端に接続した電流増幅素子を介し
て電力増幅用ＧａＡｓＦＥＴのゲートにゲートバイアス
電圧を供給し、このゲートバイアス電圧をオペアンプの
一方の入力端に帰還し、一定電圧を分圧した得たバイア
ス電圧をオペアンプの他方の入力端に供給してボルテー
ジフォロワとして機能させることにより、ＧａＡｓＦＥ
Ｔのゲートバイアス電圧をゲート電流の変化に対して一
定に維持する。
は、オペアンプの出力端に接続した電流増幅素子を介し
て電力増幅用ＧａＡｓＦＥＴのゲートにゲートバイアス
電圧を供給し、このゲートバイアス電圧をオペアンプの
一方の入力端に帰還し、一定電圧を分圧した得たバイア
ス電圧をオペアンプの他方の入力端に供給してボルテー
ジフォロワとして機能させることにより、ＧａＡｓＦＥ
Ｔのゲートバイアス電圧をゲート電流の変化に対して一
定に維持する。
【０００８】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施形態を示す回路図で
ある。ここで、ＧａＡｓＦＥＴ１は、ソース（Ｓ）が接
地され、ドレイン（Ｄ）にドレイン電圧Ｖｄが供給さ
れ、また、ゲート（Ｇ）にはバイアス回路２からゲート
バイアス電圧Ｖｇが供給されて、ゲート（Ｇ）に入力す
るＲＦ入力信号Ｓ１を電力増幅してドレイン（Ｄ）から
出力信号Ｓ２として出力する。この場合、ＧａＡｓＦＥ
Ｔ１がＢ級ないしＣ級の増幅動作を行うように、ソース
に対して負電位のゲートバイアス電圧Ｖｇを供給する。
ある。ここで、ＧａＡｓＦＥＴ１は、ソース（Ｓ）が接
地され、ドレイン（Ｄ）にドレイン電圧Ｖｄが供給さ
れ、また、ゲート（Ｇ）にはバイアス回路２からゲート
バイアス電圧Ｖｇが供給されて、ゲート（Ｇ）に入力す
るＲＦ入力信号Ｓ１を電力増幅してドレイン（Ｄ）から
出力信号Ｓ２として出力する。この場合、ＧａＡｓＦＥ
Ｔ１がＢ級ないしＣ級の増幅動作を行うように、ソース
に対して負電位のゲートバイアス電圧Ｖｇを供給する。
【００１０】バイアス回路２は、分圧用の抵抗２１，２
２と、ボルテージフォロワとして機能するオペアンプ２
３と、ソースフォロワとして電流増幅するＦＥＴ２４
と、ソースフォロワ用の抵抗２５とを有し、バイアス電
圧Ｖｇｇ（負電位）を受けてゲートバイアス電圧Ｖｇ
（負電位）を生成する。
２と、ボルテージフォロワとして機能するオペアンプ２
３と、ソースフォロワとして電流増幅するＦＥＴ２４
と、ソースフォロワ用の抵抗２５とを有し、バイアス電
圧Ｖｇｇ（負電位）を受けてゲートバイアス電圧Ｖｇ
（負電位）を生成する。
【００１１】ところで、オペアンプ２３の＋入力端に
は、バイアス電圧Ｖｇｇが抵抗２１，２２により分圧さ
れて供給され、また、オペアンプ２３の−入力端には、
ＧａＡｓＦＥＴ１のゲートに供給されるゲートバイアス
電圧Ｖｇが帰還されている。これにより、オペアンプ２
３はボルテージフォロワとして機能し、ゲートバイアス
電圧Ｖｇとオペアンプ２３の＋入力端の電圧とが等しく
なるように動作する。
は、バイアス電圧Ｖｇｇが抵抗２１，２２により分圧さ
れて供給され、また、オペアンプ２３の−入力端には、
ＧａＡｓＦＥＴ１のゲートに供給されるゲートバイアス
電圧Ｖｇが帰還されている。これにより、オペアンプ２
３はボルテージフォロワとして機能し、ゲートバイアス
電圧Ｖｇとオペアンプ２３の＋入力端の電圧とが等しく
なるように動作する。
【００１２】また、ＧａＡｓＦＥＴ１のゲート電流が逆
方向に増大することによるオペアンプ２３への影響をな
くすために、ＦＥＴ２４および抵抗２５を付加して電圧
利得＝１のソースフォロワとして機能させている。
方向に増大することによるオペアンプ２３への影響をな
くすために、ＦＥＴ２４および抵抗２５を付加して電圧
利得＝１のソースフォロワとして機能させている。
【００１３】次に動作を説明する。
【００１４】いま、ＧａＡｓＦＥＴ１のソースからゲー
ト方向のゲート電流をＩｓｇとし、ゲートからソース方
向のゲート電流をＩｇｓとし、ゲートからソース方向の
電流を正とすれば、全ゲート電流Ｉｇは、 Ｉｇ＝Ｉｇｓ−Ｉｓｇ ……（１）となる。
ト方向のゲート電流をＩｓｇとし、ゲートからソース方
向のゲート電流をＩｇｓとし、ゲートからソース方向の
電流を正とすれば、全ゲート電流Ｉｇは、 Ｉｇ＝Ｉｇｓ−Ｉｓｇ ……（１）となる。
【００１５】ここで、ＧａＡｓＦＥＴ１のゲートには負
電位のゲートバイアス電圧Ｖｇを印加してＢ級ないしＣ
級の増幅動作を行うようにしているので、ＲＦ入力信号
レベルの増大につれてＩｇｓは増大していく。なお、Ｉ
ｓｇの電流値はほぼ一定である。
電位のゲートバイアス電圧Ｖｇを印加してＢ級ないしＣ
級の増幅動作を行うようにしているので、ＲＦ入力信号
レベルの増大につれてＩｇｓは増大していく。なお、Ｉ
ｓｇの電流値はほぼ一定である。
【００１６】さて、ＲＦ入力信号レベルが小さいとき
は、Ｉｇｓ≒０であるから、ソースからゲート方向の電
流Ｉｓｇが抵抗２５に流れ込む。このとき電流Ｉｓｇ
は、抵抗２５に流れているＦＥＴ２４のドレイン電流と
は同方向に流れてゲートバイアス電圧Ｖｇを変化させる
ように作用するが、ＦＥＴ２４のドレイン電流を電流Ｉ
ｓｇ分だけ減少させように動作して、ゲートバイアス電
圧Ｖｇを一定に維持する。
は、Ｉｇｓ≒０であるから、ソースからゲート方向の電
流Ｉｓｇが抵抗２５に流れ込む。このとき電流Ｉｓｇ
は、抵抗２５に流れているＦＥＴ２４のドレイン電流と
は同方向に流れてゲートバイアス電圧Ｖｇを変化させる
ように作用するが、ＦＥＴ２４のドレイン電流を電流Ｉ
ｓｇ分だけ減少させように動作して、ゲートバイアス電
圧Ｖｇを一定に維持する。
【００１７】ＲＦ入力信号レベルが増大していくと、ゲ
ートからソース方向の電流Ｉｇｓが増大し、Ｉｇｓ＝Ｉ
ｓｇのときにゲート電流Ｉｇ＝０となり、更にＲＦ入力
信号レベルが増大すると、ゲートからソース方向の電流
Ｉｇｓが支配的になる。この場合、電流Ｉｇｓは、ＦＥ
Ｔ２４のドレイン電流と逆方向に抵抗２５を流れてゲー
トバイアス電圧Ｖｇを変化させるように作用するが、Ｆ
ＥＴ２４のドレイン電流を電流Ｉｇｓ分だけ増加させる
ように動作して、抵抗２５を流れる電流を一定にし、ゲ
ートバイアス電圧Ｖｇを一定に維持する。
ートからソース方向の電流Ｉｇｓが増大し、Ｉｇｓ＝Ｉ
ｓｇのときにゲート電流Ｉｇ＝０となり、更にＲＦ入力
信号レベルが増大すると、ゲートからソース方向の電流
Ｉｇｓが支配的になる。この場合、電流Ｉｇｓは、ＦＥ
Ｔ２４のドレイン電流と逆方向に抵抗２５を流れてゲー
トバイアス電圧Ｖｇを変化させるように作用するが、Ｆ
ＥＴ２４のドレイン電流を電流Ｉｇｓ分だけ増加させる
ように動作して、抵抗２５を流れる電流を一定にし、ゲ
ートバイアス電圧Ｖｇを一定に維持する。
【００１８】なお、ＦＥＴ２４の代りに、エミッタフォ
ロワ接続されたバイポーラトランジスタを使用しても同
様な効果が得られることは明らかである。
ロワ接続されたバイポーラトランジスタを使用しても同
様な効果が得られることは明らかである。
【００１９】
【発明の効果】以上説明したように本発明によれば、オ
ペアンプの出力を電流増幅してＧａＡｓＦＥＴへゲート
バイアス電圧として供給し、オペアンプの一方の入力端
にゲートバイアス電圧を帰還し、他方の入力端に分圧抵
抗により得た電圧を供給してボルテージフォロワとして
機能させることにより、ＧａＡｓＦＥＴのゲート電流の
変化に対してゲートバイアス電圧を一定に維持できるの
で、ＧａＡｓＦＥＴを飽和領域の近くで動作させた場合
でも、飽和出力電力の低下を防止できる。なお、実際の
回路において、従来に比べて飽和出力電力を２〜３ｄＢ
改善できた。
ペアンプの出力を電流増幅してＧａＡｓＦＥＴへゲート
バイアス電圧として供給し、オペアンプの一方の入力端
にゲートバイアス電圧を帰還し、他方の入力端に分圧抵
抗により得た電圧を供給してボルテージフォロワとして
機能させることにより、ＧａＡｓＦＥＴのゲート電流の
変化に対してゲートバイアス電圧を一定に維持できるの
で、ＧａＡｓＦＥＴを飽和領域の近くで動作させた場合
でも、飽和出力電力の低下を防止できる。なお、実際の
回路において、従来に比べて飽和出力電力を２〜３ｄＢ
改善できた。
【図１】本発明の一実施形態を示す回路図である。
【図２】従来のバイアス回路を示す回路図である。
１ 電力増幅用のＧａＡｓＦＥＴ ２ バイアス回路 ２１，２２，２５ 抵抗 ２３ オペアンプ ２４ 電流増幅用のＦＥＴ Ｉｓｇ ソースからゲート方向のゲート電流 Ｉｇｓ ゲートからソース方向のゲート電流 Ｖｇ ゲートバイアス電圧 Ｓ１ ＲＦ入力信号
Claims (2)
- 【請求項１】 電力増幅用ＧａＡｓＦＥＴのゲートへバ
イアス電圧を供給するバイアス回路であって、 オペアンプと、このオペアンプの出力を電流増幅して前
記ＧａＡｓＦＥＴのゲートへ前記バイアス電圧として出
力する電流増幅素子と、一定電圧を分圧して前記バイア
ス電圧の電圧値に等しい電圧を生成する抵抗とを有し、 前記オペアンプの一方の入力端に前記バイアス電圧を帰
還し前記オペアンプの他方の入力端に前記抵抗により生
成された電圧を供給してなることを特徴とするバイアス
回路。 - 【請求項２】 前記電流増幅素子が、ソースフォロワも
しくはエミッタフォロワ接続されたトランジスタである
ことを特徴とする請求項１記載のバイアス回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7191331A JPH0946141A (ja) | 1995-07-27 | 1995-07-27 | バイアス回路 |
| GB9615566A GB2303752B (en) | 1995-07-27 | 1996-07-24 | Bias circuit |
| US08/686,362 US5764098A (en) | 1995-07-27 | 1996-07-24 | Bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7191331A JPH0946141A (ja) | 1995-07-27 | 1995-07-27 | バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0946141A true JPH0946141A (ja) | 1997-02-14 |
Family
ID=16272785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7191331A Pending JPH0946141A (ja) | 1995-07-27 | 1995-07-27 | バイアス回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5764098A (ja) |
| JP (1) | JPH0946141A (ja) |
| GB (1) | GB2303752B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8164360B2 (en) | 2007-03-06 | 2012-04-24 | Fujitsu Semiconductor Limited | Semiconductor output circuit, external output signal generation method, and semiconductor device |
| JP2012531119A (ja) * | 2009-06-18 | 2012-12-06 | クゥアルコム・インコーポレイテッド | ワイヤレス機器のオーバードライブ状態検出回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205171B1 (en) * | 1998-05-08 | 2001-03-20 | Industrial Technology Research Institute | Antenna selector switch |
| SE516012C2 (sv) * | 1999-01-25 | 2001-11-05 | Ericsson Telefon Ab L M | Styreförspänningsanordning |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847171B2 (ja) * | 1977-02-25 | 1983-10-20 | パウル・ライム | 一体構成の額縁 |
| JPH04326408A (ja) * | 1991-04-26 | 1992-11-16 | Toshiba Corp | 基準電流発生回路 |
| JPH04371005A (ja) * | 1991-06-20 | 1992-12-24 | Fujitsu Ltd | Ｆｅｔのゲートバイアス回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816396A (ja) * | 1981-07-20 | 1983-01-31 | パイオニア株式会社 | 電圧−電流変換回路 |
| JPS5975708A (ja) * | 1982-10-12 | 1984-04-28 | テクトロニクス・インコ−ポレイテツド | 緩衝増幅器 |
| US5231316A (en) * | 1991-10-29 | 1993-07-27 | Lattice Semiconductor Corporation | Temperature compensated cmos voltage to current converter |
| JPH05315852A (ja) * | 1992-05-12 | 1993-11-26 | Fuji Electric Co Ltd | 電流制限回路および電流制限回路用定電圧源 |
| JP2901434B2 (ja) * | 1992-09-30 | 1999-06-07 | シャープ株式会社 | 直流安定化電源装置 |
| JP3123349B2 (ja) * | 1994-06-29 | 2001-01-09 | 富士電機株式会社 | 半導体装置の制御回路 |
| US5570060A (en) * | 1995-03-28 | 1996-10-29 | Sgs-Thomson Microelectronics, Inc. | Circuit for limiting the current in a power transistor |
-
1995
- 1995-07-27 JP JP7191331A patent/JPH0946141A/ja active Pending
-
1996
- 1996-07-24 GB GB9615566A patent/GB2303752B/en not_active Expired - Fee Related
- 1996-07-24 US US08/686,362 patent/US5764098A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847171B2 (ja) * | 1977-02-25 | 1983-10-20 | パウル・ライム | 一体構成の額縁 |
| JPH04326408A (ja) * | 1991-04-26 | 1992-11-16 | Toshiba Corp | 基準電流発生回路 |
| JPH04371005A (ja) * | 1991-06-20 | 1992-12-24 | Fujitsu Ltd | Ｆｅｔのゲートバイアス回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8164360B2 (en) | 2007-03-06 | 2012-04-24 | Fujitsu Semiconductor Limited | Semiconductor output circuit, external output signal generation method, and semiconductor device |
| JP2012531119A (ja) * | 2009-06-18 | 2012-12-06 | クゥアルコム・インコーポレイテッド | ワイヤレス機器のオーバードライブ状態検出回路 |
| US8688060B2 (en) | 2009-06-18 | 2014-04-01 | Qualcomm Incorporated | Detection circuit for overdrive conditions in a wireless device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2303752A (en) | 1997-02-26 |
| GB9615566D0 (en) | 1996-09-04 |
| US5764098A (en) | 1998-06-09 |
| GB2303752B (en) | 2000-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531924B2 (en) | Bias method and circuit for distortion reduction | |
| US4121169A (en) | Amplifier device | |
| US5675290A (en) | Microwave amplifier circuit | |
| US4431972A (en) | Push-pull amplifier | |
| KR970018998A (ko) | 이득제어회로 및 가변이득 전력증폭기(a gain controlling circuit and a variable gain power amplifier) | |
| WO2005050834A1 (ja) | Ａｍ中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 | |
| JPH0946141A (ja) | バイアス回路 | |
| JP2001237655A (ja) | Ｆｅｔバイアス回路 | |
| JPS60257610A (ja) | 能動負荷回路 | |
| JP2849289B2 (ja) | 半導体装置 | |
| JPS61157106A (ja) | 演算増幅器 | |
| JPH031844B2 (ja) | ||
| JPH04219004A (ja) | バッファ及び利得１を与える方法 | |
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| US7012465B2 (en) | Low-voltage class-AB output stage amplifier | |
| JP2676823B2 (ja) | バイアス回路 | |
| JP3907130B2 (ja) | 改良された出力電圧範囲を有する増幅器 | |
| JP3435309B2 (ja) | バッファアンプ | |
| JPH0760975B2 (ja) | 複合型半導体定電圧発生回路装置 | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JPH11145741A (ja) | 集積化バイアス回路 | |
| JP3662758B2 (ja) | オペアンプ | |
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JPS6040019Y2 (ja) | 差動増幅器 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971216 |