[go: up one dir, main page]

JPH0945594A - 半導体ウェハ - Google Patents

半導体ウェハ

Info

Publication number
JPH0945594A
JPH0945594A JP19149695A JP19149695A JPH0945594A JP H0945594 A JPH0945594 A JP H0945594A JP 19149695 A JP19149695 A JP 19149695A JP 19149695 A JP19149695 A JP 19149695A JP H0945594 A JPH0945594 A JP H0945594A
Authority
JP
Japan
Prior art keywords
wafer
chipping
chamfered
cleavage
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19149695A
Other languages
English (en)
Inventor
Ryuichi Nakazono
隆一 中園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP19149695A priority Critical patent/JPH0945594A/ja
Publication of JPH0945594A publication Critical patent/JPH0945594A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】ウェハ処理工程において、オリエンテーション
フラットでの欠けの発生を低減し、欠けに起因するウェ
ハ割れによる歩留りの低下を抑える。 【解決手段】へき開面2で形成したオリエンテーション
フラット6に、部分的に面取りを施して面取部1を形成
し、欠けに弱いへき開面2と欠けに強い面取部1とを混
在させる。このようにしてオリエンテーションフラット
6部における欠け発生の確率を低減する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はウェハ処理工程中で
の欠けや割れの発生を低減した半導体ウェハに関するも
のである。
【0002】
【従来の技術】従来、化合物半導体レーザダイオード
(以下、LDと略す)は、その共振面として、化合物半
導体ウェハをへき開して作られたへき開面を用いてい
る。その理由は、へき開して作られるへき開面が、共振
面として必要な良好な平坦度を有していることと、直方
体系の結晶の場合、容易に平行な面を作り得るからであ
る。
【0003】このLDは、結晶ウェハ上に発光層を有す
るエピタキシャル層を成長したあと、ホトリソグラフィ
技術で、電極部などのパターンを作り、ウェハをへき開
し、チップとして作製される。
【0004】このホトリソグラフィ時にまず必要なこと
は、最終的にへき開されてできるチップの向きに、正確
にパターンが作られなければならないことである。そこ
で、ホトリソグラフィ時の向きの基準として、通常、L
Dを作製するウェハの外周の一部に、へき開面を形成し
ている。
【0005】その例を図4に示す。図4(a)は四角形
の形状をしたウェハ3の例である。四つの辺のうち、少
なくとも一辺はへき開面2により形成されており、残り
の三辺は面取りされた面取部1で形成されている。図4
(b)は、円形ウェハ4の例である。オリエンテーショ
ンフラット(以下、OF)がへき開面2で形成され、円
周部は面取部1で形成されている。
【0006】
【発明が解決しようとする課題】上述したように半導体
ウェハの外周の一部はへき開面で形成されているが、へ
き開面は、ウェハの表裏面と直角をなす角部を有するた
め、この角部が欠けやすい。この欠けた部分は結晶ウェ
ハのへき開を誘発しやすくなり、素子作製工程でウェハ
割れによる歩留り低下をもたらす。特に、半導体ウェハ
がSiより脆いGaAsなどの化合物半導体ウェハのと
きに、この傾向は大きい。
【0007】また、ウェハが特に正方形の場合、四辺の
うち、三辺が面取部、一辺がへき開面だと、どの辺がへ
き開面の辺かは、ウェハ上部から見たときには容易に見
分けられず、ウェハを横から見て判別しなくてはなら
ず、非常に手間がかかっていた。
【0008】本発明の目的は、上述した従来技術の問題
点を解消して、ウェハ処理工程中にウェハの欠けの発生
を減らすことが可能な半導体ウェハを提供することにあ
る。また、本発明の目的は、へき開面の判別が容易な半
導体ウェハを提供することにある。
【0009】
【課題を解決するための手段】本発明の半導体ウェハ
は、外周に形成したへき開面に部分的に面取りを施した
ものである。面取り数は問わないが、表裏面について行
う。半導体ウェハの材料としては特に制限はないが、S
iに比較して脆いGaAsなどの化合物半導体が好適で
ある。ウェハ形状は四角形、円形などがあり、特に円形
の半導体ウェハにおいては、部分的に面取りを施す箇所
は、へき開面で形成したOFとなる。
【0010】へき開面に部分的に面取りを施して面取部
を形成すると、その面取部はウェハの表裏面と直角をな
す角部がなくなり欠けにくくなるので、ウェハ処理工程
中におけるウェハの欠けの発生確率を減少させることが
できる。なお、へき開面はホトリソグラフィを行うとき
の基準面となるが、基準面としてへき開面の全長が必要
となるわけではなく、面取り後の残ったへき開面で、基
準合せをすればよい。
【0011】
【発明の実施の形態】以下に本発明の半導体ウェハをL
D用のn型GaAsウェハに適用した実施の形態を説明
する。図1(a)に、単結晶からスライスして、形状加
工した後の円形のn型GaAsウェハ5を示す。このウ
ェハ5の外周部にはホトリソグラフィ技術の基準面とな
るOF6が形成される。ウェハ直径は50mm、厚さが4
50μmである。OF6の長さは18mmである。この1
8mmのOF長のうち、円形外周付近の3mm、3mmはへき
開面2で形成し、残りのOF中央の12mmと、円形外周
は面取りした面取部1で形成してある。このようなへき
開面2と面取部1とが混在したOFの製作方法は、一
旦、OFをへき開して形成し、そのへき開面を部分的に
面取りすることにより行う。面取りはウェハの表裏面に
わたって行う。図1(b)に表裏面にわたって部分的に
面取りしたOFの拡大図を示す。へき開面2で形成した
OF6の中央部にへき開面2より深い位置まで切り欠い
た曲面形状の面取りをして面取部1を形成する。図1
(b)のc−c線断面図である図1(c)に示す面取部
1の曲率半径rはr=300μmである。
【0012】このようにOFのへき開面を部分的に面取
りして、欠けに弱いへき開面の割合を減らすようにした
ので、LD作製工程でOF部の欠けを低減でき、欠けに
誘発されて生じるウェハ割れによる歩留り低下を有効に
防止できる。
【0013】ここで比較のために、図2に示すLD用G
aAsウェハを作製した。この比較例のウェハが、図1
の実施例と異なるところは、OF6が全てへき開面2で
形成されていることである。この図1と図2のウェハを
100枚ずつ、鏡面を得るための研磨工程に流し、OF
の欠けの発生状況を比較した。OFに一つでも欠けの生
じた割合は、図1の実施例のものが5%、図2の比較例
のものが18%であった。へき開面と面取部が混在した
本実施例のものが、へき開面だけからなる従来のものに
比べて、大幅に欠けの発生確率を減らすことができるこ
とがわかる。
【0014】なお、OFに混在させる面取部は1箇所に
限定されず、複数箇所形成するようにしてもよい。例え
ば、図3に示すのもでは面取部1を2箇所形成してあ
り、へき開面2を3箇所残してある。
【0015】また、上記実施例では、ウェハ形状が円形
の場合について説明したが、本発明はこれに限定されな
い。例えば四角形の半導体ウェハについても適用でき
る。四角形、特に正方形のウェハに本発明を適用する場
合、三辺については、従来通り辺全部を面取りして面取
部を形成し、基準となる残り一辺をへき開面と面取部と
で形成する。このようにすると、ウェハ上部から見たと
き、基準面は、面取りが施された部分とそうでない部分
とが混在しているので、容易に目で見分けられ、基準面
判別の手間が省ける。
【0016】
【発明の効果】本発明によれば、ウェハのへき開面に部
分的に面取りを施したので、ウェハ処理工程での欠けや
割れを低減できる。特にウェハが正方形の場合、へき開
面の判別が容易になる。
【0017】へき開面で形成したOFに部分的に面取り
を施した場合には、円形ウェハの欠けや割れを減らすこ
とができる。
【図面の簡単な説明】
【図1】本発明の半導体ウェハの実施例を説明するため
の円形のLD用n型GaAsウェハを示す図であって、
(a)は平面図、(b)はOF部分の拡大図、(c)は
(b)のc−c線断面図である。
【図2】比較例のn型GaAsウェハの平面図。
【図3】他の実施例を示す円形のn型GaAsウェハの
平面図。
【図4】従来例のウェハを示す図であって、(a)は四
角形ウェハの平面図、(b)は円形ウェハの平面図。
【符号の説明】
1 面取部 2 へき開面 5 n型GaAsウェハ 6 OF(オリエンテーションフラット)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】外周に形成したへき開面に部分的に面取り
    を施した半導体ウェハ。
  2. 【請求項2】へき開面で形成したオリエンテーションフ
    ラットに部分的に面取りを施した半導体ウェハ。
JP19149695A 1995-07-27 1995-07-27 半導体ウェハ Pending JPH0945594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19149695A JPH0945594A (ja) 1995-07-27 1995-07-27 半導体ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19149695A JPH0945594A (ja) 1995-07-27 1995-07-27 半導体ウェハ

Publications (1)

Publication Number Publication Date
JPH0945594A true JPH0945594A (ja) 1997-02-14

Family

ID=16275618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19149695A Pending JPH0945594A (ja) 1995-07-27 1995-07-27 半導体ウェハ

Country Status (1)

Country Link
JP (1) JPH0945594A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203071A (ja) * 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Iii−v族化合物半導体単結晶基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203071A (ja) * 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Iii−v族化合物半導体単結晶基板

Similar Documents

Publication Publication Date Title
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
JPS6317243Y2 (ja)
US5439723A (en) Substrate for producing semiconductor wafer
JPH07131069A (ja) 窒化ガリウム系化合物半導体チップの製造方法
US20120187547A1 (en) Semiconductor wafer and semiconductor device wafer
US4442178A (en) SOS Substrate for semiconductor device
JP2002252185A (ja) 窒化物半導体チップの製造方法
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
JPH04262589A (ja) 光半導体装置の製造方法
JP3305399B2 (ja) 半導体装置の製造方法
JPH0945594A (ja) 半導体ウェハ
EP1223625A2 (en) Nitride semiconductor chip and manufacturing method
JP2001253800A (ja) 薄型サファイヤ基板
CN116261772A (zh) 磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片
JP2001044084A (ja) 半導体ウエハ
JP2005032804A (ja) 半導体ウェハの加工方法
JP2002052448A (ja) 半導体ウェハおよびその加工方法
JPH09251934A (ja) 半導体集積回路装置の製造方法および半導体ウエハ
JP2001203177A (ja) 半導体ウエハ
JP2004315314A (ja) サファイヤ基板及びその製造方法
JP2001196333A (ja) オフアングル付き半導体ウエハ
JPH11289107A (ja) 角形エピタキシャルウェハ
JP2836551B2 (ja) Iii−v族化合物半導体ウエハ
JP2005101120A (ja) 化合物半導体ウェハ及びその劈開方法
JP2003086541A (ja) 半導体デバイス用サファイア基板の切断方法