[go: up one dir, main page]

JP2005101120A - 化合物半導体ウェハ及びその劈開方法 - Google Patents

化合物半導体ウェハ及びその劈開方法 Download PDF

Info

Publication number
JP2005101120A
JP2005101120A JP2003330914A JP2003330914A JP2005101120A JP 2005101120 A JP2005101120 A JP 2005101120A JP 2003330914 A JP2003330914 A JP 2003330914A JP 2003330914 A JP2003330914 A JP 2003330914A JP 2005101120 A JP2005101120 A JP 2005101120A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
compound semiconductor
cleavage
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003330914A
Other languages
English (en)
Inventor
Takashi Suzuki
隆 鈴木
Takeshi Ikeda
健 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003330914A priority Critical patent/JP2005101120A/ja
Publication of JP2005101120A publication Critical patent/JP2005101120A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】オリエンテーションフラットまたはインデクスフラットが劈開面で形成されるウェハにおいて、その劈開面を高歩留りに形成することのできる化合物半導体ウェハ及びその劈開方法を提供すること。
【解決手段】劈開形成する加工工程の前の工程で、ウェハ1の片面3に、オモテ面とウラ面との表面粗さを異ならせる粗面化処理7を施した構造とする。
【選択図】 図1

Description

本発明は、劈開加工が容易な化合物半導体ウェハ及びその劈開方法に関するものである。
GaAsウェハは、受光、発光素子、高周波素子等の基板として幅広く使われている。これらGaAsウェハには直接イオンをイオンインプラ装置で打ち込んだり、ウェハ表面にエピタキシャル層(膜)を形成して半導体素子を製作する。
半導体レーザやLEDなど発光素子の基板として使用されるGaAsウェハのサイズは、直径がφ2インチ(50mm)、φ3インチ(76mm)のものが多い。
こうしたGaAsウェハは、GaAs単結晶を所定の径で円筒研削し、所定の厚さでスライスし、周辺部を面取り機で面取りした後、ラッピング加工でウェハ厚さを揃え、エッチング液でエッチングされ、セラミクス板にウェハ裏面を貼り、表面を下にし、ポリッシャーの研磨布を貼ったプレート盤にあて、研磨液を上から滴下しながら鏡面に研磨して製造される。
こうした製造工程の中で、ウェハの周辺部の形状を加工する工程は面取り工程である。面取り工程では、スライスされたウェハの周辺部を回転する砥石で面取り加工して所望の径に加工するとともに、周辺部にウェハの方位又は表裏を識別するための、オリエンテーションフラット又はインデクスフラットとそれぞれ呼ばれる直線状の部分を加工する。こうした外周部を面取りすることの目的の一つは、面取り以降の加工工程や、素子を製作する工程でのウェハの搬送におけるウェハの割れ、一部破損を防止することにある。
具体的に本発明の実施形態に係る図1及び図3を併用して説明するに、一般的なウェハ端面研削機(面取り機)では、スライスされた面取り前ウェハ1(図1の点線参照)を加工用台に真空吸着し、図3に示すように高速で回転する砥石30に、ウェハ10自体を回転させながら当てることによって、ウェハ外周部20の面取り加工を行う。砥石30はテーパー部32とR(アール)部35とで構成される研削溝31を有している。ウェハ外周部20の上側の面は研削溝31の上側のテーパー部(上側研削面33)に、また下側の面は研削溝31の下側のテーパー部(下側研削面34)に当てることにより、面取り部分21として面取りされ、図3に示すように研削面に倣ったテーパー部22が形成される。
一方、図1(a)において、9はウェハの方位又は表裏を識別するためのオリエンテーションまたはインデクスフラットの直線部分であり、半導体レーザ用の基板として使用される化合物半導体ウェハでは、かかるオリエンテーションまたはインデクスフラット19を面取り加工せずに劈開面で形成している場合がある。
単結晶は、ある一定の結晶方向となるように成長され、これをスライスして研磨して製造されるウェハの面もある一定の方向を有している。GaAsウェハを始めとする半導体ウェハのウェハ面は、(100)方向あるいはこれと等価の方向、またはこの方向からある角度傾いている場合(こうしたウェハをオフウェハ、オフ基板等と呼ぶ)がほとんどである。
(100)ウェハを例にとると、加工されるオリエンテーションフラットの位置は、(0−1−1)、(01−1)、(011)、(0−11)の4方向のいずれかで、インデクスフラットはこれと90°、あるいは270°の方向のいずれかに加工される場合が多い。こうしたオリエンテーションフラット、インデックスフラットもその他の外周部と同様に面取り加工されている場合が多いが、半導体レーザダイオード用の基板として使用される<100>ウェハや、オフウェハでは、オリエンテーション部分を面取り加工せずに劈開面で形成する場合がほとんどである。
これは下記の理由による。
半導体レーザダイオード(以下LD)では、共振器を構成する光導波路を半導体結晶の中に作り込む。この光導波路は横幅数μm、長さ数百μmの細長い形状で、LDチップの両端には反射鏡が形成される。導波路の長手方向をオリエンテーションフラット(OF:<0l1>面)と垂直な方向に形成する場合が多い。この反射鏡は、III−V族化合物半導体プロセス特有の、「劈開」により自動的に形成される。劈開を歩留り良く、且つ反射鏡の光反射率を所定の値に設定するには、光導波路と反射鏡を完全に垂直(90度)にする必要があり、このために誤差の少ない劈開面によるオリエンテーションフラット(OF)の設定が通常用いられる。
このようにレーザダイオードを製作する場合、ウェハ上にエピタキシャル層等を形成し、オリエンテーションフラット、インデクスフラットを基準として、これに垂直にチップを劈開により切り出す。フラットを劈開面で形成すれば、理論上<011>方向とのずれはなく上記の様にチップをうまく切り出せなくなることはない。
従来、オリエンテーションフラットあるいはインデクスフラットが劈開面であるウェハの場合、劈開面の形成は、ウェハ外周部の劈開しようとする箇所にダイヤモンドペンでけがき線を数mm引き、この部分を手で持ちこの部分に力を集中させてウェハを切断するか、専用の切断機を使用することにより形成する。
こうした劈開面を形成する際に、ウェハをうまく割ることができないと、劈開面に微小な段差ができたり、割いた面が曲面状になったりして、理想的な<110>面でなくなってしまう。
従来技術として、上記のようにウェハを割る技術ではないが、半導体ウェハにキズを付けた後、周期的熱サイクルや急冷等の熱処理を加えることによって劈開を発生させることが知られている(例えば、特許文献1参照)。これは、単結晶半導体基板上に赤外線検出素子形成用化合物半導体層をエピタキシャル成長させた半導体ウェハにおいて、赤外線検出素子形成用化合物半導体層にキズを付け、単結晶半導体基板とその上の赤外線検出素子形成用化合物半導体層との熱膨張係数の差に基づく歪により、赤外線検出素子形成用化合物半導体層にのみ劈開を生じさせる技術である。
特開平8−130297号公報
しかしながら、特許文献1の技術は、単結晶半導体基板とその上の赤外線検出素子形成用化合物半導体層との熱膨張係数の差に基づく歪により、赤外線検出素子形成用化合物半導体層にのみ劈開を生じさせるものであり、ウェハをエピタキシャル成長層の積層方向に全体を劈開し、つまりウェハをうまく割り、その劈開面によりオリエンテーションフラットあるいはインデクスフラットを形成するのには適用することができない。
既に述べたように、オリエンテーションフラットあるいはインデクスフラットを劈開面で形成するウェハの場合、劈開面の形成は、ウェハ外周部の劈開しようとする箇所にダイヤモンドペンでけがき線を数mm引き(スクライブ条痕の形成)、この部分を手で持ちこの部分に力を集中させてウェハを切断するか、専用の切断機を使用することにより形成する。つまり、ウェハの面にスクライブ条痕を形成し、このスクライブ条痕形成面の側から半導体ウェハに対して力を加えることにより半導体ウェハを劈開する。
こうした劈開面を形成する際に、ウェハをうまく割ることができないと、劈開面に微小な段差ができたり、割いた面が曲面状になったりして、理想的な<110>面でなくなり、こうしたウェハでは下記の理由より製品として使用することができなくなってしまう。すなわち、レーザダイオードを製作するためには、背景技術で記載したように、オリエンテーションフラットを基準としてこれに垂直になるように劈開を行うが、劈開面に段差があったり、曲面状であったりすると、垂直に劈開することが困難となるためである。
そこで、本発明の目的は、上記課題を解決し、オリエンテーションフラットまたはインデクスフラットが劈開面で形成されるウェハにおいて、その劈開面を高歩留りに形成することのできる化合物半導体ウェハ及びその劈開方法を提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明に係る化合物半導体ウェハは、化合物半導体結晶を切断して得られる化合物半導体ウェハであって、ウェハの方位を識別するためのオリエンテーションフラットあるいはインデクスフラットが、結晶の劈開面で形成される化合物半導体ウェハにおいて、劈開形成する加工工程の前の工程で、ウェハの片面に、オモテ面とウラ面との表面粗さを異ならせる粗面化処理を施したことを特徴とする。
請求項2の発明は、請求項1項記載の化合物半導体ウェハにおいて、上記粗面化処理が、エッチング液によるエッチング加工により施されていることを特徴とする。
請求項3の発明は、請求項1項記載の化合物半導体ウェハにおいて、上記粗面化処理が、ラッピング加工により施されていることを特徴とする化合物半導体ウェハ。
請求項4の発明に係る化合物半導体ウェハの劈開方法は、請求項1、2又は3項記載のウェハの粗面化処理を施した面にスクライブ条痕を形成し、このスクライブ条痕形成面の側から半導体ウェハに対して力を加えることにより半導体ウェハを劈開することを特徴とする。
上記請求項1、2又は3の発明においては、ウェハの材料がGaAs、InP、InSb、InAs又はGaPのいずれであっても適用することができる。
<発明の要点>
オリエンテーションフラットが劈開面で形成されるウェハ、あるいはインデクスフラットが劈開面で形成されるウェハの製造工程において、劈開面を形成する工程の前に、劈開するためのけがき線を入れる面の反対側の面を、エッチングまたはラッピングすることで、けがき線を入れる面の方が、けがき線を入れない面よりも粗い状態にすることを目的とした工程を追加することで、劈開作業がし易いようにしたことにあり、これによってオリエンテーションフラットまたはインデクスフラットが劈開面で形成されるウェハを高歩留りで製造する方法及びこれによって得られるウェハを提供することが要点である。
けがき線を入れる面の方がけがき線を入れない面よりも粗い状態にすることが、劈開作業を容易にする要因としては、下記のように考えられる。
ウェハの表面には、インゴットからウェハにスライスされるとき、加工ダメージが生じる。このダメージによりウェハには、反りが生じる。スライス後のウェハ表面の粗さは、両面で等しいので、その反りの程度も同等である。ところが、一方の面の粗さを粗くすると、2つの面で反りの程度に差が生じることが推定される。劈開作業では、針を入れる面側から劈開を行うので、よりこちらの面の粗さの程度を大きくしておいた方が、反りも大きくなると考えられるので、劈開が容易に進むと思われる。
本発明によれば、オリエンテーションまたはインデクスフラットが劈開面で形成される化合物半導体ウェハにおいて、ウェハの片面に粗面化処理を施しオモテ面とウラ面との表面粗さを異ならせたので、両面の反りの程度の均衡がくずれ、ウェハには粗面化処理を施した面が凸側となろうとする力(反りを生じる方向の力)が生まれる。そこで、このウェハの粗面化処理を施した面にスクライブ条痕を形成し、このスクライブ条痕形成面の側から半導体ウェハに対して力を加えることにより半導体ウェハを劈開すると、劈開面を高歩留りに形成することが可能となる。
以下、本発明を図示の実施の形態に基づいて説明する。
図1は、GaAs、InP、InSb、InAs、又はGaP等の化合物半導体結晶を切断して得られる化合物半導体ウェハ(面取り前ウェハ1)にウェハの方位を識別するためのオリエンテーションフラット8を結晶の劈開面9により付け、さらに面取り加工により周縁を図1(b)の如く円形(面取り部分21)に研削加工してウェハ外周部20を形成した半導体ウェハ10を示す。この半導体ウェハ10の特徴的なところは、劈開形成する加工工程の前の工程で、ウェハの片面3に、オモテ面3とウラ面5との表面粗さを異ならせる粗面化処理7が施されている点である。このウェハの粗面化処理7を施す面3(説明の便宜上「オモテ面」と称する)は、後にスクライブ条痕を形成する側となる面(スクライブ条痕形成面)であり、このスクライブ条痕形成面(オモテ面3)の側から半導体ウェハに対して力を加えることにより半導体ウェハが劈開される。
上記半導体ウェハ10は、次のような一連の製造プロセスを経て製造される。すなわち、単結晶引き上げ法によって製造された単結晶インゴットの外周研削を行った後、内周刃ソーあるいはワイヤソーにてスライシングを行いスライスウェハ1を得る(スライス工程A)。
次に、このスライスウェハ1の片面(オモテ面)3に、ウラ面5との表面粗さを異ならせる粗面化処理7を施す。このウェハの粗面化処理7は、エッチング液によるエッチング加工により又はラッピング加工により施す(粗面化工程B)。
次に、このスライスウェハ1に、結晶方向の位置決めの為の例えばオリエンテーションフラット(OF)8を、結晶の劈開面を利用して作成する。すなわち、ダイヤモンドペンを用い、ウェハにキズをつけスクライブすることにより、ウェハの粗面化処理を施したオモテ面3にスクライブ条痕を形成し、このスクライブ条痕形成面の側から半導体ウェハ1に対して力を加えることにより、スクライブ条痕より半導体ウェハ1の結晶を劈開し、その劈開面をOF部とする(スクライブ工程C)。
このとき、ウェハ1のオモテ面3には粗面化処理が施してあり、オモテ面とウラ面との表面粗さを異ならせてあるので、ウェハ1には粗面化処理を施した面が凸側となろうとする力(反りを生じる方向の力)が生まれる。この力は、半導体ウェハを劈開する作業において、劈開を助ける方向に作用する。そこで、このウェハの粗面化処理7を施したオモテ面3にスクライブ条痕を形成し、このスクライブ条痕形成面の側から半導体ウェハ1に対して力を加えると、半導体ウェハ1が容易に、且つ正確に劈開される。
次に、面取り工程Dに入り、このウェハの劈開面9を残してウェハ外周部20を円形に研削加工し、更にこの劈開部(オリエンテーションフラット8の部分)を除いたウェハ外周部20に対し、正確にはウェハ外周部20とウェハの表裏面との稜線に対し、研削砥石によるベベリングにより面取りを行う(面取り工程D)。
このようにウェハの劈開面9を除いたウェハ外周部20を円形に研削加工し、このウェハ外周部20に対しベベリングによる面取りを行った後(面取り工程D)、両面ラッピング加工により均一な厚みと平行度、平面度及びある程度の面粗さを持つまでに仕上げる(両面ラップ工程E)。
上記により得られたラップドウェハを、加工歪除去及び清浄化のために、酸またはアルカリにてエッチング加工を行い加工ダメージ層を除去し(エッチング工程)、その後、メカノケミカル研磨により鏡面仕上げを行う(片面1次鏡面研磨工程、片面仕上げ鏡面研磨工程)。
本発明の効果を確認するため、次のように実施例1及び比較例2の化合物半導体ウェハを試作し、両者を比較した。
<実施例1>
(100)GaAsウェハで、厚さ600μm、直径78mmのスライスしたGaAsウェハ100枚について、片側の面を吸着パッドに吸着し、その反対側面をアンモニア水、過酸化水素水、純水を1.5:1:5.5の体積比で混合し作成したエッチング液の中に浸し、揺動しながら5μmエッチングした。
エッチング後、これらウェハの中から無作為に10枚を選び、吸着した面と吸着せずエッチングした面との粗さを測定した。吸着した方の面の粗さは、10枚の平均値で、Ra=0.5μm、吸着せずエッチングした面の粗さは10枚の平均値で、Ra=0.2μmであった。
これら1000枚のウェハを、エッチングしなかった方の面に針を入れ、手で、針を入れた箇所に力を集中させ、この箇所から劈開した。この劈開面がオリエンテーションフラットになるように面取り加工し、直径76mm、オリエンテーションフラットの長さが22mmのウェハを製作した。
全てのウェハについて、X線回折法を用いて、オリエンテーションフラットの<011>方向からのずれ角度を測定した。ずれ角度の測定結果のヒストグラムを図4に示す。
<比較例1>
(100)GaAsウェハで、厚さ600μm、直径78mmのスライスしたGaAsウェハ1000枚について、これらウェハの中から無作為に10枚を選び、両面の粗さを測定した。一方の面の粗さは、10枚の平均値で、Ra=0.5μm、他方の面の粗さは10枚の平均値で、Ra=0.5μmであった。
これら1000枚のウェハを、実施例1と同じ方向になる面に針を入れ、手で、針を入れた箇所に力を集中させ、この箇所から劈開した。この劈開面がオリエンテーションフラットになるように面取り加工し、直径76mm、オリエンテーションフラットの長さが22mmのウェハを製作した。
全てのウェハについて、X線回折法を用いて、オリエンテーションフラットの<011>方向からのずれの角度を測定した。ずれ角度の測定結果のヒストグラムを図5に示す。
上記した実施例1と比較例1との結果から、オリエンテーションフラットが劈開面で形成されるウェハを加工する際に、その加工を実施する前に、劈開するための針を入れる面の反対側の面の粗さを、針を入れる面の粗さよりも小さくする加工を加えることにより、劈開面を高歩留りに加工できることが判る。
<他の実施例>
実施例1においては粗面化処理をエッチングにより行ったが、エッチングする代わりに、ラッピング加工により、劈開作業のための針を入れる面の反対側の面を、針を入れる面よりもより粗さを小さくしてから、劈開作業を実施した場合も、実施例1と同様な効果が得られた。
上記実施例の場合、オリエンテーションフラットあるいはインデクスフラットの劈開面の形成は、ウェハ外周部の劈開しようとする箇所にダイヤモンドペンでけがき線を数mm引き(スクライブ条痕の形成)、この部分を手で持ちこの部分に力を集中させてウェハを切断したが、専用の切断機等を使用することもできる。
図2に三点曲げ法といわれる劈開方法を示す。これは、半導体ウェハ1の表面の片端縁にスクライブ条痕2を複数配列形成し(このスクライブ条痕2は、半導体ウェハ1の素子形成領域の境界位置に設けられる)、このスクライブ条痕形成面3側にスクライブ条痕2を挟んで一対の支点部材4a、4bをスクライブ条痕2に対し平行になるように配置し、スクライブ条痕形成面3と反対側の背面5には、上記スクライブ条痕2の対向位置に同じくスクライブ条痕2に対し平行になるように支点部材6を配置し、これら支点部材から支点力P2、P1、F1を作用させることによりスクライブ条痕2に劈開応力を集中し、半導体ウェハ1をスクライブ条痕2の位置からZOY面で劈開するものである。
いずれにしても、ウェハの面にスクライブ条痕を形成し、このスクライブ条痕形成面の側から半導体ウェハに対して力を加えることにより半導体ウェハを劈開する操作であれば、本発明の劈開方法を適用することができる。
本発明の化合物半導体ウェハの劈開によるオリエンテーションフラットを形成した後の状態を示したもので、(a)は平面図、(b)は断面図である。 三点曲げ法によるウェハ劈開方法を示す図である。 ウェハ外周部を面取りするときの様子を示した図である。 本発明の実施例1により作製したウェハ100枚のオリエンテーションフラットの面方位の<011>方向からのずれ角度の度数分布を示した図である。 比較例1により作製したウェハ100枚のオリエンテーションフラットの面方位の<011>方向からのずれ角度の度数分布を示した図である。
符号の説明
1 半導体ウェハ
2 スクライブ条痕
3 オモテ面(粗面化処理を施す面:スクライブ条痕形成面)
5 ウラ面(スクライブ条痕形成面と反対側の背面)
7 粗面化処理
8 オリエンテーションフラット
9 劈開面
10 ウェハ
20 ウェハ外周部
21 面取り部分
22 テーパー部

Claims (4)

  1. 化合物半導体結晶を切断して得られる化合物半導体ウェハであって、ウェハの方位を識別するためのオリエンテーションフラットあるいはインデクスフラットが、結晶の劈開面で形成される化合物半導体ウェハにおいて、
    劈開形成する加工工程の前の工程で、ウェハの片面に、オモテ面とウラ面との表面粗さを異ならせる粗面化処理を施したことを特徴とする化合物半導体ウェハ。
  2. 請求項1記載の化合物半導体ウェハにおいて、
    上記粗面化処理が、エッチング液によるエッチング加工により施されていることを特徴とする化合物半導体ウェハ。
  3. 請求項1記載の化合物半導体ウェハにおいて、
    上記粗面化処理が、ラッピング加工により施されていることを特徴とする化合物半導体ウェハ。
  4. 請求項1、2又は3記載のウェハの粗面化処理を施した面にスクライブ条痕を形成し、このスクライブ条痕形成面の側から半導体ウェハに対して力を加えることにより半導体ウェハを劈開することを特徴とする化合物半導体ウェハの劈開方法。
JP2003330914A 2003-09-24 2003-09-24 化合物半導体ウェハ及びその劈開方法 Pending JP2005101120A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003330914A JP2005101120A (ja) 2003-09-24 2003-09-24 化合物半導体ウェハ及びその劈開方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003330914A JP2005101120A (ja) 2003-09-24 2003-09-24 化合物半導体ウェハ及びその劈開方法

Publications (1)

Publication Number Publication Date
JP2005101120A true JP2005101120A (ja) 2005-04-14

Family

ID=34459701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003330914A Pending JP2005101120A (ja) 2003-09-24 2003-09-24 化合物半導体ウェハ及びその劈開方法

Country Status (1)

Country Link
JP (1) JP2005101120A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2377662A1 (de) * 2007-11-15 2011-10-19 Freiberger Compound Materials GmbH Einkristall
JP2021020844A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板
JP2021020843A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板
JP2021022659A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP2021022660A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
CN116266533A (zh) * 2021-12-17 2023-06-20 株式会社电装 半导体器件的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2377662A1 (de) * 2007-11-15 2011-10-19 Freiberger Compound Materials GmbH Einkristall
JP2021020844A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板
JP2021020843A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板
JP2021022659A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP2021022660A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
KR20210122817A (ko) * 2019-07-26 2021-10-12 제이엑스금속주식회사 인화인듐 기판 및 인화인듐 기판의 제조 방법
KR102537794B1 (ko) 2019-07-26 2023-05-31 제이엑스금속주식회사 인화인듐 기판 및 인화인듐 기판의 제조 방법
CN116266533A (zh) * 2021-12-17 2023-06-20 株式会社电装 半导体器件的制造方法

Similar Documents

Publication Publication Date Title
JP4678039B2 (ja) SiC基板
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
US5439723A (en) Substrate for producing semiconductor wafer
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
WO2007010645A1 (ja) 窒化ガリウムウエハ
JP2011187706A (ja) シリコンウェーハの製造方法
JP2005101120A (ja) 化合物半導体ウェハ及びその劈開方法
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
JP7137242B2 (ja) GaN基板の分断方法
WO2004114387A1 (ja) 半導体単結晶ウエハの製造方法とそのためのレーザ加工装置
JP5343400B2 (ja) 半導体ウェーハの製造方法
CN100397585C (zh) 半导体激光用单晶晶片
JP5886522B2 (ja) ウェーハ生産方法
JP2008177233A (ja) 化合物半導体ウェハ及びその製造方法
TWI807347B (zh) 半導體基底以及半導體裝置的製造方法
JP2005032804A (ja) 半導体ウェハの加工方法
JP2005243976A (ja) 半導体結晶
JP2003203890A (ja) シリコンウェーハの製造方法
CN110391585A (zh) Iii族氮化物半导体基板及其制造方法
TWI775106B (zh) 雷射標記的印刷方法及具有雷射標記的矽晶圓的製造方法
JPS60167426A (ja) 半導体結晶ウエハ−
KR20110057936A (ko) 웨이퍼의 노치 가공 방법 및 장치
WO2023058510A1 (ja) 半導体装置
US20090289378A1 (en) Semiconductor wafer
JP2004200529A (ja) 半導体ウェハ研磨方法