[go: up one dir, main page]

JPH09331074A - 表面実装型光学装置 - Google Patents

表面実装型光学装置

Info

Publication number
JPH09331074A
JPH09331074A JP8149202A JP14920296A JPH09331074A JP H09331074 A JPH09331074 A JP H09331074A JP 8149202 A JP8149202 A JP 8149202A JP 14920296 A JP14920296 A JP 14920296A JP H09331074 A JPH09331074 A JP H09331074A
Authority
JP
Japan
Prior art keywords
mounting
light receiving
circuit board
board
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8149202A
Other languages
English (en)
Other versions
JP3756249B2 (ja
Inventor
Hiroshi Yoshida
宏 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14920296A priority Critical patent/JP3756249B2/ja
Publication of JPH09331074A publication Critical patent/JPH09331074A/ja
Application granted granted Critical
Publication of JP3756249B2 publication Critical patent/JP3756249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 単品で複数の実装状態を可能にし、実装時の
省スペース化を図り得る光学装置を提供する。 【解決手段】 回路基板20の表面に、熱可塑性樹脂を
射出することにより枠体22を形成し、受光チップを搭
載する。枠体22で囲まれた空間に熱硬化性樹脂を充填
して受光チップを覆う透光体を形成する。枠体22上に
レンズ体23を取り付ける。回路基板20の前面20b
および裏面20cには、電極部30,31a,31bが
形成されていて、回路基板20の前面20bおよび裏面
20cを実装基板に対する実装面とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、家電製品やパーソ
ナルコンピュータ等のオフィスオートメーション製品に
使用される表面実装型の光学装置に関する。
【0002】
【従来の技術】近年、通信機能を備えたパーソナルコン
ピュータや携帯端末機器の普及により、これらの機器間
でのデータ等のやり取り、すなわち相互通信が一般的に
行われている。その通信手段としては、各機器に通信用
コネクタを設置し、このコネクタ間を導通ケーブルで配
線するのが主流となっている。
【0003】しかしながら、機器の増加により配線数が
増加し、配線が複雑化、乱雑化してきていること、また
携帯端末機器の増加によりホストコンピュータへのより
手軽な通信を要求されてきていることから、赤外線を利
用した光通信の要望が高まり、これに使用されるハード
ウェアの開発、製品化も行われ始めた。
【0004】ここで、従来の光通信に使用されるハード
ウェアとしての光学装置(例えば、受光装置)を図13
ないし17に基づいて説明する。この受光装置は、図1
3,14に示すように、光学素子である受光チップ1を
金属製(主に鉄製)の搭載用リードフレーム2の搭載片
2aに導電性接着剤(Agペースト)3にてダイボンド
接着し、受光チップ1の電極部4と搭載用および結線用
リードフレーム2,5とを金線6にてワイヤボンディン
グした後、これらの保護および良好な光学特性を得るた
め、赤外光を透過して可視光を遮光する熱硬化性エポキ
シ樹脂を用いてトランスファモールド方式によりレンズ
7付きのモールドパッケージ8を成形し、ワイヤボンデ
ィング工程時の補強やトランスファモールド工程時の樹
脂流れ防止のために設けられているリードフレーム2,
5のタイバー部分9のカット、任意のリード形状にする
ためのリードフレーム2,5の折り曲げやカットを行
い、最後に特性検査を経て完成品となる。
【0005】そして、図15に示すように、リードフレ
ーム2,5をストレート、または図16に示すように、
リードフレーム2,5を二方向L曲げすることにより、
実装基板Kに対して受光チップ1の受光面が垂直となる
縦置き状態で実装することができ、また図17に示すよ
うに、リードフレーム2,5を一方向L曲げすることに
より、実装基板Kに対して受光チップ1の受光面が平行
となる横置き状態で実装することができるようになって
いる。なお、発光装置の場合には、上記構成における受
光チップ1の代わりに発光チップが用いられている。
【0006】
【発明が解決しようとする課題】従来の光学装置では、
モールドパッケージ8から突出したリードフレーム2,
5を任意に加工することにより、実装基板Kへの実装状
態が決定するので、機器の設計変更により光学装置にお
ける受光面の向きを変更する必要が生じた場合には、例
えば図15に示す構造のものから図17に示す構造のも
のへといった光学装置の機種変更を必要とする場合があ
り、汎用性に乏しかった。
【0007】また、図15,17に示す構造のもので
は、実装基板Kにリードフレーム挿入用の孔を設ける必
要があることから、実装基板Kにおける回路パターンの
高密度化が難しい上に、部品の高密度実装化にも限界が
あった。最近では、機器の小型化、薄型化に伴って光学
装置を取付けるスペースも小さくなってきており、また
高密度実装化による実装基板に実装される部品の増加も
相俟って、小型薄型で取付けるスペースが小さくて済む
表面実装型の光学装置が要求されているが、図15,1
7に示す構造のものではこの要求に答えることができな
かった。
【0008】さらに、図16に示す構造のものでは、実
装基板Kに対して表面実装を可能にしているが、リード
フレーム2,5を折り曲げる際に、モールドパッケージ
8とリードフレーム2,5の根元部分との間に剥離が生
じないように、リードフレーム2,5を金型で挟み込ん
だり、クランプしたり、押さえ込んだりするので、モー
ルドパッケージ8の端面Aからリードフレーム2,5の
折曲位置Bまでの挟み込みに必要な長さだけ実装時の高
さ寸法が大となり、省スペース化を図るには不向きな構
造であった。
【0009】しかも、熱硬化性エポキシ樹脂を用いたト
ランスファモールド方式によりモールドパッケージ8を
成形しているので、金型の開き方向CにはテーパーDが
必要となり、またモールドパッケージ8の前面にはレン
ズ7が形成されているので、モールドパッケージ8を実
装機にて吸着して実装基板Kに実装する吸着方式での自
動実装が困難であるといった問題もある。
【0010】本発明は、上記に鑑み、単品で複数の実装
状態を可能にし、実装時の省スペース化を図ることがで
き、吸着方式での自動実装が可能な表面実装型光学装置
の提供を目的とする。
【0011】
【課題を解決するための手段】本発明による課題解決手
段は、実装基板に実装される回路基板に発光素子や受光
素子といった光学素子が搭載され、回路基板の素子搭載
面に、光学素子を囲む枠体が積み重ねられ、枠体に、光
学素子に対して入射または出射する光を集光するレンズ
体が積み重ねられ、回路基板は、実装基板に対して複数
の実装面を有するものである。これにより、単品で複数
の実装状態が可能となり、リードフレームを廃止して実
装時の高さ寸法を小さくできる。
【0012】また、回路基板の表面を素子搭載面とし、
回路基板の裏面および側面を実装面とすると、実装基板
に回路基板の裏面を実装したときと、回路基板の側面を
実装したときとで、光学素子の向きを異ならせることが
できる。
【0013】さらに、枠体は熱可塑性樹脂により形成さ
れ、枠体で囲まれた空間に、光学素子を覆う透光体が熱
硬化性樹脂により形成されている。ここで、熱可塑性樹
脂を用いて射出成形した場合には、トランスファーモー
ルド方式では不可能な複雑な薄板成形も可能になるとと
もに、テーパーをなくすことができて枠体の側面を平坦
にすることができる。したがって、回路基板、枠体、レ
ンズ体の各側面を面一にすることができ、光学装置の側
面を実装機にて吸着することが可能となる。また、透光
体により光学素子に対する熱や衝撃からの物理的保護が
可能となり、熱硬化性樹脂として赤外光を透過して可視
光を遮断するエポキシ系のものを使用すると、可視光成
分の除去といった光学的特性の向上を図ることができ
る。
【0014】また、レンズ体に、回路基板の少なくとも
1つの実装面と平行な吸着面を有する突起が設けられて
いる。ここで、吸着面とは、実装基板に光学装置を実装
する際に使用する実装機にて吸着される面であり、この
吸着面を有することにより、レンズ体を実装機にて吸着
して自動実装が可能となる。また、突起に、レンズ体単
体でも自立することができるようにアングルとしての機
能を付加すると、光学装置を実装基板に対して安定して
載置することができ、良好な実装状態を確保できる。
【0015】
【発明の実施の形態】本発明の実施形態に係る光学装置
である受光装置は、図1,2に示すように、回路基板2
0に光学素子である受光チップ21が搭載され、回路基
板20の表面20aである素子搭載面に、受光チップ2
1を囲む枠体22が積み重ねられ、枠体22に、受光チ
ップ21に入射する光を集光するレンズ体23が積み重
ねられた表面実装型のものである。
【0016】前記回路基板20は、図3に示すように、
平面視略長方形状の耐熱性を有するガラスエポキシ基板
の表面に、素子搭載用電極部30と、これを挟んだ一対
の結線用電極部31a,31bとが金メッキを施すこと
によりパターン形成されたものである。各電極部30,
31a,31bは、ガラスエポキシ基板の表面から前面
に適当な間隔をあけて形成された3つのスルーホール切
断部24を介して裏面まで立体的に引きまわしされてい
る。これにより、回路基板20の前面(各電極部30,
31a,31bが形成された側面)20bおよび裏面2
0cが実装基板Kに対して半田付けにより電気的接続が
可能となり、したがって前面20bおよび裏面20cが
実装基板Kに対する実装面とされている。
【0017】なお、スルーホール切断部24は、ガラス
エポキシ基板の前面に断面半円弧状に形成されており、
これにより引きまわした各電極部30,31a,31b
の他の部材との接触による傷つきを防止できる。また、
回路基板20は、ガラスエポキシ基板以外にBTレジン
基板や液晶ポリマー基板を使用したものであってもよ
い。
【0018】前記枠体22は、回路基板20の表面20
aに遮光性を有するPPS(ポリフェニレンサルファイ
ド)、PC(ポリカーボネート)等の熱可塑性樹脂を射
出することにより形成され、図4に示すように、平面視
略凸状のチップ回避用開口32を有する主部33と、該
主部33の表面左右端部から突出してチップ回避用開口
32を挟んで対向配置された一対の爪部34と、主部3
3の裏面左右端部から突出して回路基板20の左右側面
20dを挟み込む一対の係合部35とが一体成形された
ものである。したがって、回路基板20の表面20aの
受光チップ21を搭載する部分、前面20bおよび裏面
20cは、枠体22に覆われていない状態となってい
る。
【0019】また、回路基板20のガラスエポキシと枠
体22の熱可塑性樹脂との互いの密着力はさほど強くな
いので、回路基板20に、その表面20aから裏面20
cまで貫通した一対の熱可塑性樹脂充填用の円形孔36
(図3参照)を形成することで、密着面積を増大して密
着力の向上を図っている。さらに、回路基板20の左右
側面20dには、枠体22の係合部35が係合する段差
部37が形成されており、これによって一層の密着力の
向上を図っている。なお、枠体22の主部33の前面に
は、スルーホール切断部24に対応して三つの縦溝33
aが適当な間隔をあけて形成されている。
【0020】前記受光チップ21は、図示しない発光チ
ップからの微弱な赤外線デジタル信号を受光するフォト
ダイオードからなる受光部と、該受光部で一旦光電変換
した電気信号を処理するアンプ回路、フィルター回路、
出力回路等の信号処理回路部とを1チップ上に集積した
受光ICチップ(OPIC)が使用され、図4に示すよ
うに、回路基板20の素子搭載用電極部30にエポキシ
系樹脂とAg粉末を混ぜ合わせた導電性接着剤39にて
ダイボンドされている。なお、受光部の受光面は、回路
基板20の表面20aと平行に配されている。
【0021】そして、受光チップ21のアルミパッドか
らなる電極部分40と回路基板20の各電極部30,3
1a,31bとが金線41にてワイヤボンディングされ
て、電気的に接続されている。
【0022】また、受光チップ21に対する熱や衝撃か
らの物理的保護、可視光成分の除去といった光学的特性
の向上、さらには金線41の断線防止といった信頼性の
向上を図るため、図5に示すように、枠体22で囲まれ
た空間すなわちチップ回避用開口32に熱硬化性樹脂を
ポッティングして、受光チップ21および金線41を覆
う透光体42を形成している。ここで、熱硬化性樹脂と
しては、塩素イオン等の不純物イオンが少なく、赤外光
を透過して可視光を遮断するエポキシ系のものが使用さ
れている。なお、エポキシ系の熱硬化性樹脂は、同じエ
ポキシ系のガラスエポキシと接着するため、ガラスエポ
キシと熱可塑性樹脂との密着よりも強固な密着が得られ
る。また、透光体42の表面は、枠体22の主部33の
表面と面一とされている。
【0023】前記レンズ体23は、PSF(ポリサルフ
ォン)等の材料を用いて成形され、半田リフローの際の
高温にも耐え得る耐熱性を有するもので、図1,2に示
すように、枠体22の爪部34間に係合されて枠体22
の主部33に載置される載置台43と、該載置台43か
ら突出した凸レンズ44および突起45が一体成形され
たものである。
【0024】前記凸レンズ44は、受光チップ21の受
光面に対向して配され、受光面に入射する光を集光し
て、受光面における受光効率を高める機能を有してい
る。
【0025】前記突起45は、凸レンズ44を囲む円環
状壁面45aを有するとともに、レンズ体23単体でも
縦置き状態で自立性を確保するためのアングルとして機
能する。また、突起45は、回路基板20の実装面であ
る裏面20cと平行な実装機にて吸着される吸着面45
bを有している。この吸着面45bは、突起45の表面
であり、凸レンズ44の最も突出した最頂部と同一平面
上に位置している。したがって、受光装置の表面が裏面
と平行でかつ平坦となり、受光装置を凸レンズ44が突
出した側から実装機にて吸着することができる。
【0026】なお、突起45の吸着面45bは、凸レン
ズ44の最頂部よりも突出した位置にあってもよい。ま
た、本実施形態では、突起45の後面45cも回路基板
20の前面20bと平行な面としており、枠体22の後
面および回路基板20の後面とともに吸着面を構成して
いる。さらに、図6に示すように、載置台43の表面の
前側角部に一対の突起46を形成し、レンズ体23単体
でも縦置き状態で自立性を確保するためのアングルとし
てのみ機能させるようにしてもよい。この場合、凸レン
ズ44の表面側からの吸着は困難となる。さらにまた、
突起45,46は、載置台43や凸レンズ44と一体成
形せずに別体で設けたものであってもよい。
【0027】そして、上記の受光装置においては、順に
積み重ねられた回路基板20、枠体22、レンズ体23
の各前面、各後面、各左右側面がそれぞれ面一となって
おり、これによって受光装置の表面(レンズ体23の突
起45の表面45bに相当)、側面(面一となった回路
基板20、枠体22、レンズ体23の各前面、後面、左
右側面に相当)、裏面(回路基板20の裏面20cに相
当)がすべて平坦となっている。
【0028】次に、本実施形態の受光装置の製造方法に
ついて説明する。まず、図7に示すように、複数のデバ
イス分のガラスエポキシ基板を金型による打ち抜きによ
って一体的に成形する。そして、各面をマスキングして
金メッキを施して各電極部30,31a,31bをパタ
ーン形成し、回路基板20を構成する。
【0029】この回路基板20の表面20aに、熱可塑
性樹脂を射出することにより枠体22を形成する。この
とき、トランスファーモールド方式では不可能な爪部3
4等の成形も可能になるとともに、テーパーをなくすこ
とができて枠体22の側面を平坦にすることができる。
【0030】その後、回路基板20の表面20aの素子
搭載用電極部30に、受光チップ21を導電性接着剤3
9にてダイボンドする(ダイボンド工程)。そして、受
光チップ21の電極部分40と回路基板20の各電極部
30,31a,31bとを、熱と超音波を加えながらφ
25μmの金線41にてワイヤボンディングし、電気的
に接続する(ワイヤボンディング工程)。次に、枠体2
2のチップ回避用開口32に熱硬化性樹脂をポッティン
グして透光体42を形成し、受光チップ21および金線
41を封止する(ポッティング工程)。これにより、受
光チップ21および金線41の保護および光学特性の向
上を図る。
【0031】ポッティング工程終了後、ガラスエポキシ
基板を金型でカットして単品状態とする(単品カット工
程)。なお、表面実装用基板のカットには、ウェハーを
カットするダイシングと同じ要領のダイシング方式を採
用する場合もあるが、カットに要する時間および材料費
が金型カット方式に比べて高くなるため、本実施形態で
は金型カット方式を採用した。
【0032】最後に、枠体22の爪部34間にレンズ体
23を嵌め込み、受光装置が完成する。完成した受光装
置は、回路基板20の表面20aに、枠体22、レンズ
体23を順に積み重ねた状態となっており、受光装置の
表面、側面および裏面は平坦で、表面と裏面、対向する
側面同士はともに平行となっている。
【0033】この受光装置の実装基板Kへの実装は、実
装面である回路基板20の前面20bの各電極部30,
31a,31bや裏面20cの各電極部30,31a,
31bを実装基板Kの回路パターンに半田リフローにて
電気的に接続することで完了する。
【0034】ここで、回路基板20の前面20bを実装
面とした場合には、図8に示すように、受光装置の前面
が実装基板Kに載置されて、受光チップ21の受光面が
実装基板Kに対して垂直となる縦置き状態で実装するこ
とができ、また回路基板20の裏面20cを実装面とし
た場合には、図9に示すように、受光装置の裏面が実装
基板Kに載置されて、実装基板Kに対して受光チップ2
1の受光面が平行となる横置き状態で実装することがで
きる。また、実装時には、受光装置の前面および裏面が
平坦であるため、実装基板Kに受光装置を安定して載置
できて良好な光学位置精度を確保できるとともに、表面
と裏面、前面と後面がともに平行であるため、受光装置
を表面側すなわち凸レンズ44が突出した側および後面
側から実装機にて吸着し、縦置き状態および横置き状態
のいずれにおいても自動実装が可能となる。なお、受光
装置の実装高さは、縦置き状態で4mm以下となってお
り、従来のリードフレームを必要とする受光装置が5m
m前後であったときと比べて低くすることができる。
【0035】受光装置の動作としては、図示しない発光
チップからの入射光をレンズ体23の凸レンズ44で集
光して受光チップ21の受光面にて効率良く受光し、受
光部で光信号を電気信号に変換した後、アンプ回路で信
号増幅を行い、フィルター回路でノイズ分の除去を行っ
て、出力回路で最終出力として送信信号と同等のデジタ
ル信号を出力するようになっている。
【0036】このように、本実施形態の受光装置におい
ては、単品で縦置き状態や横置き状態といった複数の実
装状態を実現することができ、従来のようにリードフレ
ームの加工により実装状態が決定する構造のものと比べ
て汎用性が高く、機器への搭載状況に応じて自由に実装
状態を変更することができる。
【0037】また、回路基板20の表面20aに枠体2
2を積み重ね、枠体22にレンズ体23を積み重ねた構
造としてリードフレームを廃止しているので、実装時の
高さ寸法を小さくでき、省スペースを実現できる。
【0038】次に、その他の実施形態の受光装置につい
て、図10に基づいて説明する。この受光装置は、回路
基板50において、各電極部51,52a,52bがガ
ラスエポキシ基板の表面から前面および裏面を介して右
側面(左側面でもよい)まで立体的に引きまわしされて
いる。したがって、回路基板50の直交する前面50a
と右側面50b、および裏面50cが実装基板Kに対す
る実装面とされている。
【0039】これにより、回路基板20の右側面50b
を実装基板Kに実装したときには、前面50aや裏面5
0cを実装基板Kに実装したときと比べて実装時の高さ
寸法は大となるものの、実装基板Kへの受光装置の載置
面積は小となり、実装基板Kへの他の部品の搭載スペー
スを大とすることができ、受光装置の実装状態が多様化
して汎用性をより高めることができる。
【0040】なお、本発明は、上記実施形態に限定され
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることは勿論である。例え
ば、本発明の光学装置は受光装置に限らず、発光装置で
あってもよい。この場合、上述の構成において受光チッ
プの代わりに発光チップを採用すればよい。また、レン
ズ体のレンズは、凸レンズに限らず、フレネルレンズ等
であってもよい。さらに、回路基板、枠体、レンズ体は
上記の形状に限定されるものではなく、例えば図11ま
たは12に示すように、実装基板に対して凸レンズが傾
くような光学装置であってよい。
【0041】
【発明の効果】以上の説明から明らかな通り、請求項1
の発明によると、回路基板が実装基板に対する複数の実
装面を有しているので、単品で複数の実装状態を実現す
ることができ、従来のようにリードフレームの加工によ
り実装状態が決定する構造のものと比べて汎用性が高
く、機器への搭載状況に応じて自由に実装状態を変更す
ることができる。また、回路基板の素子搭載面に枠体を
積み重ね、該枠体にレンズ体を順に積み重ねた構造とし
てリードフレームを廃止しているので、実装時の高さ寸
法を小さくでき、省スペースを実現できる。
【0042】請求項2の発明によると、回路基板の裏面
および側面が実装面とされているので、実装基板に対し
て回路基板の裏面を実装したときと回路基板の側面を実
装したときで、回路基板の表面に搭載された光学素子の
向きを異ならせることができ、より汎用性の高い光学装
置を提供することができる。
【0043】請求項3の発明によると、枠体が熱可塑性
樹脂により形成されているので、熱硬化性樹脂をトラン
スファーモールドしたときのようなテーパーをなくすこ
とができ、成型した枠体の側面を平坦にすることが容易
となる。したがって、回路基板の側面、枠体の側面、レ
ンズ体の側面を容易に面一にすることができ、面一にす
ることによって、回路基板の側面を実装基板に実装した
ときに、実装基板に光学装置を安定して載置できて良好
な光学位置精度を確保できるとともに、光学装置の側面
側を実装機にて吸着することができて、吸着方式での自
動実装が可能となる。また、枠体で囲まれた空間に、光
学素子を覆う透光体が熱硬化性樹脂により形成されてい
るので、光学素子の保護および光学特性の向上を図るこ
とができる。
【0044】請求項4の発明によると、レンズ体に、回
路基板の実装面と平行な吸着面を有する突起が設けられ
ているので、回路基板を実装基板に実装したときに、レ
ンズ体を実装機にて吸着することができて、吸着方式で
の自動実装が可能となる。また、突起に、レンズ体単体
でも自立することができるようにアングルとしての機能
を付加すると、光学装置を実装基板に対して安定して載
置することができ、良好な実装状態を確保できる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る受光装置を示し、
(a)は平面図、(b)は正面図、(c)は側面図
【図2】受光装置の縦断面図
【図3】回路基板を示し、(a)は平面図、(b)は正
面図、(c)は底面図
【図4】回路基板に枠体を形成したときの状態を示し、
(a)は平面図、(b)は正面図、(c)は側面図
【図5】透光体を示す平面図
【図6】他の突起を形成したときの受光装置を示し、
(a)は平面図、(b)は正面図、(c)は側面図
【図7】単品カット前のガラスエポキシ基板の平面図
【図8】受光装置を縦置き状態で実装基板に実装したと
きの側面図
【図9】受光装置を横置き状態で実装基板に実装したと
きの斜視図
【図10】その他の実施形態に係る受光装置の斜視図
【図11】他の受光装置を実装基板に実装したときの側
面図
【図12】その他の受光装置を実装基板に実装したとき
の側面図
【図13】従来のモールドパッケージ成形前の受光装置
を示し、(a)は平面図、(b)は側面図
【図14】リードフレームカット前の受光装置を示し、
(a)は平面図、(b)は側面図
【図15】リードフレームがストレートの受光装置を実
装基板に実装したときを示し、(a)は平面図、(b)
は側面図
【図16】リードフレームが二方向L曲げの受光装置を
実装基板に実装したときを示し、(a)は平面図、
(b)は側面図
【図17】リードフレームが一方向L曲げの受光装置を
実装基板に実装したときを示し、(a)は平面図、
(b)は側面図
【符号の説明】
20 回路基板 21 光学素子 20a 回路基板の表面(素子搭載面) 20b 回路基板の前面(実装面) 20c 回路基板の裏面(実装面) 22 枠体 23 レンズ体 42 透光体 45 突起 45b 吸着面 K 実装基板

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 実装基板に実装される回路基板に光学素
    子が搭載され、前記回路基板の素子搭載面に、前記光学
    素子を囲む枠体が積み重ねられ、該枠体に、前記光学素
    子に対して入射または出射する光を集光するレンズ体が
    積み重ねられ、前記回路基板は、前記実装基板に対する
    複数の実装面を有することを特徴とする表面実装型光学
    装置。
  2. 【請求項2】 前記回路基板の表面が前記素子搭載面と
    され、前記回路基板の裏面および側面が前記実装面とさ
    れたことを特徴とする請求項1記載の表面実装型光学装
    置。
  3. 【請求項3】 前記枠体は熱可塑性樹脂により形成さ
    れ、前記枠体で囲まれた空間に、前記光学素子を覆う透
    光体が熱硬化性樹脂により形成されたことを特徴とする
    請求項1または2記載の表面実装型光学装置。
  4. 【請求項4】 前記レンズ体に、前記回路基板の少なく
    とも1つの実装面と平行な吸着面を有する突起が設けら
    れたことを特徴とする請求項1または2記載の表面実装
    型光学装置。
JP14920296A 1996-06-11 1996-06-11 表面実装型光学装置 Expired - Fee Related JP3756249B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14920296A JP3756249B2 (ja) 1996-06-11 1996-06-11 表面実装型光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14920296A JP3756249B2 (ja) 1996-06-11 1996-06-11 表面実装型光学装置

Publications (2)

Publication Number Publication Date
JPH09331074A true JPH09331074A (ja) 1997-12-22
JP3756249B2 JP3756249B2 (ja) 2006-03-15

Family

ID=15470063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14920296A Expired - Fee Related JP3756249B2 (ja) 1996-06-11 1996-06-11 表面実装型光学装置

Country Status (1)

Country Link
JP (1) JP3756249B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253436A (ja) * 2005-03-11 2006-09-21 Rohm Co Ltd 半導体モジュールの製造方法および半導体モジュール
JP2006261302A (ja) * 2005-03-16 2006-09-28 Rohm Co Ltd 光通信モジュール
JP2007184642A (ja) * 2007-03-28 2007-07-19 Toshiba Electronic Engineering Corp 光半導体パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253436A (ja) * 2005-03-11 2006-09-21 Rohm Co Ltd 半導体モジュールの製造方法および半導体モジュール
JP4675653B2 (ja) * 2005-03-11 2011-04-27 ローム株式会社 半導体モジュールの製造方法および半導体モジュール
JP2006261302A (ja) * 2005-03-16 2006-09-28 Rohm Co Ltd 光通信モジュール
JP2007184642A (ja) * 2007-03-28 2007-07-19 Toshiba Electronic Engineering Corp 光半導体パッケージ

Also Published As

Publication number Publication date
JP3756249B2 (ja) 2006-03-15

Similar Documents

Publication Publication Date Title
TW508843B (en) Chip type light emitting diode and method of manufacture thereof
JPH11191865A (ja) 固体撮像装置及びその製造方法
US20080017985A1 (en) Electronic device with a plurality of substrates and method for manufacturing same
JP2003304004A (ja) 光伝送チップ及び取付構造
US20040165356A1 (en) Leadless leadframe electronic package and sensor module incorporating same
JPH0730059A (ja) マルチチップモジュール
JPH09331074A (ja) 表面実装型光学装置
JP2001044452A (ja) 光通信用モジュール
JPH10233471A (ja) 赤外線データ通信モジュール及びその製造方法
CN108321141B (zh) 一种芯片的绑定结构和电子装置
JPH0697510A (ja) 小型光半導体装置
JP2006066551A5 (ja)
JP3585952B2 (ja) 光結合装置
JPH11214741A (ja) 光空間伝送センサ
KR100373149B1 (ko) 반도체 패키지
US6936495B1 (en) Method of making an optoelectronic semiconductor package device
CN218996729U (zh) 一种可调角度的红外发射贴片管
JP3101007B2 (ja) 透過型光結合装置
JP2927602B2 (ja) 光結合装置
US20240142232A1 (en) Electronic Component, Sensor Module, And Method For Manufacturing Electronic Component
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
JP3046432B2 (ja) 光結合装置およびその製造方法
JPH05218507A (ja) 光半導体装置
JP2997578B2 (ja) 半導体光電変換装置
JPS6012296Y2 (ja) 光結合器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees