[go: up one dir, main page]

JPH0927615A - Field effect transistor crystal and field effect transistor - Google Patents

Field effect transistor crystal and field effect transistor

Info

Publication number
JPH0927615A
JPH0927615A JP17715995A JP17715995A JPH0927615A JP H0927615 A JPH0927615 A JP H0927615A JP 17715995 A JP17715995 A JP 17715995A JP 17715995 A JP17715995 A JP 17715995A JP H0927615 A JPH0927615 A JP H0927615A
Authority
JP
Japan
Prior art keywords
layer
effect transistor
field effect
gaas
carrier transit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17715995A
Other languages
Japanese (ja)
Inventor
Mineo Wajima
峰生 和島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP17715995A priority Critical patent/JPH0927615A/en
Publication of JPH0927615A publication Critical patent/JPH0927615A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】HEMT半導体結晶の2次元電子ガス濃度を高
める。 【解決手段】アンドープGaAsキャリア走行層3の直
下のGaAsバッファ層2にSi、Se、またはSをド
ープして、GaAsバッファ層2のキャリア走行層3側
をn型不純物GaAsバッファ層101とする。これに
よりキャリア走行層3に形成されるチャネル層が電界緩
和され、三角ポテンシャルの面積が増加する。
(57) Abstract: A two-dimensional electron gas concentration of a HEMT semiconductor crystal is increased. SOLUTION: The GaAs buffer layer 2 immediately below the undoped GaAs carrier transit layer 3 is doped with Si, Se, or S to form the n-type impurity GaAs buffer layer 101 on the carrier transit layer 3 side of the GaAs buffer layer 2. As a result, the electric field of the channel layer formed in the carrier transit layer 3 is relaxed, and the area of the triangular potential is increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はHEMT構造をもつ
電界効果トランジスタ結晶及び電界効果トランジスタに
関するものである。
The present invention relates to a field effect transistor crystal having a HEMT structure and a field effect transistor.

【0002】[0002]

【従来の技術】従来、分子線エピタキシャル(MBE)
法や有機金属気相エピタキシャル(MOVPE)法等に
よりエピタキシャル成長された半導体結晶を用いた高速
の電界効果トランジスタ例として、HEMT(High Ele
ctron Mobility Transistor)の例が良く知られている。
このHEMTはヘテロ接合の界面に発生する二次元電子
ガスをチャネルとして使用することにより高速デバイス
を実現している。
2. Description of the Related Art Conventionally, molecular beam epitaxy (MBE)
HEMT (High Ele) as an example of a high-speed field-effect transistor using a semiconductor crystal epitaxially grown by a sputtering method or a metal organic vapor phase epitaxy (MOVPE) method.
The example of ctron Mobility Transistor) is well known.
This HEMT realizes a high speed device by using a two-dimensional electron gas generated at the interface of the heterojunction as a channel.

【0003】図5はキャリア走行層にGaAs層を用い
たHEMTの構造と、そのエネルギーバンド構造図であ
る。図5(a)においては、半絶縁性GaAs基板1上
に、アンドープのGaAsバッファ層2、10000A
(オングストローム)程度の厚さのアンドープのGaA
sキャリア走行層3、アンドープのAlGaAsスペー
サ層4、Siを高濃度に添加したn型Al0.3 Ga0.7
Asキャリア供給層5、AlGaAsキャップ層6、及
びGaAsキャップ層7を順次積層して形成される。
FIG. 5 shows the structure of an HEMT using a GaAs layer as a carrier transit layer and its energy band structure diagram. In FIG. 5A, an undoped GaAs buffer layer 2, 10000A is formed on a semi-insulating GaAs substrate 1.
Undoped GaA with a thickness of (angstrom)
s Carrier transit layer 3, undoped AlGaAs spacer layer 4, n-type Al 0.3 Ga 0.7 with high concentration of Si added
The As carrier supply layer 5, the AlGaAs cap layer 6, and the GaAs cap layer 7 are sequentially stacked.

【0004】図5(b)においては、9は電子伝導帯レ
ベル、10はヘテロ接合界面にチャネルを形成する2次
元電子ガス、20はフェルミレベルである。2次元電子
ガス10の濃度はヘテロ接合を形成するAlGaAsと
GaAsの半導体の電子親和力の差で決まる。
In FIG. 5B, 9 is an electron conduction band level, 10 is a two-dimensional electron gas forming a channel at the heterojunction interface, and 20 is a Fermi level. The concentration of the two-dimensional electron gas 10 is determined by the difference in electron affinity between the AlGaAs and GaAs semiconductors forming the heterojunction.

【0005】[0005]

【発明が解決しようとする課題】上記のような構造の電
界効果トランジスタにおいては、電子親和力の小さいn
型Al0.3 Ga0.7 As層5内の電子が電子親和力の大
きいアンドープのGaAsキャリア走行層3へ拡散によ
って流出し、これら層間のヘテロ接合境界面に二次元電
子ガスが蓄積される。
In the field effect transistor having the above structure, n having a small electron affinity is used.
Electrons in the type Al 0.3 Ga 0.7 As layer 5 flow out to the undoped GaAs carrier transit layer 3 having a high electron affinity by diffusion, and a two-dimensional electron gas is accumulated at the heterojunction interface between these layers.

【0006】この二次元電子ガス10は図5(b)に示
すように、ヘテロ接合界面により形成される鋭角の三角
ポテンシャル内(ハッチングで示す部分)に蓄積される
ため、チャネルの伝導度を上げるためにはゲート電極に
正のバイアスを印加して、三角ポテンシャルの角度をよ
り鋭角にし、かつその深さをより深くさせて二次元電子
ガス濃度を増大させることが必要である。
As shown in FIG. 5B, the two-dimensional electron gas 10 is accumulated in the acute-angled triangular potential (hatched portion) formed by the heterojunction interface, so that the conductivity of the channel is increased. In order to do so, it is necessary to apply a positive bias to the gate electrode to make the angle of the triangular potential more acute and deepen it to increase the two-dimensional electron gas concentration.

【0007】しかし、三角ポテンシャルの角度をより鋭
角にすると、電子が蓄積し難くなるため、チャネル伝導
度を高めずらくなり、相互コンダクタンスが逆に低下し
始めるという欠点がある。
However, if the angle of the triangular potential is made more acute, it becomes difficult for electrons to be accumulated, so that it becomes difficult to increase the channel conductivity, and conversely, the transconductance starts to decrease.

【0008】これらの欠点を解決するために、電子親和
力の大きいアンドープのGaAs層3にInを添加し混
晶化して形成されるInGaAsキャリア走行層を井戸
型ポテンシャルにした量子井戸型(シュードモフィック
型)HEMT構造が提案されている。
In order to solve these drawbacks, a quantum well type (pseudomorphic type) in which an InGaAs carrier transit layer formed by adding In to an undoped GaAs layer 3 having a high electron affinity and mixed to form a well potential is used. (Type) HEMT structures have been proposed.

【0009】図6はキャリア走行層にInGaAs層を
用いたシュードモフィック型のHEMTの構造と、その
エネルギーバンド構造図である。図6(a)において
は、半絶縁性GaAs基板1上に、アンドープのGaA
sバッファ層2、数十原子層という極めて薄い厚さのア
ンドープのInGaAsキャリア走行層8、アンドープ
のAlGaAsスペーサ層4、Siを高濃度に添加した
n型Al0.3 Ga0.7 Asキャリア供給層5、AlGa
Asキャップ層6、及びGaAsキャップ層7を順次積
層して形成される。AlGaAsとInGaAsの電子
親和力の差は通常のHEMT構造よりも大きいため、図
6(b)に示すように、2次元電子ガス10の濃度は増
えている。
FIG. 6 shows a structure of a pseudomorphic HEMT using an InGaAs layer as a carrier transit layer and its energy band structure diagram. In FIG. 6A, undoped GaA is formed on the semi-insulating GaAs substrate 1.
s buffer layer 2, undoped InGaAs carrier transit layer 8 having an extremely thin thickness of several tens of atomic layers, undoped AlGaAs spacer layer 4, n-type Al 0.3 Ga 0.7 As carrier supply layer 5 containing Si at a high concentration, AlGa
The As cap layer 6 and the GaAs cap layer 7 are sequentially stacked. Since the difference in electron affinity between AlGaAs and InGaAs is larger than that in the normal HEMT structure, the concentration of the two-dimensional electron gas 10 is increased as shown in FIG. 6 (b).

【0010】しかし、InGaAs層には臨界膜厚が存
在し、この膜厚から二次元電子ガス濃度が決まってく
る。また、井戸型ポテンシャルも電位勾配の影響を受
け、やはり三角ポテンシャルの角度をより鋭角にする
と、電子が蓄積し難くなるため、チャネル伝導度を高め
ずらくなり、相互コンダクタンスが逆に低下し始めると
いう欠点がある。
However, the InGaAs layer has a critical film thickness, and the two-dimensional electron gas concentration is determined from this film thickness. Also, the well-type potential is also affected by the potential gradient, and when the angle of the triangular potential is made more acute, it becomes difficult for electrons to accumulate, so it becomes difficult to increase the channel conductivity, and conversely the mutual conductance begins to decrease. There are drawbacks.

【0011】本発明の目的は、上述した従来技術の欠点
を解消して、二次元電子ガスの濃度を増加させることが
できる電界効果トランジスタ結晶を提供することにあ
る。
An object of the present invention is to solve the above-mentioned drawbacks of the prior art and to provide a field effect transistor crystal capable of increasing the concentration of a two-dimensional electron gas.

【0012】また本発明の目的は、ゲート電圧に対する
相互コンダクタンスの変化量を抑えることができ、増幅
率の直線性の良いデバイスを製作することが可能な電界
効果トランジスタを提供することにある。
It is another object of the present invention to provide a field effect transistor capable of suppressing the amount of change in transconductance with respect to a gate voltage and manufacturing a device having a good amplification factor linearity.

【0013】[0013]

【課題を解決するための手段】本発明の電界効果トラン
ジスタ結晶は、基板上に少なくともバッファ層、キャリ
ア走行層、n型キャリア供給層を順に有する電界効果ト
ランジスタ結晶において、上記バッファ層のキャリア走
行層側に空乏化した状態を保持できるn型不純物をドー
ピングした層を形成したものである。
A field effect transistor crystal of the present invention is a field effect transistor crystal having at least a buffer layer, a carrier transit layer, and an n-type carrier supply layer in this order on a substrate. A layer doped with an n-type impurity capable of maintaining a depleted state is formed on the side.

【0014】このように、バッファ層のキャリア走行層
側に空乏化した状態を保持できるn型不純物をドープし
た層を形成することで、キャリア走行層にできるチャネ
ル層中の電界が緩和され、チャネル層に蓄積される二次
元電子ガスの量を増加させることができる。
As described above, by forming a layer doped with an n-type impurity capable of maintaining a depleted state on the carrier transit layer side of the buffer layer, the electric field in the channel layer that can be the carrier transit layer is relaxed, and the channel is formed. The amount of the two-dimensional electron gas accumulated in the layer can be increased.

【0015】また、本発明の電界効果トランジスタは、
基板上に少なくともバッファ層、キャリア走行層、n型
キャリア供給層、ゲート、ソース、ドレインを有する電
界効果トランジスタにおいて、上記バッファ層のキャリ
ア走行層側に空乏化した状態を保持できるn型不純物を
ドーピングした層を形成したものである。
Further, the field effect transistor of the present invention is
In a field effect transistor having at least a buffer layer, a carrier transit layer, an n-type carrier supply layer, a gate, a source, and a drain on a substrate, an n-type impurity capable of maintaining a depleted state on the carrier transit layer side of the buffer layer is doped. It is formed by forming a layer.

【0016】ここに、n型不純物には、Si、Se、S
などがある。また、結晶構造にはGaAs層をキャリア
走行層とする通常型と、InGaAs層をキャリア層と
するシュードモフィック型とがある。
Here, the n-type impurities include Si, Se, and S.
and so on. The crystal structure is classified into a normal type having a GaAs layer as a carrier transit layer and a pseudomorphic type having an InGaAs layer as a carrier layer.

【0017】[0017]

【発明の実施の形態】以下、本発明の一実施例を図面を
用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0018】図1は、第1実施例によるキャリア走行層
にGaAs層を用いた通常型のHEMT構造の半導体結
晶の概略断面図である。MBE装置により、半絶縁性G
aAs基板1上に基板温度470℃でアンドープGaA
sバッファ層2を500nm成長させ、その上にSiをド
ープ(ドーピング濃度1×1016cm-3から1×1018cm
-3)したn型GaAsバッファ層101を1nmから10
0nm成長させた。このときのSiのドーピング濃度は、
ゲートバイアスが0ボルト、もしくは負の電圧を印加し
たときに、このn型GaAsバッファ層101が空乏化
する量とする。
FIG. 1 is a schematic cross-sectional view of a semiconductor crystal of a conventional HEMT structure using a GaAs layer as a carrier transit layer according to the first embodiment. Semi-insulating G by MBE device
undoped GaA on aAs substrate 1 at a substrate temperature of 470 ° C.
The s buffer layer 2 is grown to a thickness of 500 nm, and Si is doped thereon (doping concentration 1 × 10 16 cm −3 to 1 × 10 18 cm
-3 ) The formed n-type GaAs buffer layer 101 from 1 nm to 10
It was grown to 0 nm. At this time, the Si doping concentration is
The n-type GaAs buffer layer 101 is depleted when the gate bias is 0 volt or a negative voltage is applied.

【0019】続けてアンドープGaAs層3をキャリア
走行層として10000A、アンドープAl0.3 Ga
0.7 As層4をスペーサ層として4nm、Siドープ(ド
ーピング濃度3×1018cm-3)n型Al0.3 Ga0.7
s層5をキャリア供給層として20nmを成長させた。そ
して、アンドープAl0.3 Ga0.7 As層と、アンドー
プGaAs層とを順次キャップ層としてそれぞれ7nm、
5nmエピタキシャル成長した。
Subsequently, the undoped GaAs layer 3 is used as a carrier transit layer for 10000 A, undoped Al 0.3 Ga.
4 nm with 0.7 As layer 4 as a spacer layer, Si-doped (doping concentration 3 × 10 18 cm −3 ) n-type Al 0.3 Ga 0.7 A
20 nm was grown using the s layer 5 as a carrier supply layer. Then, an undoped Al 0.3 Ga 0.7 As layer and an undoped GaAs layer are sequentially used as cap layers each having a thickness of 7 nm,
It was epitaxially grown to 5 nm.

【0020】このようにGaAsキャリア走行層3の直
下のGaAsバッファ層2のキャリア走行層3側にSi
をドープして空乏化したので、図1(b)に示すよう
に、この空乏化したSiドープGaAsバッファ層付近
の電界が緩和されて、電子伝導帯レベルが寝るため、三
角ポテンシャルの面積が大きくなり、この大きくなった
分、三角ポテンシャル内に蓄積される二次元電子10が
増加する。
Thus, Si is formed on the carrier transit layer 3 side of the GaAs buffer layer 2 immediately below the GaAs carrier transit layer 3.
As shown in FIG. 1B, since the electric field near the depleted Si-doped GaAs buffer layer is relaxed and the electron conduction band level becomes low, the area of the triangular potential becomes large. Therefore, the two-dimensional electrons 10 accumulated in the triangular potential increase in proportion to this increase.

【0021】上記のように形成した本実施例のHEMT
構造の半導体結晶の電気的特性、及び比較のためにバッ
ファ層をアンドープGaAsのみで形成した従来のHE
MT構造の半導体結晶の電気的特性をホール効果により
測定した。その結果、電子移動度は従来例の7100cm
/V・sに対して本実施例では6,900cm/V・sと下地層の
n型GaAsバッファ層101の影響を受けてやや小さ
くなったが、本実施例のシートキャリア濃度は従来例の
1.0×1012cm-2に対して1.8×1012cm-2と大幅
に増加させることができた。
The HEMT of this embodiment formed as described above
Electrical characteristics of a semiconductor crystal having a structure, and a conventional HE in which a buffer layer is formed of only undoped GaAs for comparison
The electrical characteristics of the MT structure semiconductor crystal were measured by the Hall effect. As a result, the electron mobility is 7100 cm of the conventional example.
In contrast to / V · s, the present embodiment is 6,900 cm / V · s, which is slightly small due to the influence of the n-type GaAs buffer layer 101 of the underlying layer, but the sheet carrier concentration of this embodiment is the same as that of the conventional example. It was possible to significantly increase it to 1.8 × 10 12 cm −2 with respect to 1.0 × 10 12 cm −2 .

【0022】図2は、このHEMT構造の半導体結晶の
表面にさらに、AIのゲート電極31、AuGe/Ni
/Auのソース電極32及びドレイン電極33を形成し
て、HEMTトランジスタとしたものである。
FIG. 2 shows that, on the surface of the semiconductor crystal having the HEMT structure, the AI gate electrode 31 and AuGe / Ni are further formed.
A source electrode 32 and a drain electrode 33 of / Au are formed to form a HEMT transistor.

【0023】図3は、第2実施例によるキャリア走行層
にInGaAs層を使用したシュードモフィック型HE
MT構造の半導体結晶の概略断面図である。
FIG. 3 is a pseudomorphic HE using an InGaAs layer as a carrier transit layer according to the second embodiment.
It is a schematic sectional drawing of the semiconductor crystal of MT structure.

【0024】図1の場合と同様にMBE装置により、半
絶縁性GaAs基板1上に基板温度470℃でアンドー
プGaAsバッファ層2を500nm成長させ、その上に
Siをドープ(ドーピング濃度1×1016cm-3から1×
1018cm-3)したn型GaAsバッファ層101を1nm
から100nm成長させた。
As in the case of FIG. 1, an undoped GaAs buffer layer 2 was grown to a thickness of 500 nm on a semi-insulating GaAs substrate 1 at a substrate temperature of 470 ° C. using an MBE apparatus, and Si was doped thereon (doping concentration 1 × 10 16). cm -3 to 1 x
10 18 cm -3 ) of n-type GaAs buffer layer 101 with a thickness of 1 nm
Was grown to 100 nm.

【0025】続けてアンドープIn0.15Ga0.85As層
8をキャリア走行層として12nm、さらにアンドープA
0.3 Ga0.7 As層4をスペーサ層として4nm、Si
ドープ(ドーピング濃度3×1018cm-3)のn型Al
0.3 Ga0.7 As層5を20nm、アンドープAl0.3
0.7 Asを7nm、アンドープGaAs層を5nm、キャ
ップ層として順次エピタキシャル成長した 第2実施例においても、GaAsキャリア走行層8の直
下のGaAsバッファ層2のキャリア走行層8側にSi
をドープして空乏化したので、図3(b)に示すよう
に、三角ポテンシャルの面積が大きくなり、三角ポテン
シャル内に蓄積される二次元電子10が増加する。
Subsequently, the undoped In 0.15 Ga 0.85 As layer 8 was used as a carrier transit layer for 12 nm, and then the undoped A
l 0.3 Ga 0.7 As layer 4 as spacer layer 4 nm, Si
Doped (doping concentration 3 × 10 18 cm -3 ) n-type Al
20 nm of 0.3 Ga 0.7 As layer 5, undoped Al 0.3 G
In the second embodiment in which a 0.7 As is 7 nm, an undoped GaAs layer is 5 nm, and a cap layer is sequentially epitaxially grown also in the second embodiment, Si is formed on the carrier transit layer 8 side of the GaAs buffer layer 2 immediately below the GaAs carrier transit layer 8.
3B, the area of the triangular potential is increased and the two-dimensional electrons 10 accumulated in the triangular potential are increased, as shown in FIG. 3B.

【0026】このようにして形成した本実施例のHEM
T構造の半導体結晶の電気的特性、及び比較のためにバ
ッファ層をアンドープGaAsのみで形成した従来のH
EMT構造の半導体結晶の電気的特性をホール効果によ
り測定した。その結果、電子移動度は従来例の6800
cm/V・sに対して本実施例では6,200cm/V・sと下地層
のn型GaAs層101の影響を受けてやや小さくなっ
たが、本実施例のシートキャリア濃度は従来例の1.5
×1012cm-2に対して2.5×1012cm-2と大幅に増加
させることができた。
The HEM of this embodiment formed in this way
Electrical characteristics of a T-structure semiconductor crystal, and a conventional H in which a buffer layer is formed of only undoped GaAs for comparison.
The electrical characteristics of the semiconductor crystal having the EMT structure were measured by the Hall effect. As a result, the electron mobility was 6800 of the conventional example.
In the present embodiment, the sheet carrier concentration is 6,200 cm / V · s, which is slightly smaller than that of the conventional example. 1.5
× could be increased relative to 10 12 cm -2 2.5 × 10 12 cm -2 and significantly.

【0027】図4は、このシュードモフィック型HEM
T構造の半導体結晶の表面にさらに、AIのゲート電極
31、AuGe/Ni/Auのソース電極32及びドレ
イン電極33を形成して、HEMTトランジスタとした
ものである。
FIG. 4 shows this pseudomorphic HEM.
A gate electrode 31 of AI, a source electrode 32 of AuGe / Ni / Au, and a drain electrode 33 are further formed on the surface of a T-structure semiconductor crystal to form a HEMT transistor.

【0028】なお、上記した実施例ではGaAs基板上
に形成したHEMT構造の場合について説明したが、基
板が他のIII −V族結晶である場合や、Si基板である
HEMT構造においても、同様にキャリア濃度を増加さ
せることができた。
Although the HEMT structure formed on the GaAs substrate has been described in the above embodiment, the same applies to the case where the substrate is another III-V group crystal or the HEMT structure which is the Si substrate. The carrier concentration could be increased.

【0029】[0029]

【発明の効果】本発明の電界効果トランジスタ結晶によ
れば、バッファ層のキャリア走行層側にn型不純物をド
ープした層を形成することで、キャリア走行層にできる
チャネル層中の電界が緩和され、二次元電子ガスの濃度
を増加させることができる。
According to the field effect transistor crystal of the present invention, by forming a layer doped with n-type impurities on the carrier transit layer side of the buffer layer, the electric field in the channel layer which can be the carrier transit layer is relaxed. , The concentration of the two-dimensional electron gas can be increased.

【0030】また本発明の電界効果トランジスタによれ
ば、バッファ層のチャネル層側にn型不純物をドープし
た層を形成することで、二次元電子ガスの濃度を増加さ
せることができるので、ゲート電圧に対する相互コンダ
クタンスの変化量を抑えることができ、増幅率の直線性
の良いデバイスを製作することが出来る。
Further, according to the field effect transistor of the present invention, the concentration of the two-dimensional electron gas can be increased by forming the layer doped with the n-type impurity on the channel layer side of the buffer layer, so that the gate voltage can be increased. The amount of change in mutual conductance with respect to can be suppressed, and a device having a good amplification factor linearity can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例のHEMT構造の半導体結
晶を説明する図であって、(a)は結晶構造を示す断面
図、(b)はエネルギーバンド構造図である。
1A and 1B are diagrams illustrating a semiconductor crystal having a HEMT structure according to a first embodiment of the present invention, in which FIG. 1A is a sectional view showing a crystal structure and FIG. 1B is an energy band structure diagram.

【図2】第1実施例のHEMT構造を示す断面図であ
る。
FIG. 2 is a sectional view showing a HEMT structure according to a first embodiment.

【図3】第2実施例のシュードモフィック型HEMT構
造の半導体結晶を説明する図であって、(a)は結晶構
造を示す断面図、(b)はエネルギーバンド構造図であ
る。
3A and 3B are diagrams illustrating a semiconductor crystal having a pseudomorphic HEMT structure according to a second embodiment, in which FIG. 3A is a sectional view showing a crystal structure and FIG. 3B is an energy band structure diagram.

【図4】第2実施例のHEMT構造を示す断面図であ
る。
FIG. 4 is a sectional view showing a HEMT structure of a second embodiment.

【図5】従来例のHEMT構造の半導体結晶を説明する
図であって、(a)は結晶構造を示す図、(b)はエネ
ルギーバンド構造図である。
5A and 5B are diagrams illustrating a semiconductor crystal having a HEMT structure of a conventional example, FIG. 5A is a diagram showing a crystal structure, and FIG. 5B is an energy band structure diagram.

【図6】従来例のシュードモフィック型HEMT構造の
半導体結晶を説明する図であって、(a)は結晶構造を
示す図、(b)はエネルギーバンド構造図である。
6A and 6B are diagrams illustrating a semiconductor crystal having a pseudomorphic HEMT structure of a conventional example, FIG. 6A is a diagram showing a crystal structure, and FIG. 6B is an energy band structure diagram.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板 2 アンドープGaAsバッファ層 3 アンドープGaAsキャリア走行層層 4 AlGaAsスペーサ層 5 Siドープn型AlGaAsキャリア供給層 6 AlGaAsキャップ層 7 GaAsキャップ層 8 InGaAsキャリア走行層 9 電子伝導帯レベル 10 2次元電子ガス 20 フェルミレベル 101 Siドープn型GaAsバッファ層 1 semi-insulating GaAs substrate 2 undoped GaAs buffer layer 3 undoped GaAs carrier transit layer 4 AlGaAs spacer layer 5 Si-doped n-type AlGaAs carrier supply layer 6 AlGaAs cap layer 7 GaAs cap layer 8 InGaAs carrier transit layer 9 electron conduction band level 10 Two-dimensional electron gas 20 Fermi level 101 Si-doped n-type GaAs buffer layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】基板上に少なくともバッファ層、キャリア
走行層、n型キャリア供給層を順に有する電界効果トラ
ンジスタ結晶において、上記バッファ層のキャリア走行
層側に空乏化した状態を保持できるn型不純物をドーピ
ングした層を形成することを特徴とする電界効果トラン
ジスタ結晶。
1. A field-effect transistor crystal having at least a buffer layer, a carrier transit layer, and an n-type carrier supply layer on a substrate in this order, and an n-type impurity capable of maintaining a depleted state on the carrier transit layer side of the buffer layer. A field-effect transistor crystal characterized by forming a doped layer.
【請求項2】請求項1の電界効果トランジスタ結晶にお
いて、上記ドーピング層の厚さを1nmから100nmとす
ることを特徴とする電界効果トランジスタ結晶。
2. The field effect transistor crystal according to claim 1, wherein the thickness of the doping layer is 1 nm to 100 nm.
【請求項3】請求項1または2に記載の電界効果トラン
ジスタ結晶において、上記ドーピング層のキャリア濃度
を1×1016cm-3から1×1018cm-3とすることを特徴
とする電界効果トランジスタ結晶。
3. The field effect transistor crystal according to claim 1, wherein the doping layer has a carrier concentration of 1 × 10 16 cm −3 to 1 × 10 18 cm −3. Transistor crystal.
【請求項4】請求項1ないし3のいずれかに記載の電界
効果トランジスタ結晶において、上記ドーピング層のド
ーパント種をSiとすることを特徴とする電界効果トラ
ンジスタ結晶。
4. A field effect transistor crystal according to claim 1, wherein the dopant species of the doping layer is Si.
【請求項5】請求項1ないし3のいずれかに記載の電界
効果トランジスタ結晶において、上記ドーピング層のド
ーパント種をSeとすることを特徴とする電界効果トラ
ンジスタ結晶。
5. The field effect transistor crystal according to claim 1, wherein the dopant species of the doping layer is Se.
【請求項6】請求項1ないし3のいずれかに記載の電界
効果トランジスタ結晶において、上記ドーピング層のド
ーパント種をSとすることを特徴とする電界効果トラン
ジスタ結晶。
6. The field-effect transistor crystal according to claim 1, wherein the doping species of the doping layer is S.
【請求項7】上記請求項1ないし6のいずれかに記載の
電界効果トランジスタ結晶に、さらにゲート、ソース、
ドレインを形成したことを特徴とする電界効果トランジ
スタ。
7. The field-effect transistor crystal according to claim 1, further comprising a gate, a source,
A field effect transistor characterized in that a drain is formed.
JP17715995A 1995-07-13 1995-07-13 Field effect transistor crystal and field effect transistor Pending JPH0927615A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17715995A JPH0927615A (en) 1995-07-13 1995-07-13 Field effect transistor crystal and field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17715995A JPH0927615A (en) 1995-07-13 1995-07-13 Field effect transistor crystal and field effect transistor

Publications (1)

Publication Number Publication Date
JPH0927615A true JPH0927615A (en) 1997-01-28

Family

ID=16026218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17715995A Pending JPH0927615A (en) 1995-07-13 1995-07-13 Field effect transistor crystal and field effect transistor

Country Status (1)

Country Link
JP (1) JPH0927615A (en)

Similar Documents

Publication Publication Date Title
JPH07101739B2 (en) Semiconductor device
JP3376078B2 (en) High electron mobility transistor
JP3177951B2 (en) Field effect transistor and method of manufacturing the same
US20040169194A1 (en) Semiconductor device
JP3141838B2 (en) Field effect transistor
US5420442A (en) N-type antimony-based strained layer superlattice
JP2679396B2 (en) Field effect transistor
JP2758803B2 (en) Field effect transistor
JP3447438B2 (en) Field effect transistor
JP2701583B2 (en) Tunnel transistor and manufacturing method thereof
JP2800770B2 (en) Field effect transistor and method of manufacturing the same
JPH0927615A (en) Field effect transistor crystal and field effect transistor
JP2994863B2 (en) Heterojunction semiconductor device
JPH09237889A (en) Semiconductor crystal laminated body and semiconductor device using the same
JPH0684959A (en) High electron mobility field effect semiconductor device
JP2689877B2 (en) Heterojunction FET manufacturing method
JP3299188B2 (en) Semiconductor device
JP2980630B2 (en) Compound semiconductor device
JP2701568B2 (en) Field effect transistor
JP2658513B2 (en) Field effect transistor
JP2701567B2 (en) Field effect transistor
JPH10144912A (en) Field effect transistor and method of manufacturing the same
JP2917530B2 (en) Semiconductor device
JPH06244217A (en) Heterojunction semiconductor device
JP2903875B2 (en) Compound semiconductor transistor wafer and compound semiconductor transistor