JPH09247140A - インタコネクション装置 - Google Patents

Abstract

(57)【要約】 【課題】 受信部基準クロックによる最適位相で並列転
送データを識別しチャネルごとにビット同期を確保す方
式を実現する。 【解決手段】 送信部データ１０１の＃１〜＃ｎ各チャ
ネルに対し送信部基準クロック１０２との位相同期をと
り出力する送信部１からの転送データ１０３の＃１〜＃
ｎ各チャネルで受信部基準クロック１０４同期（Ｔ）の
１／２以下のスキューをもつ当該データに対し、受信部
２は共通位相設定手段２１で第ｎのビット同期部２２か
らの位相制御信号１０６とモード切替信号１０７とによ
り共通位相設定モードで共通位相制御をし、受信部基準
クロック１０４に対するスキューを±Ｔ／２以下に設定
する。共通位相設定手段２１からの当該共通位相設定デ
ータ１０８の＃１〜＃ｎ各チャネルに対し、第１〜第ｎ
のビット同期部２２ａと２２で受信部基準クロック１０
４と第ｎのビット同期部２２からのモード切替信号１０
７とにより個別位相設定モードで個別位相制御をし、チ
ャネルごとにビット同期を確保し受信部データ１０５の
＃１〜＃ｎ各チャネルとして生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は装置内／間のディ
ジタル並列転送データに対し受信部基準クロックで最適
位相識別をしチャネルごとにビット同期を確保するイン
タコネクション装置に関する。

【０００２】

【従来の技術】たとえば特開平６−２２４９６２号公報
に示す従来のインタコネクション装置は図２０のよう
に、送信部１は、送信部データ１０１の＃１〜＃ｎ各チ
ャネルに対し送信部基準クロック１０２でビットとワー
ド位相を揃えて転送データ１０３の＃１〜＃ｎ各チャネ
ルとして出力する。受信部２ｉは、送信部１から各チャ
ネルの転送データ１０３に対し第１〜第ｎのデータ識別
部２２ｄで、当該転送データ１０３の変化点からより離
れている方の正転または反転受信部基準クロック１０４
の選択識別をしチャネルごとに識別データ１１３ａとし
て生成する。当該識別データ１１３ａに対しＤフリップ
フロップ（ＤＦＦ）群からなる再識別部２１ｂで、共通
の受信部基準クロック１０４で再識別をし、ビット位相
を揃えて受信部データ１０５ｂの＃１〜＃ｎチャネルと
して生成する。

【０００３】上記従来のインタコネクション装置は、並
列転送データに対し正転または反転受信部基準クロック
で識別後共通当該クロックで再識別をする方式を採る。

【０００４】第１〜第ｎのデータ識別部２２ｄは図２１
のように、まず送信部１から転送データ１０３の＃１〜
＃ｎチャネルに対しＤフリップフロップ（ＤＦＦ）で、
排他論理和（ＸＯＲ）ゲートからの識別クロック立上が
りのタイミングに同期識別をし各チャネルごとに識別デ
ータ１１３ａとして生成する。つぎに当該識別データ１
１３ａに対しＤＦＦとＲＳフリップフロップ（ＲＳ−Ｆ
Ｆ）で、転送データ１０３をインバータで反転したデー
タと位相比較をし位相比較信号を生成する。さらに当該
位相比較信号と当該反転データとを論理積（ＡＮＤ）ゲ
ートで論理加算した位相制御パルスに対し、ＤＦＦで当
該立下がりタイミングに同期し反転をするクロック制御
信号に従い、ＸＯＲゲートで受信部基準クロック１０４
を正転または反転した識別クロックを生成する。

【０００５】

【発明が解決しようとする課題】上記のような従来のイ
ンタコネクション装置では、並列転送データに対し正転
または反転受信部基準クロックで識別後共通当該クロッ
クで再識別をする方式を採るから、必ずしも最適位相で
データ識別をできず、つぎの問題点があった。 （１）データ識別時の位相余裕が小さくなる。 （２）並列転送データ間のスキュー状態でビットずれを
生じる可能性がある。 （３）ビットずれの可能性があるから、データの付随位
相情報／状態を示す補助信号を並送できない。 （４）送受信部データと転送データとのフレームフォー
マットが異なるとデータを転送できない。 （５）障害監視機能がないから、データ転送時の障害
（誤りや故障など）を検出できない。 （６）付加情報の転送時はチャネル数またはチャネル当
り情報量を増加する必要があり、転送効率を低下する。 （７）長い同符号連続のある転送データに対し正常位相
によるデータ識別ができない。

【０００６】この発明が解決しようとする課題は、イン
タコネクション装置で上記難点を解消するように、並列
転送データに対し個々に受信部基準クロックによる最適
位相でデータ識別をし、チャネルごとにビット同期を確
保する方式（最適位相同期インタコネクション方式）を
提供することにある。

【０００７】

【課題を解決するための手段】この発明のインタコネク
ション装置は、送信部で送信部データの各チャネルに対
し送信部基準クロックとの位相同期をとり出力する転送
データの各チャネルに対し、受信部で受信部基準クロッ
クとの同期処理をし受信部データの各チャネルとして生
成するもので、上記課題を解決するためつぎの手段を設
け、最適位相同期インタコネクション方式を採ることを
特徴とする。

【０００８】同期パターン挿入部は、送信部に設ける。
各チャネルｍ（２以上の整数）並列の送信部データの特
定チャネルまたはすべての各チャネルに対しフレーム同
期パターンを挿入する。または各チャネルｍ並列の非同
期転送モードセル送信部データの特定チャネルに対し補
助信号中のセル位相情報を用いフレーム同期パターンを
当該特定以外の各チャネルと共に挿入する。

【０００９】並／直列変換部は、送信部に設ける。同期
パターン挿入部からの各チャネルｍ並列の送信部データ
のフレーム同期パターンを挿入した各チャネルに対し、
同位相でｍ対１の並／直列変換を施し、送信部基準クロ
ックと同じ速度の各チャネルｍ直列の転送データの各チ
ャネルを生成する。

【００１０】パリティ計算・挿入部は、送信部に設け
る。同期パターン挿入部に代えて、各チャネルｍ並列の
送信部データの各チャネルに対し、互いに反転し生成す
る偶／奇パリティ符号を同時にまたは周期的に切り替え
てフレーム同期パターンと共に挿入する。

【００１１】付加情報挿入部は、送信部の同期パターン
挿入部と並／直列変換部との特定チャネル間に別途設け
る。データに付加しないで認識する補助信号の空き領域
に外部付加情報を格納する。

【００１２】信号入れ替え部は、送信部に設ける。並／
直列変換部からの各チャネルｍ並列の転送データの各チ
ャネルに対し、補助信号中のセル位相情報に従い信号入
れ替えタイミングを制御し当該特定チャネルの補助信号
と当該特定以外の各チャネルのデータとを周期的に入れ
替える各チャネルｍ直列の転送データの各チャネルとし
て生成する。

【００１３】共通位相設定手段は、受信部に設ける。送
信部から受信部基準クロック周期（Ｔ）の１／２以下の
並列データ間位相差をもつ転送データの各チャネルに対
し、特定チャネルのビット同期部からの位相制御信号と
モード切替信号とにより共通位相設定モードで共通位相
制御をし、受信部基準クロックに対し±Ｔ／２以下の並
列データ位相差をもつ共通位相設定データの各チャネル
として生成する。またはカウンタで特定チャネルのビッ
ト同期部からのモード切替信号による共通位相設定モー
ドで当該ビット同期部からの位相制御信号により共通可
変遅延量を制御し、個別位相設定モードで動作を停止す
る。また共通可変遅延回路でカウンタのアドレスに従い
送信部からＴ／２以下の並列データ間位相差をもつ転送
データの各チャネルに対し、決定する共通可変遅延量を
挿入し、受信部基準クロックに対し±Ｔ／２以下の並列
データ位相差をもつ共通位相設定データの各チャネルと
して生成する。または共通可変遅延回路に代えて設ける
個別可変遅延回路でカウンタからのアドレスに従い決定
する個別可変遅延量を受信部基準クロックに挿入した遅
延クロックを生成し、ビット同期部の各チャネルに対し
共通に入力する当該遅延クロックと送信部から個別に直
接入力する転送データの各チャネルとの間の位相制御量
がチャネルごとに同じになるようにする。またはフレー
ム同期部からの受信部基準クロックにより１ビットずつ
シフトした各チャネルｍ並列の識別データの各チャネル
に対し、メモリによりフレーム同期部の各チャネルから
の直／並列位相制御信号に従い割り当てるアドレスで書
込みをし、１／ｍ分周器からの基準分周クロックに従い
生成するアドレスで共通位相の読出しをし、各チャネル
ｍ並列の受信部データの各チャネルとして生成する。ま
たは誤り監視部からの誤り検出信号に従い誤り検出時は
共通、誤り未検出時は個別の各位相設定モードで動作す
るほかは、上記最初に記載する共通位相設定手段と同じ
に動作する。

【００１４】ビット同期部は、受信部に設ける。共通位
相設定手段から共通位相設定データの各チャネルに対
し、受信部基準クロックと当該特定チャネルからのモー
ド切替信号とにより個別位相設定モードで個別位相制御
をし、チャネルごとにビット同期を確保し受信部データ
の各チャネルとして生成すると共に、受信部基準クロッ
クに対する位相関係を検出し最適位相によるデータ識別
ができるように変化する位相制御信号をチャネルごとに
生成し、当該最適位相からのずれが±Ｔ／ｋ（ｋ＞２）
以上かどうかで位相設定モードを共通／個別のいずれか
にするモード切替信号を当該特定チャネルだけに生成す
る。またはカウンタで当該特定チャネルからのモード切
替信号による共通位相設定モードで動作を停止し、個別
位相設定モードで当該各チャネルからの位相制御信号に
より個別可変遅延量を制御する。また個別可変遅延回路
でカウンタのアドレスに従い共通位相設定手段からの共
通位相設定データの各チャネルに対し、決定する個別可
変遅延量を挿入し遅延データの各チャネルとして生成す
る。またフリップフロップで個別可変遅延回路からの遅
延データの各チャネルに対し、チャネルごとに最適位相
によるデータ識別をし受信部データの各チャネルとして
生成する。また制御回路で個別可変遅延回路からの各チ
ャネルの遅延データと受信部基準クロックとの位相関係
を検出しチャネルごとに位相制御信号と当該特定チャネ
ルだけにモード切替信号とを生成する。または別途設け
るセクタタで当該特定チャネルの制御回路からのモード
切替信号による共通位相設定モードで当該特定チャネル
の制御回路からの位相制御信号の方を当該特定以外の各
チャネルの制御回路からの位相制御信号に代えて選択
し、共通位相制御手段を不要にする。またはセレクタに
代えて同じ機能をするように、当該特定チャネルの制御
回路からのモード切替信号による共通位相設定モードで
当該特定チャネルのカウンタからのアドレスを当該特定
以外の各チャネルのカウンタにロードする。または誤り
監視部からの誤り検出信号に従い誤り検出時に共通、誤
り未検出時は個別の各位相設定モードで動作するほか
は、上記最初に記載するビット同期部と同じに動作す
る。

【００１５】直／並列変換部は、受信部に設ける。送信
部からＴ／２以下の並列データ間位相差をもつ各チャネ
ルｍ並列の転送データの各チャネルに対し生成する共通
位相設定手段経由ビット同期部（共に上記最初に記載し
たもの）からの各チャネルｍ直列の識別データの各チャ
ネルに対し、同位相で１対ｍの直／並列変換を施し、フ
レーム同期部の各チャネルからの直／並列位相制御信号
に従い選択する当該特定チャネルからの受信部基準クロ
ックまたは１／ｍ分周器からの分周クロックと同じ信号
速度の各チャネルｍ並列の受信部データの各チャネルを
生成すると共に、当該特定チャネルから基準分周クロッ
クを出力する。またはビット同期部からの各チャネルｍ
直列の識別データの各チャネルに対し受信部基準クロッ
クにより１ビットずつシフトした各チャネルｍ並列の識
別データの各チャネルとして生成する。

【００１６】フレーム同期部は、受信部に設ける。直／
並列変換部からの基準分周クロックまたは分周クロック
と同じ速度の各チャネルｍ並列の受信部データまたは識
別データの特定チャネルまたは各チャネルに対しそのま
ま出力すると共に、同期パターン挿入部で挿入したフレ
ーム同期パターンを検出し直／並列位相信号を生成す
る。または直／並列変換部からの分周クロックと同じ速
度の各チャネルｍ並列の識別データの各チャネルに対し
そのまま出力すると共に、特定チャネルに対し補助信号
中の同期パターン検出しフレーム後に再び、当該特定以
外の各チャネルに対し補助信号中のセル位相情報に従い
生成するパルス期だけ、それぞれ同期フレーム挿入部で
挿入したフレーム同期パターンを検出し直／並列位相制
御信号を生成する。

【００１７】誤り監視部は、受信部に設ける。直／並列
変換部からの各チャネルｍ並列の受信部データの各チャ
ネルに対し、パリティ計算・挿入部で挿入した偶／奇パ
リティ符号を照合し監視し誤り検出信号を生成する。

【００１８】１／ｍ分周器は、受信部に設ける。受信部
基準クロックの１／ｍ分周をし分周クロックを生成す
る。

【００１９】電気／光変換部と光／電気変換部に、送信
部の出力部位と受信部の入力部位に設け、光信号の送受
信をする。

【００２０】

【発明の実施の形態】この発明の実施の一形態を示すイ
ンタコネクション装置は図１のように、送信部１は、上
記従来例の図２０に対応する。受信部２は、送信部１か
ら受信部基準クロック１０４周期（Ｔ）の１／２以下の
スキュー（並列データ間位相差）をもつ転送データ１０
３の＃１〜＃ｎ各チャネルに対し、共通位相設定手段２
１で第ｎのビット同期部２２からの位相制御信号１０６
とモード切替信号１０７とにより共通位相設定モードで
共通位相制御をし、受信部基準クロック１０４に対する
スキューを±Ｔ／２以下に設定する共通位相設定データ
１０８として生成する。当該共通位相設定データ１０８
の＃１〜＃ｎ各チャネルに対し、第１〜第ｎのビット同
期部２２ａと２２で受信部基準クロック１０４と第ｎの
ビット同期部２２からのモード切替信号１０７とにより
個別位相設定モードで個別位相制御をし、チャネルごと
にビット同期を確保し受信部データ１０５の＃１〜＃ｎ
各チャネルとして生成すると共に、受信部基準クロック
１０４に対する位相関係を検出し最適位相によるデータ
識別ができるように変化する位相制御信号１０６ａと１
０６を＃１〜＃ｎ各チャネルごとに生成し、当該最適位
相からのずれが±Ｔ／ｋ（ｋ＞２）以上かどうかで位相
設定モードを共通／個別のいずれかにするモード切替信
号１０７を＃ｎチャネルだけに生成する。共通位相設定
モード終了時点で受信部基準クロック１０４に対する共
通位相設定データ１０８の位相関係は必ずワード位相が
揃っているから、第１〜第ｎのビット同期部２２ａと２
２で個別位相制御をしてもビットずれを生じない最適位
相でデータを識別できる。

【００２１】上記実施の形態のインタコネクション装置
は、並列転送データに対し個々に受信部基準クロックに
よる最適位相でデータ識別をし、チャネルごとにビット
同期を確保する方式（最適位相同期インタコネクション
方式）を採る。

【００２２】受信部２は図２のように、共通位相設定手
段２１は、まずカウンタで第ｎのビット同期部２２から
のモード切替信号１０７による共通位相設定モードで当
該ビット同期部２２からの位相制御信号１０６により共
通可変遅延量を制御し、個別位相設定モードで動作を停
止する。つぎに当該カウンタのアドレスに従い共通可変
遅延回路（ｎ個の可変遅延回路からなり同じ制御を受け
る）で送信部１からＴ／２以下のスキューをもつ転送デ
ータ１０３の＃１〜＃ｎ各チャネルに対し、決定する当
該共通可変遅延量を挿入し、受信部基準クロック１０４
に対し±Ｔ／２以下のスキューをもつ共通位相設定デー
タ１０８として生成する。第ｎのビット同期部２２は、
まずカウンタ（共通位相設定手段２１のカウンタと同じ
でよい）で当該内部の制御回路からのモード切替信号１
０７による共通位相設定モードでリセット後当該内部の
制御回路からの位相制御信号１０６により予め所定の可
変遅延量にセットする。つぎに当該カウンタのアドレス
に従い個別可変遅延回路（共通位相設定手段２１の共通
可変遅延回路を構成する各可変遅延回路と同じでよい）
で共通位相設定手段２１からの共通位相設定データ１０
８の＃ｎチャネルに対し、決定する当該個別可変遅延量
を挿入し遅延データ１０９として生成する。またＤフリ
ップフロップ（ＤＦＦ）で、当該遅延データ１０９に対
し最適位相によるデータ識別をし受信部データ１０５の
＃ｎチャネルとして生成する。さらに制御回路で当該遅
延データ１０９と受信部基準クロック１０４との位相関
係を検出し最適位相によるデータ識別ができるように変
化する位相制御信号１０６を生成すると共に、最適位相
（受信部基準クロック１０４の立上がりが遅延データ１
０９の変化点中央にある位相）を検出すると、個別位相
設定モードに切り替わり、引き続き変化する位相制御信
号１０６により共通位相設定手段２１のカウンタが共通
可変遅延量を制御し、当該最適位相から±Ｔ／ｋ（ｋ＞
２）以上ずれると再び、共通位相設定モードにセットす
るモード切替信号１０７を生成する。第１〜第ｎ−１の
ビット同期部２２ａは、まずカウンタで第ｎのビット同
期部２２からのモード切替信号１０７による共通位相設
定モードで動作を停止し、個別位相設定モードで当該内
部の制御回路からの位相制御信号１０６ａにより個別可
変遅延量を制御する。つぎに当該カウンタのアドレスに
従い個別可変遅延回路で共通位相設定手段２１からの共
通位相設定データ１０８の＃１〜＃ｎ−１各チャネルに
対し、決定する当該個別可変遅延量を挿入し遅延データ
１０９ａとして生成する。またＤＦＦで当該遅延データ
１０９ａに対し最適位相によるデータ識別をし受信部デ
ータ１０５の＃１〜＃ｎ−１各チャネルとして生成す
る。さらに制御回路で当該遅延データ１０９ａと受信部
基準クロック１０４との位相関係を検出し最適位相によ
るデータ識別ができるように変化する位相制御信号１０
６ａを生成する。また図３に示す受信部基準クロック１
０４に対する共通位相設定データ１０８と遅延データ１
０９ａと１０９との位相関係のように、共通および個別
位相設定モードで転送データ１０３の＃ｎおよび＃１〜
＃ｎ−１チャネルに対し共通および個別位相設定データ
１０８を最適位相で識別できるように共通および個別位
相制御をし、全遅延データ１０９ａと１０９を最適位相
に設定する。

【００２３】なお上記図２に示す発明の実施の形態で共
通位相設定手段２１は転送データ１０３に対し共通可変
遅延量を挿入し共通位相設定をするとして説明したが、
図４のように当該共通可変遅延回路に代えて個別可変遅
延回路（第１〜第ｎビットの同期ビット２２ａと２２を
構成する個別可変遅延回路と同じでよい）を設け、当該
カウンタからのアドレスに従い決定する個別可変遅延量
を受信部基準クロック１０４に対し挿入した遅延クロッ
ク１０４ａを生成し、第１〜第ｎのビット同期部２２ａ
と２２の各チャネルに対し共通に入力する当該遅延クロ
ック１０４ａと送信部１から個別に直接入力する転送デ
ータ１０３との間の位相制御量がチャネルごとに同じに
なる（共通位相設定がされることになる）共通位相設定
手段２１ａとして構成してもよい。共通位相設定に１回
路分だけの可変遅延回路しか必要でないから、回路規模
を削減できる。

【００２４】また上記図２に示す発明の実施の形態で第
１〜第ｎ−１のビット同期部２２ａは図５のように、別
途設けるセレクタ（ＳＥＬ）で当該制御回路からの位相
制御信号１０６ａに代えて第ｎのビット同期部２２の当
該制御回路からのモード切替信号による共通位相設定モ
ードでは、第ｎのビット同期部２２の当該制御回路から
の位相制御信号１０６の方選択する第１〜第ｎ−１のビ
ット同期部２２ｂとして構成してもよい。共通位相設定
モードでは第１〜第ｎのビット同期部２２ａと２２で共
通の位相制御信号１０６を選択しすべての可変遅延量が
同じになり、共通位相設定に共通位相設定手段を不要に
するから、回路規模を削減できる。

【００２５】また上記図５に示す発明の実施の形態で第
１〜第ｎ−１のビット同期部２２ｂは図６のように、セ
レクタに代えて当該カウンタに対し、第ｎのビット同期
部２２の当該制御回路からのモード切替信号による共通
位相設定モードでは第ｎのビット同期部２２の当該カウ
ンタからのアドレス１１０をロードする第１〜第ｎ−１
のビット同期部２２ｃとして構成してもよい。共通位相
設定モードでは第１〜第ｎのビット同期部２２ａと２２
ですべてのカウンタアドレスが同じになるから、共通位
相設定に別途追加回路（セレクタなど）を不要とするか
ら、回路規模を削減できる。

【００２６】また上記図１に示す発明の実施の形態で送
信部１および受信部２は当該データ１０１と１０５およ
び基準クロック１０２と１０４が同じ信号速度である場
合で説明したが、図７のように１対ｍ（２以上の整数）
の信号速度である場合、同期パターン挿入部１１とＰ／
Ｓ変換部１２とを設ける送信部１ａおよび第１〜第ｎの
Ｓ／Ｐ変換部２３ａと２３とフレーム同期部２４とを別
途設ける受信部２ｄとして構成してもよい。多重化転送
データにより伝送媒体を削減でき、データ転送効率を向
上できる。同期パターン挿入部１１は、各チャネルｍ並
列の送信部データ１０１ａの＃ｎチャネルに対しフレー
ム同期パターンを挿入する。Ｐ／Ｓ変換部１２は、同期
パターン挿入部１１からのフレーム同期パターンを挿入
した各チャネルｍ並列の送信部データ１０１ａの各チャ
ネルに対し、同位相でｍ対１の並／直列（Ｐ／Ｓ）変換
を施し、送信部基準クロック１０２と同じ信号速度の各
チャネルｍ直列の転送データ１０３の＃１〜＃ｎ各チャ
ネルを生成する。第１〜第ｎのＳ／Ｐ変換部２３ａと２
３は、送信部１ａからの当該転送データ１０３の＃１〜
＃ｎ各チャネルに対し生成する上記図１に示す共通位相
設定手段２１経由第１〜第ｎのビット同期部２２ａと２
２からの各チャネル直列の識別データ１１３の各チャネ
ルに対し、同位相で１対ｍの直／並列（Ｓ／Ｐ）変換を
施し、フレーム同期部２４の各チャネルからのＳ／Ｐ位
相制御信号１１１に従い選択する当該受信部基準クロッ
ク１０４と同じ信号速度で各チャネルｍ並列の受信部デ
ータ１０５ａの＃１〜＃ｎ各チャネルを生成する。また
第ｎのＳ／Ｐ変換部２３は基準分周クロック１１２を出
力する。フレーム同期部２４は、第ｎのＳ／Ｐ変換部２
３から各チャネルｍ並列の受信部データ１０５ａの＃ｎ
チャネルに対し、そのまま出力すると共に同期パターン
挿入部１１で挿入したフレーム同期パターンを検出しＳ
／Ｐ位相制御信号１１１を生成する。なお上記発明の実
施の形態で同期パターン挿入部１１とフレーム同期部２
４は、各チャネルｍ並列の送信部と受信部データ１０１
ａと１０５ａの＃ｎチャネルだけに対し設ける場合で説
明したが、ほかのまたはすべてのチャネルに対し個別に
設けてもよいのはいうまでもない。

【００２７】また上記図７に示す発明の実施の形態で送
信部１ａおよび受信部２ｄは図８のように、同期パター
ン挿入部１１に代えてパリティ計算・挿入部１３を設け
る送信部１ｂおよび共通位相設定手段２１に代えて２１
ｂと第１〜第ｎのビット同期部２２ａと２２に代えて２
２ｃと２２ｂと別途誤り監視部２５とを設ける受信部２
ｅとして構成してもよい。フレーム同期パターンを挿入
する空き領域が少ない転送データでもフレーム同期パタ
ーンのビット数を確保できる。また第ｎのビット同期部
２２ｂが誤動作しても共通／個別位相設定モードを正常
に切り替えられる。パリティ計算・挿入部は図９のよう
に、各チャネルｍ並列の送信部データ１０１ａの＃１〜
＃ｎ各チャネルに対しフレーム同期パターンと共に偶／
奇パリティ符号を挿入する。図９（ａ）に示すようにパ
リティ計算回路で偶／奇パリティ符号の同時計算をし、
パリティ挿入回路で各チャネルｍ並列の送信部データ１
０１ａの＃１〜＃ｎ各チャネル中に偶／奇パリティ符号
の同時挿入をする。当該時のフレーム同期部２４は、こ
の互いに反転している偶／奇パリティ符号を検出しフレ
ーム同期をとる。また図９（ｂ）に示すようにパリティ
計算回路で偶／奇パリティの同時計算をし、別途生成す
るパリティ選択信号に従いセレクタで偶／奇パリティ符
号のいずれかを選択し、パリティ挿入回路で各チャネル
ｍ並列の送信部データ１０１ａの＃１〜＃ｎ各チャネル
に偶／奇パリティ符号のいずれかを挿入する。当該時の
フレーム同期部２４は、周期的に切り替えるパリティ選
択信号の切替タイミングで反転するパターンを検出しフ
レーム同期をとる。共通位相設定手段２１ｂと第１〜第
ｎのビット同期部２２ｃと２２ｂは、第ｎのビット同期
部２２からのモード切替信号１０７に代えて誤り監視部
２５からの誤り検出信号１１４に従い、誤り検出時は共
通位相設定モードで動作し、誤り未検出時は個別位相設
定モードで動作するほか、上記図７と同じ動作をする。
誤り監視部２５は、第１〜第ｎのＳ／Ｐ変換部２３ａと
２３からの各チャネルｍ並列の受信部データ１０５ａの
＃１〜＃ｎ各チャネルに対しパリティ計算・挿入部１３
で挿入した偶／奇パリティ符号を照合し監視区間（パリ
ティ計算・挿入部１３と誤り監視部２５との間）での誤
りがあるかどうかを監視すると共に、誤り検出信号１１
４を生成する。偶／奇パリティ両符号を用い、固定デー
タレベルとなるような故障を検出できると共に、転送デ
ータ１０３で同符号が連続するのを防ぎ、第１〜第ｎの
ビット同期部２２ｃと２２ｂでの同期特性を悪化させな
い。

【００２８】また上記図７に示す発明の実施の形態で送
信部１ａおよび受信部２ｄは図１０のように、同期パタ
ーン挿入部１１の特定チャネルだけなのに代えて＃１〜
＃ｎすべての各チャネルに対しフレーム同期パターンを
挿入する同期パターン挿入部１１ａを設ける送信部１ｃ
および転送データ１０３に対する共通位相設定手段２１
に代えて１対ｍのＳ／Ｐ変換／フレーム同期後の低速識
別データ１１３に対し共通位相を設定する共通位相設定
手段２１ｃと共通位相設定データ１０８に対する第１〜
第ｎのビット同期部２２ａと２２に代えて転送データ１
０３に対しチャネルごとに独立し最適位相でデータ識別
をする第１〜第ｎのビット同期部２２ｄと第１〜第ｎの
Ｓ／Ｐ変換部２３ａと２３経由の低速識別データ１１３
に対し＃ｎチャネルだけでなく＃１〜＃ｎの各チャネル
ごとに独立しそのまま出力すると共に、同期パターンを
検出しＳ／Ｐ位相制御信号１１１を生成する第１〜第ｎ
のフレーム同期部２４と別途受信部基準クロック１０４
の１／ｍ分周をする１／ｍ分周器２６とを設ける受信部
２ｆとして構成してもよい。１対ｍのＳ／Ｐ変換後の低
速識別データ１１３は転送データ１０３の１／ｍの信号
速度とｍ倍の位相余裕をもつから、大きなスキューをも
つ転送データ１０３に対しビットずれを防止できる。受
信部２ｆは図１１のように、まず送信部１ｃから各チャ
ネルｍ直列の転送データ１０３の＃１〜＃ｎ各チャネル
に対し第１〜第ｎのビット同期部２２ｄで、チャネルご
とに独立し当該受信部基準クロック１０４に対する最適
位相によるデータ識別をし各チャネル直列の識別データ
１１３の各チャネル生成する。つぎに当該識別データ１
１３の各チャネルに対し第１〜第ｎのＳ／Ｐ変換部２３
ａと２３で、第１〜第ｎのフレーム同期部２４からのＳ
／Ｐ位相制御信号１１１に従いセレクタ（ＳＥＬ）で当
該受信部基準クロック１０４の１／ｍ分周をする１／ｍ
分周器２６からのクロック１１５を選択し、１対ｍのＳ
／Ｐ変換を施し低速の各チャネルｍ並列の識別データ１
１３の各チャネルに展開する。さらに当該低速識別デー
タ１１３の各チャネルに対し第１〜第ｎのフレーム同期
部２４で、チャネルごとに独立しそのまま出力すると共
に、フレーム同期パターンを検出し、Ｓ／Ｐ位相制御信
号１１１を生成する。さらにまた第１〜第ｎのフレーム
同期部２４からの当該低速識別データ１１３の各チャネ
ルに対し共通位相設定手段２１ｃのＤＦＦで、分周クロ
ック１１５を反転する第ｎのＳ／Ｐ変換部２３からの基
準分周クロック１１２に従いデータ識別をし各チャネル
ｍ並列の受信部データ１０５ａの各チャネルとして生成
する。ここでビット同期の前段階で共通位相を設定して
いなくても受信部基準クロック１０４に対しｍ／４ビッ
ト以下のビットずれであれば、実際上ビットずれを防止
できる。

【００２９】また上記図１１に示す発明の実施の形態で
受信部２ｆは図１２のように、第１〜第ｎのＳ／Ｐ変換
部２３ａと２３に代えて、第１〜第ｎのビット同期部２
２ｄからの各チャネルｍ直列の識別データ１１３の各チ
ャネルに対し当該受信部基準クロック１０４によりｍビ
ットシフトレジスタで１ビットずつシフトした各チャネ
ルｍ並列の識別データ１１３の各チャネルとして生成す
る第１〜第ｎのＳ／Ｐ変換部２３ｂと共通位相設定手段
２１ｃに代えて、第１〜第ｎのフレーム同期部２４経由
当該シフト識別データ１１３の各チャネルに対し、第１
〜第ｎのエラスティックメモリ（ＥＳ）により第１〜第
ｎのフレーム同期部２４ａからのＳ／Ｐ位相制御信号１
１１に従い割り当てる書込みアドレスで書込みをし、１
／ｍ分周器２６ａからの基準分周クロック１１２に従い
生成する読出しアドレス生成回路からの読出しアドレス
で共通位相の読出をし、各チャネルｍ並列の受信部デー
タ１０５ａの＃１〜＃ｎ各チャネルとして生成する共通
位相設定手段２１ｄとＳ／Ｐ変換後の低速識別データ１
１３に対する第１〜第ｎのフレーム同期部２４に代え
て、Ｓ／Ｐ変換後のシフト識別データ１１３に対しチャ
ネルごとに独立に同期パターンを検出し、Ｓ／Ｐ位相制
御信号１１１を生成すると共にそのまま出力する第１〜
第ｎのフレーム同期部２４ａとを設ける受信部２ｇとし
て構成してもよい。ビット同期後の識別データ１１に対
し格納できるＥＳ量に対応しビットずれを補正できる。

【００３０】また上記発明の実施の形態で送信部１、１
ａ、１ｂまたは１ｃと受信部２、２ａ、２ｂ、２ｃ、２
ｄ、２ｅ、２ｆまたは２ｇは、それぞれ出力部位に電気
／光（Ｅ／Ｏ）変換部と入力部位に光／電気（Ｏ／Ｅ）
変換部とを別途設け、光信号の送受信をするようにして
もよい。電気信号に比べ光信号のデータ転送により高速
化でき長距離化できる。

【００３１】また上記図１０に示す発明の実施の形態で
送信部１ｃおよび受信部２ｆは図１３のように非同期転
送モード（ＡＴＭ、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａ
ｎｓｆｅｒ Ｍｏｄｅ）方式のデータ転送適用時、同期
パターン挿入部１１ａに代えて、各チャネルｍ並列のＡ
ＴＭセル送信部データ１０１ａの各チャネルに対し補助
信号中のセル位相情報を用いフレーム同期パターンを挿
入する同期パターン挿入部１１ｂを設ける送信部１ｄお
よび第１〜第ｎのフレーム同期部２４に代えて、まず＃
ｎチャネルで補助信号中のセル位相情報を用いＡＴＭセ
ルデータのフレーム同期をとる第ｎのフレーム同期部２
４と、つぎに＃１〜＃ｎ−１の各チャネルでフレーム同
期とる第１〜第ｎ−１のフレーム同期部２４ｂとを設け
る受信部２ｈとして構成してもよい。転送後の補助信号
中のセル位相情報を用いＡＴＭセルデータチャネルのフ
レーム同期をとる際に所要の同期確立時間を短縮でき
る。また全チャネルのスイッチヘッダに同期パターンを
挿入すれば全チャネルのフレーム同期をとれる。同期パ
ターン挿入部１１ｂは図１４（ａ）のように、まず各チ
ャネルｍ並列のＡＴＭセル送信部データの＃ｎチャネル
に対しタイミング発生回路で補助信号中のセル位相情報
に従い生成するスイッチヘッダ部分を示すタイミングパ
ルスが示す期間だけ有効な同期パターンをパターン発生
回路で生成する。つぎにＡＴＭセルデータの＃１〜＃ｎ
−１各チャネルと補助信号の＃ｎチャネルに対し挿入回
路で当該同期パターンを挿入する。第ｎのフレーム同期
部２４と第１〜第ｎ−１のフレーム同期部２４ｂは図１
４（ｂ）のように、第１〜第ｎのＳ／Ｐ変換部２３ａと
２３からの低速の各チャネルｍ並列のＡＴＭセル識別デ
ータ１１３の＃１〜＃ｎ各チャネルに対し、まず＃ｎチ
ャネルのパターン検出回路で補助信号中の同期パターン
を検出すると動作するフレームカウンタが示す１フレー
ム後の検出タイミングにより再び当該フレーム同期パタ
ーンを検出しＳ／Ｐ位相制御信号１１１を生成する。つ
ぎに＃１〜＃ｎ−１チャネルのタイミング発生回路で補
助信号中のセル位相情報に従い生成するタイミングパル
スが示す期間だけ、パターン検出回路で当該フレーム同
期パターンを検出しＳ／Ｐ位相制御信号１１１を生成す
る。なお上記実施の形態で同期パターン挿入部１１ｂは
同期パターンをスイッチヘッダ部に挿入するとして説明
したが、補助信号に従い無効セルのペイロード部分だけ
挿入回路をイネーブルとし同期パターンを挿入すると共
に、第１〜第ｎ−１のフレーム同期部２４ｂでは第ｎの
フレーム同期部２４からの補助信号に従い無効セルのペ
イロード部分だけパターン検出回路をイネーブルとして
もよい。スイッチヘッダを付加していないＡＴＭセルデ
ータの全チャネルに対しても同期パターンを挿入でき、
全チャネルのフレーム同期をとれる。ＡＴＭ方式は図１
５のように、セル宛先情報等を格納するヘッダ（５バイ
ト）とペイロード（４８バイト）から構成し加工できな
い有用なデータを格納する有効セルと周期的にまたはラ
ンダムに挿入する調整用の無効セルと要すればＡＴＭス
イッチで使用するスイッチヘッダとによりＡＴＭセルデ
ータを形成する。セル位相情報は、スイッチヘッダがあ
るときは当該先頭位置を示し、ないときはヘッダ先頭位
置を示す。従って、ＡＴＭセルデータの転送には、セル
先頭位置を示すセル位相情報と有効／無効セルの区別を
示すセル有効／無効情報とを補助信号として並送するこ
とが転送後信号処理を容易にする効果がある。たとえば
全チャネルにフレーム同期パターンを挿入する必要があ
るときは、有効セル部分のＡＴＭセルデータには同期パ
ターンを挿入できなくても、ＡＴＭスイッチ以外では使
用しないスイッチヘッダ部分をフレーム同期パターンを
挿入する空き領域として利用できる。

【００３２】また上記図１５に示す発明の実施の形態で
送信部１ｄはＡＴＭ方式を適用するデータ転送時には補
助信号をデータチャネルと並送するとして説明したが、
図１６のように同期パターン挿入部１１ｂとＰ／Ｓ変換
部１２との＃ｎチャネル間でデータに付加しないで認識
する補助信号の空き領域に外部付加情報１１６を格納す
る付加情報挿入部１４を別途設けてもよい。たとえば図
１７（ａ）に示す補助信号に加えデータ誤り訂正用情報
などを必要とする転送方式を適用するときには、図１７
（ｂ）に示すように付加情報をデータに付加しないで補
助信号の空き領域に格納しデータチャネルと並送をして
もよい。転送信号数またはチャネル当り転送データ量を
増やさないで付加情報を転送できるから、データ転送効
率を向上できると共にデータ速度変換を不要とし処理の
単純化が図れる。

【００３３】また上記図１３に示す発明の実施の形態で
送信部１ｄは図１８のように、Ｐ／Ｓ変換部１２からの
各チャネルｍ直列の転送データ１０３の＃１〜＃ｎ各チ
ャネルに対し、補助信号中のセル位相情報に従い信号入
れ替えタイミングを制御し当該＃１〜＃ｎ−１各チャネ
ルのデータと＃ｎチャネルの補助信号とを周期的に入れ
替える各チャネルｍ直列の転送データ１０３の＃１〜＃
ｎ各チャネルとして生成する信号入れ替え部１５を別途
設ける送信部１ｆとして構成してもよい。転送データ１
０３で同符号が連続するのを防ぎ、ビット同期時に周期
挿入補助信号による転送データ１０３での同期特性を悪
化させることがない。信号入れ替え部１５は図１９のよ
うに、Ｐ／Ｓ変換部１２から＃１〜＃ｎ−１のデータチ
ャネルと＃ｎの補助信号チャネルとに対し、第１〜第ｎ
−１の２対１セレクタで選択制御回路からの選択制御信
号に従い＃１〜＃ｎ−１チャネルの各データとｎチャネ
ルの補助信号とのいずれか一方を選択し、＃１〜＃ｎ−
１チャネルの転送データ１０３として出力する。また第
ｎのｎ対１セレクタで＃１〜＃ｎ−１チャネルの各デー
タとｎチャネルの補助信号とのうち一つを選択し、＃ｎ
チャネルの転送データ１０３として出力する。＃ｎチャ
ネルの補助信号中の位相情報に従い選択制御回路で、第
１〜第ｎのセレクタが順次補助信号を選択するように当
該送信部基準クロック１０２により周期的に変化する選
択制御信号を生成する。

【００３４】

【発明の効果】上記のようなこの発明のインタコネクシ
ョン装置では、並列転送データに対し個々は受信部基準
クロックによる最適位相でデータ識別をし、チャネルご
とにビット同期を確保する方式を採るから、従来のよう
に並列転送データに対し正転または反転受信部基準クロ
ックで識別後共通当該クロックで再識別をする方式に比
べ各発明ごとにつぎの効果がある。 （１）（２）ビットずれを生じない最適位相でデータを
識別できる。 （３）（４）（５）回路規模を削減できる。 （６）多重化転送データにより伝送媒体を削減でき、デ
ータ転送効率を向上できる。 （７）フレーム同期パターンを挿入する空き領域が少な
い転送データでもフレーム同期パターンのビット数を確
保できる。またビット同期部の特定チャネルが誤動作し
ても共通／個別位相設定モードを正常に切り替えられ
る。 （８）１対ｍの直／並列変換後の低速識別データは転送
データの１／ｍの信号速度とｍ倍の位相余裕をもつか
ら、大きなスキューをもつ転送データに対しビットずれ
を防止できる。 （９）ビット同期後の識別データに対し格納できるメモ
リ量に対応しビットずれを補正できる。 （１０）電気信号に比べ光信号のデータ転送により高速
化でき長距離化できる。 （１１）転送後の補助信号中のセル位相情報を用いＡＴ
Ｍセルデータチャネルのフレーム同期をとる際に所要の
同期確立時間を短縮できる。 （１２）転送信号数またはチャネル当り転送データ量を
増やさないで付加情報を転送できるから、データ転送効
率を向上できると共にデータ速度変換を不要とし処理の
単純化が図れる。 （１３）転送データで同符号が連続するのを防ぎ、ビッ
ト同期時に周期挿入補助信号による転送データでの同期
特性を悪化させることがない。

【図面の簡単な説明】

【図１】 この発明の実施の一形態を示すインタコネク
ション装置の機能ブロック図。

【図２】 図１に示す受信部を構成する共通位相設定手
段と第１〜第ｎのビット同期部の機能ブロック図。

【図３】 図１に示す受信部の動作を説明するタイミン
グ図。

【図４】 図２に示す当該他の実施の一形態の機能ブロ
ック図。

【図５】 図２に示す当該他の実施の一形態の機能ブロ
ック図。

【図６】 図２に示す当該他の実施の一形態の機能ブロ
ック図。

【図７】 この発明の他の実施の一形態の機能ブロック
図。

【図８】 この発明の他の実施の一形態の機能ブロック
図。

【図９】 図８に示す送信部を構成するパリティ計算・
挿入部の機能ブロック図と当該他の実施の一形態の機能
ブロック図。

【図１０】 この発明の他の実施の一形態の機能ブロッ
ク図。

【図１１】 図１０に示す受信部を構成する第１〜第ｎ
のＳ／Ｐ変換部と共通位相設定手段の機能ブロック図。

【図１２】 図１１に示す当該他の実施の一形態の機能
ブロック図。

【図１３】 この発明の他の実施の一形態の機能ブロッ
ク図。

【図１４】 図１３に示す送信部を構成する同期パター
ン挿入部の機能ブロック図と当該受信部を構成する第１
〜第ｎのフレーム同期部の機能ブロック図。

【図１５】 図１３に示す送信部でＡＴＭセルデータフ
ォーマットを説明する図。

【図１６】 図１３に示す送信部の他の実施の一形態の
機能ブロック図。

【図１７】 図１３に示す送信部で転送データ形式を説
明する図。

【図１８】 図１３に示す送信部の他の実施の一形態の
機能ブロック図。

【図１９】 図１８に示す信号入れ替え部の機能ブロッ
ク図。

【図２０】 従来の技術を示すインタコネクション装置
の機能ブロック図。

【図２１】 図２０に示す第１〜第ｎのデータ識別部の
機能ブロック図。

【符号の説明】

１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ 送信部、
２、２ａ、２ｂ、２ｃ、２ｄ、２ｅ 受信部、１１、１
１ａ 同期パターン挿入部、１２ Ｐ／Ｓ変換部、１３
パリティ計算・挿入部、１４ 付加情報挿入部、１５
信号入れ替え部、２１、２１ａ、２１ｂ、２１ｃ 共
通位相設定手段、２２、２２ｂ、２２ｄ第ｎのビット同
期部、２２ａ、２２ｃ、２２ｄ 第１〜第ｎ−１のビッ
ト同期部、２３、２３ｂ 第ｎのＳ／Ｐ変換部、２３
ａ、２３ｂ 第１〜第ｎ−１のＳ／Ｐ変換部、２４ フ
レーム同期部と第１〜第ｎのフレーム同期部、２４ａ
第１〜第ｎのフレーム同期部、２４ｂ 第１〜第ｎ−１
のフレーム同期部、２５ 誤り監視部、２６、２６ａ
１／ｍ分周器、１０１、１０１ａ 送信部データ、１０
２ 送信部基準クロック、１０３ 転送データ、１０
４、１０４ａ 遅延クロック受信部基準クロック、１０
５、１０５ａ 受信部データ、１０６、１０６ａ位相制
御信号、１０７ モード切替信号、１０８ 共通位相設
定データ、１０９、１０９ａ 遅延データ、１１０ カ
ウンタアドレス、１１１ Ｓ／Ｐ位相制御信号、１１２
基準分周クロック、１１３ 識別データ、１１４ 誤
り検出信号、１１５ 分周クロック、１１６ 付加情
報。なお図中、同一符号は同一または相当部分を示す。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 送信部データの各チャネルに対し送信部
   基準クロックとの位相同期をとり転送データの各チャネ
   ルとして出力する送信部と、該送信部からの転送データ
   の各チャネルに対し受信部基準クロックとの同期処理を
   し受信部データの各チャネルとして生成する受信部とを
   備えるインタコネクション装置において、前記受信部で
   前記送信部から前記受信部基準クロック周期（Ｔ）の１
   ／２以下の並列データ間位相差をもつ前記転送データの
   各チャネルに対し、特定チャネルのビット同期部からの
   位相制御信号とモード切替信号とにより共通位相設定モ
   ードで共通位相制御をし、当該受信部基準クロックに対
   し±Ｔ／２以下の並列データ位相差をもつ共通位相設定
   データの各チャネルとして生成する共通位相設定手段
   と、該共通位相設定手段から前記共通位相設定データの
   各チャネルに対し、前記受信部基準クロックと当該特定
   チャネルからの前記モード切替信号とにより個別位相設
   定モードで個別位相制御をし、チャネルごとにビット同
   期を確保し受信部データの各チャネルとして生成すると
   共に、前記受信部基準クロックに対する位相関係を検出
   し最適位相によるデータ識別ができるように変化する前
   記位相制御信号をチャネルごとに生成し、当該最適位相
   からのずれが±Ｔ／ｋ（ｋ＞２）以上かどうかで前記位
   相設定モードを共通／個別のいずれかにする前記モード
   切替信号を当該特定チャネルだけに生成する前記ビット
   同期部とを設けることを特徴とするインタコネクション
   装置。
2. 【請求項２】 共通位相設定手段で特定チャネルのビッ
   ト同期部からのモード切替信号による共通位相設定モー
   ドで当該ビット同期部からの位相制御信号により共通可
   変遅延量を制御し、個別位相設定モードで動作を停止す
   るカウンタと、該カウンタのアドレスに従い送信部から
   Ｔ／２以下の並列データ間位相差をもつ転送データの各
   チャネルに対し、決定する前記共通可変遅延量を挿入
   し、当該受信部基準クロックに対し±Ｔ／２以下の並列
   データ位相差をもつ共通位相設定データの各チャネルと
   して生成する共通可変遅延回路とを設け、ビット同期部
   で当該特定チャネルからのモード切替信号による共通位
   相設定モードで動作を停止し、個別位相設定モードで当
   該各チャネルからの位相制御信号により個別可変遅延量
   を制御するカウンタと、該カウンタのアドレスに従い前
   記共通位相設定手段からの共通位相設定データの各チャ
   ネルに対し、決定する前記個別可変遅延量を挿入し遅延
   データの各チャネルとして生成する個別可変遅延回路
   と、当該遅延データの各チャネルに対しチャネルごとに
   最適位相によるデータ識別をし受信部データの各チャネ
   ルとして生成するフリップフロップと、前記個別可変遅
   延回路からの各チャネルの遅延データと前記受信部基準
   クロックとの位相関係を検出しチャネルごとに前記位相
   制御信号と当該特定チャネルだけに前記モード切替信号
   とを生成する制御回路とを設けることを特徴とする請求
   項１記載のインタコネクション装置。
3. 【請求項３】 共通位相設定手段で共通可変遅延回路に
   代えて個別可変遅延回路を設け、当該カウンタからのア
   ドレスに従い決定する個別可変遅延量を受信部基準クロ
   ックに挿入した遅延クロックを生成し、ビット同期部の
   各チャネルに対し共通に入力する当該遅延クロックと送
   信部から個別に直接入力する転送データの各チャネルと
   の間の位相制御量がチャネルごとに同じになるようにす
   ることを特徴とする請求項２記載のインタコネクション
   装置。
4. 【請求項４】 ビット同期部で当該特定チャネルの制御
   回路からのモード切替信号による共通位相設定モードで
   当該特定チャネルの制御回路からの位相制御信号の方を
   当該特定以外の各チャネルの制御回路からの位相制御信
   号に代えて選択するセレクタを別途設け、共通位相設定
   手段を不要にすることを特徴とする請求項２記載のイン
   タコネクション装置。
5. 【請求項５】 ビット同期部で当該特定チャネルの制御
   回路からのモード切替信号による共通位相設定モードで
   当該特定チャネルのカウンタからのアドレスを当該特定
   以外の各チャネルのカウンタにロードするようにし、セ
   ククタに代えて同じ機能をすることを特徴とする請求項
   ４記載のインタコネクション装置。
6. 【請求項６】 送信部で各チャネルｍ（２以上の整数）
   並列の送信部データの特定チャネルに対しフレーム同期
   パターンを挿入する同期パターン挿入部と、該同期パタ
   ーン挿入部からの前記送信部データのフレーム同期パタ
   ーンを挿入した各チャネルに対し、同位相でｍ対１の並
   ／直列変換を施し送信部基準クロックと同じ信号速度の
   各チャネルｍ直列の転送データの各チャネルを生成する
   並／直列変換部とを設け、受信部で前記送信部からＴ／
   ２以下の並列データ間位相差をもつ前記各チャネルｍ直
   列の転送データの各チャネル対し生成する請求項１記載
   の共通位相設定手段経由ビット同期部からの各チャネル
   ｍ直列の識別データの各チャネルに対し、同位相で１対
   ｍの直／並列変換を施しフレーム同期部の各チャネルか
   らの直／並列位相制御信号に従い選択する前記受信部基
   準クロックと同じ信号速度の各チャネルｍ並列の受信部
   データの各チャネルを生成すると共に、当該特定チャネ
   ルから基準分周クロックを出力する直／並列変換部と、
   該直／並列変換部からの基準分周クロックと同じ信号速
   度の当該受信部データの特定チャネルに対しそのまま出
   力すると共に、前記同期パターン挿入部で挿入したフレ
   ーム同期パターンを検出し前記直／並列位相信号を生成
   するフレーム同期部とを別途設けることを特徴とする請
   求項１、２、３、４または５記載のインタコネクション
   装置。
7. 【請求項７】 送信部で同期パターン挿入部に代えて、
   各チャネルｍ並列の送信部データの各チャネルに対し、
   互いに反転し生成する偶／奇パリティ符号を同時にまた
   は周期的に切り替えてフレーム同期パターンと共に挿入
   するパリティ計算・挿入部を設け、受信部で誤り監視部
   からの誤り検出信号に従い誤り検出時は共通、誤り未検
   出時は個別の各位相設定モードで動作するほかは請求項
   １記載と同じに動作する共通位相設定手段およびビット
   同期部と、直／並列変換部からの各チャネルｍ並列の受
   信部データの各チャネルに対し、前記パリティ計算・挿
   入部で挿入した偶／奇パリティ符号を照合し監視し前記
   誤り検出信号を生成する誤り監視部とを別途設けること
   を特徴とする請求項６記載のインタコネクション装置。
8. 【請求項８】 送信部で各チャネルｍ並列の送信部デー
   タの特定チャネルだけでなくすべての各チャネルに対し
   フレーム同期パターンを挿入する同期パターン挿入部
   と、受信部で前記送信部から各チャネルｍ直列の転送デ
   ータの各チャネルに対し、チャネルごとに独立し受信部
   基準クロックに対する位相関係を検出し最適位相による
   データ識別をし各チャネルｍ直列の識別データの各チャ
   ネルを生成するビット同期部と、該ビット同期部からの
   当該識別データの各チャネルに対し、同位相で１対ｍの
   直／並列変換を施しフレーム同期部の各チャネルからの
   直／並列位相制御信号に従い選択する１／ｍ分周器から
   の分周クロックと同じ信号速度の各チャネルｍ並列の識
   別データの各チャネルを生成すると共に、当該特定チャ
   ネルから基準分周クロックを出力する直／並列変換部
   と、該直／並列変換部からの分周クロックと同じ信号速
   度の当該識別データの各チャネルに対しそのまま出力す
   ると共に、前記同期パターン挿入部で挿入したフレーム
   同期パターンを検出し前記直／並列位相制御信号を生成
   するフレーム同期部と、該フレーム同期部からの当該低
   速識別データの各チャネルに対し、前記直／並列変換部
   の特定チャネルからの基準分周クロックに従いデータ識
   別をし各チャネルｍ並列の受信部データの各チャネルと
   して生成する共通位相設定手段と、前記受信部基準クロ
   ックの１／ｍ分周をし前記分周クロックを生成する前記
   １／ｍ分周器とを設けることを特徴とする請求項６記載
   のインタコネクション装置。
9. 【請求項９】 受信部でビット同期部からの各チャネル
   ｍ直列の識別データの各チャネルに対し受信部基準クロ
   ックにより１ビットずつシフトした各チャネルｍ並列の
   識別データの各チャネルとして生成する直／並列変換部
   と、フレーム同期部経由の当該シフト識別データの各チ
   ャネルに対し、メモリにより前記フレーム同期部の各チ
   ャネルからの直／並列位相制御信号に従い割り当てるア
   ドレスで書込みをし、１／ｍ分周器からの基準分周クロ
   ックに従い生成するアドレスで共通位相の読出をし、各
   チャネルｍ並列の受信部データの各チャネルとして生成
   する共通位相設定手段とを設けることを特徴とする請求
   項８記載のインタコネクション装置。
10. 【請求項１０】 送信部と受信部とでそれぞれ出力部位
    に電気／光変換部と入力部位に光／電気変換部とを別途
    設け、光信号の送受信をすることを特徴とする請求項
    １、２、３、４、５、６、７、８または９記載のインタ
    コネクション装置。
11. 【請求項１１】 送信部で各チャネルｍ並列の非同期転
    送モードセル送信部データの特定チャネルに対し補助信
    号中のセル位相情報を用いフレーム同期パターンを当該
    特定以外の各チャネルと共に挿入する同期パターン挿入
    部を設け、受信部で直／並列変換部からの分周クロック
    と同じ速度の各チャネルｍ並列の識別データの各チャネ
    ルに対しそのまま出力すると共に、特定チャネルに対し
    補助信号中の同期パターン検出１フレーム後に再び当該
    特定以外の各チャネルに対し補助信号中のセル位相情報
    に従い生成するパルス期間だけ、それぞれ前記同期フレ
    ーム挿入部で挿入したフレーム同期パターンを検出し直
    ／並列位相制御信号を生成するフレーム同期部を設ける
    ことを特徴とする請求項８記載のインタコネクション装
    置。
12. 【請求項１２】 送信部の同期パターン挿入部と並／直
    列変換部との特定チャネル間でデータに付加しないで認
    識する補助信号の空き領域に外部付加情報を格納する付
    加情報挿入部を別途設けることを特徴とする請求項１１
    記載のインタコネクション装置。
13. 【請求項１３】 送信部で並／直列変換部からの各チャ
    ネルｍ直列の転送データの各チャネルに対し、補助信号
    中のセル位相情報に従い信号入れ替えタイミングを制御
    し当該特定チャネルの補助信号と当該特定以外の各チャ
    ネルのデータとを周期的に入れ替える各チャネルｍ直列
    の転送データの各チャネルとして生成する信号入れ替え
    部を別途設けることを特徴とする請求項１１記載のイン
    タコネクション装置。