[go: up one dir, main page]

JPH09162322A - 表面実装型半導体装置とその製造方法 - Google Patents

表面実装型半導体装置とその製造方法

Info

Publication number
JPH09162322A
JPH09162322A JP7324138A JP32413895A JPH09162322A JP H09162322 A JPH09162322 A JP H09162322A JP 7324138 A JP7324138 A JP 7324138A JP 32413895 A JP32413895 A JP 32413895A JP H09162322 A JPH09162322 A JP H09162322A
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
substrate
dummy
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7324138A
Other languages
English (en)
Other versions
JP3432982B2 (ja
Inventor
Tadashi Yamaguchi
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP32413895A priority Critical patent/JP3432982B2/ja
Priority to KR1019960053244A priority patent/KR970058407A/ko
Priority to TW085113750A priority patent/TW341722B/zh
Priority to EP96118894A priority patent/EP0779657A3/en
Priority to US08/760,473 priority patent/US5886876A/en
Publication of JPH09162322A publication Critical patent/JPH09162322A/ja
Application granted granted Critical
Publication of JP3432982B2 publication Critical patent/JP3432982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 基板の側面からの水分浸入やプリント配線基
板への半田付実装時の熱ストレス等による積層剥離、ク
ラックの発生を防止することができる表面実装型半導体
装置とその製造方法を提供する。 【解決手段】 基板９の裏面側から見た状態を示してお
り、従来例と同様に、端子１０が形成されており、スル
ーホール１１を介して、表面側のパターンに電気的導通
がとられている。このスルーホール１１は、通常、ドリ
リング等の手法を用いて、貫通孔を設けた後、メッキ形
成により得られるものであるが、同一の工程により長円
（長溝）状のダミースルーホール１２を個片分割後の基
板９の外縁部にあたる位置に形成しておき、基板の四隅
とダミースルーホールを含む部分を開口して、個片分割
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装型半導体
装置とその製造方法に関するものである。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等に用い
られる半導体装置では、機能の追求に伴う入出力ピンの
増大により、総ピン数が、２００〜３００ピン級に拡大
してきており、従来この分野で用いられてきた半導体装
置のパッケージング（外形）の一種である、ＱＦＰ（Ｑ
ｕａｄ・Ｆｌａｔ・Ｐａｃｈａｇｅ）では、ピン数増に
比例した外形サイズの拡大やピン間ピッチの微細化によ
り、プリント配線板への半田付実装時の不具合（ピン変
形による不導や短絡）が顕著になってきている。
【０００３】このため、最近では多ピン対応の新しい試
みとして、図１０に示すような、ＢＧＡ（Ｂａｌｌ・Ｇ
ｒｉｄ・Ａｒｒａｙ）が提唱されている。図１０は従来
の表面実装型半導体装置の製造後の断面図、図１１は図
１０のＡ部の拡大断面図である。図１０において、半導
体素子１はガラスエポキシ等からなる基板２の所定の位
置に接着剤等で手段を用いて固定される。その後、ワイ
ヤ３により基板２の表面に形成されたパターン４に配設
接続され、封止樹脂５により封止成形される。
【０００４】基板２の裏面側には、端子６が表面のパタ
ーンと同様な手段により形成されており、表面のパター
ン４と裏面の端子６の相互は、スルーホール７により電
気的導通が得られている。封止成形が行なわれた後に、
端子６には半田等のバンプ８が形成され完成する。この
バンプ８が前述のＱＦＰで謂う“ピン（外部リード）”
の代りとなり、プリント配線板への半田付実装に用いら
れいるが、ＱＦＰの“ピン”が装置の側面に均等間隔で
突出する形に配置されていたのに対して、スペース的に
有利な装置の裏面にマトリクス（行列）状にピン（バン
プ）を配置できるＢＧＡは、同一ピン数下において、装
置単体のサイズ縮小が可能でピン間隔は逆に拡大される
ため、超多ピンＱＦＰに見られたような半田付実装時の
不具合は生じ得ないとされている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の表面実装型半導体装置では、装置本体となる基
板２の側面には、グラスファイバ等の繊維２ａ積層が破
断面として露出しており、図１１に示すように、この部
分よりの水分浸入〔図１１（ａ）参照〕や、プリント配
線基板への半田付実装時の熱ストレス等による積層剥
離、クラック〔図１１（ｂ）参照〕の発生の可能性があ
り、技術的に満足できるものは得られなかった。
【０００６】本発明は、上記問題点を除去し、基板の側
面からの水分浸入やプリント配線基板への半田付実装時
の熱ストレス等による積層剥離、クラックの発生を防止
することができる表面実装型半導体装置とその製造方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）半導体素子が実装される基板を有する表面実装型
半導体装置において、前記基板の側面に金属膜を具備す
るようにしたものである。このように、ダミースルーホ
ールを形成することによって得られた金属薄膜により、
従来、繊維積層が破断面として露出している基板の側面
を被覆することで、水分その他の浸入を防止し、プリン
ト配線板への半田付実装時の熱ストレス等による積層剥
離やクラックの発生も防止することができる。
【０００８】（２）上記（１）記載の表面実装型半導体
装置において、前記金属膜に固定される蓋材を具備する
ようにしたものである。したがって、上記（１）におけ
る水分浸入、積層剥離、クラックの発生の防止の効果を
更に向上させ、ハーメチック（中空気密）封止を実現す
ることができる。
【０００９】（３）表面実装型半導体装置の製造方法に
おいて、半導体素子が実装される基板の周辺部に長溝状
のダミースルーホールを形成する工程と、このダミース
ルーホールに金属膜を形成する工程と、前記半導体素子
の樹脂封止を行い、前記基板の四隅を開口して、前記ダ
ミースルーホールの端部を開口して個片分割を行う工程
とを施すようにしたものである。
【００１０】したがって、表面実装型半導体装置の個片
分割を容易にするとともに、水分浸入、積層剥離、クラ
ックの発生を防止することができる。 （４）表面実装型半導体装置の製造方法において、半導
体素子が実装される基板の周辺部に長溝状のダミースル
ーホールを形成する工程と、このダミースルーホールに
金属膜を形成する工程と、前記金属膜に蓋材を固定する
工程と、前記基板の四隅を開口して、前記ダミースルー
ホールの端部を開口して個片分割を行う工程とを施すよ
うにしたものである。
【００１１】したがって、表面実装型半導体装置の個片
分割を容易にするとともに、水分浸入、積層剥離、クラ
ックの発生の防止の効果を更に向上させ、ハーメチック
（中空気密）封止を実現することができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。図１は本発明の第１実施例を
示す表面実装型半導体装置の製造中の裏面図、図２は本
発明の第１実施例を示す表面実装型半導体装置の製造工
程断面図、図３は本発明の第１実施例を示す表面実装型
半導体装置の製造中の表面図、図４は本発明の第１実施
例を示す表面実装型半導体装置の製造後の断面図、図５
は図４のＡ部の拡大断面図である。
【００１３】図１において、９はガラスエポキシ等から
なる基板であり、裏面側から見た状態を示している。従
来例と同様に、端子１０が形成されており、スルーホー
ル１１を介して、表面側のパターン（図示なし）に電気
的導通がとられている。このスルーホール１１は、通
常、ドリリング等の手法を用いて、貫通孔を設けた後、
メッキ形成により得られるものであるが、同一の工程に
より長円（長溝）状のダミースルーホール１２を個片分
割後の基板９の外縁部にあたる位置に形成しておく。
【００１４】次に、その表面実装型半導体装置の製造方
法について図２を参照しながら説明する。まず、図２
（ａ）に示すように、半導体素子１３を基板９表面の所
定の位置に接着剤等の手段を用いて固定する。次いで、
図２（ｂ）に示すように、基板９の表面に形成されたパ
ターン１４にワイヤ１５により配線接続される。
【００１５】次に、図２（ｃ）に示すように、半導体素
子１３及びワイヤ１５と周辺部を封止樹脂１６により封
止成形し、裏面の端子１０にはバンプ１７を形成する。
図３はそのようにして得られた表面実装型半導体装置の
表面側の状態を示している。この図に示すように、円形
状のパンチ１８により、４つのコーナー部をプレス打抜
し個片分割する。
【００１６】図４はその表面実装型半導体装置の製造後
の状態を示した図、図５は図４のＡ部の拡大断面図であ
る。図５に示すように、基板側面はダミースルーホール
１２（図３参照）を成形することによって得られた金属
薄膜１２ａにより被覆され、水分その他の浸入や、積層
剥離、クラックの発生を防止する構造となっている。
【００１７】次に、本発明の第２実施例について述べ
る。図６は本発明の第２実施例を示す表面実装型半導体
装置の製造中の断面図である。この図において、１９は
第１実施例同様のガラスエポキシ等からなる基板であ
る。表面１９側の所定の位置には半導体素子２０が接着
剤等の手段を用いて固定されており、表面に形成された
パターン２１にワイヤ２２を用いて配線接続されてい
る。
【００１８】また、基板１９の外縁部にあたる部分には
第１実施例と同様に、ダミースルーホール２３が形成さ
れており、このダミースルーホール２３に嵌め込む形で
金属等の素材を用いた蓋材２４を固定する。固定に用い
る方法としては、ダミースルーホール形成の際に得られ
た、内壁の金属薄膜２３ａと表面のダミースルーホール
のランド２５を使用し、蓋材２４を高温半田等のメタリ
ックな手法を用いて固定するのが望ましい。
【００１９】その後、基板１９の裏面に形成された端子
２６にバンプ２７を形成し、図７に示すように、第１実
施例と同様にパンチ２８により、４つのコーナー部をプ
レス打抜し個片分割する。この場合、パンチ２８の形状
としては、蓋材２４のコーナー部形状に合わせ、鈎状に
するのが望ましい。
【００２０】図８は本発明の第２実施例を示す表面実装
型半導体装置の製造後の状態を示す図、図９は図８のＡ
部の拡大断面図である。図８に示すように、蓋材２４が
基板側面に形成されたダミースルーホールの金属薄膜２
３ａに固定され、第１実施例より、更に水分浸入や積層
剥離、クラックの発生を防止する構造となっている。
【００２１】本実施例に関しては、ＢＧＡの場合につい
て述べたが、他の半導体装置、例えばＣＯＢ（Ｃｈｉｐ
・Ｏｎ・Ｂｏａｒｄ）タイプのモジュール等、プリント
基板にベアチップを実装する型式の半導体装置には全て
適用可能である。なお、本発明は上記実施例に限定され
るものではなく、本発明の趣旨に基づいて種々の変形が
可能であり、これらを本発明の範囲から排除するもので
はない。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、ダミースルーホー
ルを形成することによって得られた金属薄膜により、従
来、繊維積層が破断面として露出している基板の側面を
被覆することで、水分その他の浸入を防止し、プリント
配線板への半田付実装時の熱ストレス等による積層剥離
やクラックの発生も防止することができる。
【００２３】（２）請求項２記載の発明によれば、上記
（１）における水分浸入、積層剥離、クラックの発生の
防止の効果を更に向上させ、ハーメチック（中空気密）
封止を実現することができる。 （３）請求項３記載の発明によれば、表面実装型半導体
装置の個片分割を容易にするとともに、水分浸入、積層
剥離、クラックの発生を防止することができる。
【００２４】（４）請求項４記載の発明によれば、表面
実装型半導体装置の個片分割を容易にするとともに、水
分浸入、積層剥離、クラックの発生の防止の効果を更に
向上させ、ハーメチック（中空気密）封止を実現するこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す表面実装型半導体装
置の製造中の裏面図である。
【図２】本発明の第１実施例を示す表面実装型半導体装
置の製造工程断面図である。
【図３】本発明の第１実施例を示す表面実装型半導体装
置の製造中の表面図である。
【図４】本発明の第１実施例を示す表面実装型半導体装
置の製造後の断面図である。
【図５】図４のＡ部の拡大断面図である。
【図６】本発明の第２実施例を示す表面実装型半導体装
置の製造中の断面図である。
【図７】本発明の第２実施例を示す表面実装型半導体装
置の製造中の平面図である。
【図８】本発明の第２実施例を示す表面実装型半導体装
置の製造後の断面図である。
【図９】図８のＡ部の拡大断面図である。
【図１０】従来の表面実装型半導体装置の製造後の断面
図である。
【図１１】図１０のＡ部の拡大断面図である。
【符号の説明】
９，１９ 基板 １０，２６ 端子 １１ スルーホール １２，２３ ダミースルーホール １２ａ，２３ａ 金属薄膜 １３，２０ 半導体素子 １４，２１ パターン １５，２２ ワイヤ １６ 封止樹脂 １７，２７ バンプ １８，２８ パンチ ２４ 蓋材 ２５ ダミースルーホール

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が実装される基板を有する表
    面実装型半導体装置において、 前記基板の側面に金属膜を具備することを特徴とする表
    面実装型半導体装置。
  2. 【請求項２】 請求項１記載の表面実装型半導体装置に
    おいて、前記金属膜に固定される蓋材を具備することを
    特徴とする表面実装型半導体装置。
  3. 【請求項３】（ａ）半導体素子が実装される基板の周辺
    部に長溝状のダミースルーホールを形成する工程と、
    （ｂ）該ダミースルーホールに金属膜を形成する工程
    と、（ｃ）前記半導体素子の樹脂封止を行い、前記基板
    の四隅を開口して、前記ダミースルーホールの端部を開
    口して個片分割を行う工程とを施すことを特徴とする表
    面実装型半導体装置の製造方法。
  4. 【請求項４】（ａ）半導体素子が実装される基板の周辺
    部に長溝状のダミースルーホールを形成する工程と、
    （ｂ）該ダミースルーホールに金属膜を形成する工程
    と、（ｃ）前記金属膜に蓋材を固定する工程と、（ｄ）
    前記基板の四隅を開口して、前記ダミースルーホールの
    端部を開口して個片分割を行う工程とを施すことを特徴
    とする表面実装型半導体装置の製造方法。
JP32413895A 1995-12-13 1995-12-13 表面実装型半導体装置の製造方法 Expired - Fee Related JP3432982B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP32413895A JP3432982B2 (ja) 1995-12-13 1995-12-13 表面実装型半導体装置の製造方法
KR1019960053244A KR970058407A (ko) 1995-12-13 1996-11-11 표면 실장형 반도체 패키지와 그 제조방법
TW085113750A TW341722B (en) 1995-12-13 1996-11-11 Surface-mounted semiconductor package and its manufacturing method
EP96118894A EP0779657A3 (en) 1995-12-13 1996-11-25 Surface-mounted semiconductor package and its manufacturing method
US08/760,473 US5886876A (en) 1995-12-13 1996-12-05 Surface-mounted semiconductor package and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32413895A JP3432982B2 (ja) 1995-12-13 1995-12-13 表面実装型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09162322A true JPH09162322A (ja) 1997-06-20
JP3432982B2 JP3432982B2 (ja) 2003-08-04

Family

ID=18162566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32413895A Expired - Fee Related JP3432982B2 (ja) 1995-12-13 1995-12-13 表面実装型半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5886876A (ja)
EP (1) EP0779657A3 (ja)
JP (1) JP3432982B2 (ja)
KR (1) KR970058407A (ja)
TW (1) TW341722B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313802A (ja) * 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010062429A (ja) * 2008-09-05 2010-03-18 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
CN103096631A (zh) * 2013-01-08 2013-05-08 广东生益科技股份有限公司 一种pcb加工方法及pcb板

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076527B2 (ja) 1997-02-14 2000-08-14 株式会社イースタン 配線基板
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
WO1999021228A1 (fr) * 1997-10-20 1999-04-29 Hitachi, Ltd. Module a semiconducteur et convertisseur de puissance comprenant ce module
US5969947A (en) 1997-12-17 1999-10-19 International Business Machines Corporation Integral design features for heatsink attach for electronic packages
SG73490A1 (en) * 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
JP3179420B2 (ja) * 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
WO2000042636A2 (en) * 1999-01-12 2000-07-20 Teledyne Technologies Incorporated Micromachined device and method of forming the micromachined device
JP3437477B2 (ja) * 1999-02-10 2003-08-18 シャープ株式会社 配線基板および半導体装置
EP1030366B1 (en) 1999-02-15 2005-10-19 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
US6282100B1 (en) * 1999-07-01 2001-08-28 Agere Systems Guardian Corp. Low cost ball grid array package
US6359233B1 (en) * 1999-10-26 2002-03-19 Intel Corporation Printed circuit board multipack structure having internal gold fingers and multipack and printed circuit board formed therefrom, and methods of manufacture thereof
US6624717B2 (en) * 1999-12-29 2003-09-23 Intel Corporation Impedance matched bus traces over de-gassing holes
US8617934B1 (en) 2000-11-28 2013-12-31 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US6515222B2 (en) * 2001-02-05 2003-02-04 Motorola, Inc. Printed circuit board arrangement
DE10142971A1 (de) * 2001-09-01 2003-03-27 Eupec Gmbh & Co Kg Leistungshalbleitermodul
US6803527B2 (en) * 2002-03-26 2004-10-12 Intel Corporation Circuit board with via through surface mount device contact
TW565009U (en) * 2003-01-20 2003-12-01 Benq Corp Electronic module having ball grid array
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
KR100808644B1 (ko) * 2006-06-09 2008-02-29 주식회사 이츠웰 표면 실장형 발광 다이오드 램프 및 그 제조 방법
TWI339881B (en) * 2007-02-15 2011-04-01 Via Tech Inc Chip package
US20080308305A1 (en) * 2007-06-15 2008-12-18 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcing member
US20090026599A1 (en) * 2007-07-27 2009-01-29 Powertech Technology Inc. Memory module capable of lessening shock stress
KR20100040915A (ko) * 2007-08-09 2010-04-21 파나소닉 주식회사 회로 모듈 및 이를 이용한 전자기기
CN101471307B (zh) * 2007-12-29 2012-07-04 三星电子株式会社 半导体封装体及其制造方法
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100308468A1 (en) * 2008-03-14 2010-12-09 Noriyuki Yoshikawa Semiconductor device and semiconductor device fabrication method
JP2010004011A (ja) * 2008-05-19 2010-01-07 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP5320863B2 (ja) * 2008-07-02 2013-10-23 オムロン株式会社 電子部品
US7829981B2 (en) * 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8207455B2 (en) * 2009-07-31 2012-06-26 Power Integrations, Inc. Power semiconductor package with bottom surface protrusions
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
WO2013066343A1 (en) 2011-11-04 2013-05-10 Knowles Electronics, Llc Embedded dielectric as a barrier in an acoustic device and method of manufacture
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
JP2014072220A (ja) 2012-09-27 2014-04-21 International Business Maschines Corporation プリント配線板の製造方法
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置
WO2015197551A1 (de) * 2014-06-23 2015-12-30 Epcos Ag Gehäuse für ein elektrisches bauelement und verfahren zur herstellung eines gehäuses für ein elektrisches bauelement
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
JP6809600B2 (ja) * 2017-04-03 2021-01-06 株式会社村田製作所 高周波モジュール
US20220230944A1 (en) * 2020-12-31 2022-07-21 Texas Instruments Incorporated Configurable leaded package
US12137545B2 (en) * 2022-09-16 2024-11-05 Hewlett Packard Enterprise Development Lp Electromagnetic shield of an integrated circuit package

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735211A (en) * 1971-06-21 1973-05-22 Fairchild Camera Instr Co Semiconductor package containing a dual epoxy and metal seal between a cover and a substrate, and method for forming said seal
JPS51111276A (en) * 1975-03-26 1976-10-01 Nippon Sheet Glass Co Ltd Molded article of polycarbonate resin of improved abrasion resistance
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
JPS5879706A (ja) * 1981-11-06 1983-05-13 Matsushita Electric Ind Co Ltd チツプインダクタ
JPS59152650A (ja) * 1983-02-21 1984-08-31 Mitsubishi Electric Corp 半導体装置
US4819041A (en) * 1983-12-30 1989-04-04 Amp Incorporated Surface mounted integrated circuit chip package and method for making same
JPS60226142A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd モジユ−ル構造
JPS6124253A (ja) * 1984-07-13 1986-02-01 Hitachi Ltd 半導体パツケ−ジ構造
US4707565A (en) * 1985-03-19 1987-11-17 Nitto Boseki Co., Ltd. Substrate for printed circuit
JPS62204550A (ja) * 1986-03-05 1987-09-09 Shinko Electric Ind Co Ltd プリント基板型半導体パツケ−ジ
JPS62274753A (ja) * 1986-05-23 1987-11-28 Seiko Instr & Electronics Ltd ピングリツドアレイパツケ−ジの構造
JP2550991B2 (ja) * 1987-05-06 1996-11-06 日本電気株式会社 ピングリッドアレイ半導体モジュ−ル
JPH01135099A (ja) * 1987-11-20 1989-05-26 Ibiden Co Ltd 電子回路パッケージ
FI85794C (fi) * 1989-07-05 1992-05-25 Nokia Mobira Oy Foerfarande foer att skydda ett kretskort eller en del daerav mot stoerningar som alstrats av elektromagnetisk interferens, och skyddshoelje foer anvaendning i foerfarandet.
US5031025A (en) * 1990-02-20 1991-07-09 Unisys Corporation Hermetic single chip integrated circuit package
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5153379A (en) * 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
EP0582881B1 (en) * 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof
TW350194B (en) * 1994-11-30 1999-01-11 Mitsubishi Gas Chemical Co Metal-foil-clad composite ceramic board and process for the production thereof the invention relates to the metal-foil-clad composite ceramic board and process for the production
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313802A (ja) * 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4614818B2 (ja) * 2005-05-09 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
JP2010062429A (ja) * 2008-09-05 2010-03-18 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
CN103096631A (zh) * 2013-01-08 2013-05-08 广东生益科技股份有限公司 一种pcb加工方法及pcb板

Also Published As

Publication number Publication date
EP0779657A3 (en) 1998-11-11
EP0779657A2 (en) 1997-06-18
JP3432982B2 (ja) 2003-08-04
KR970058407A (ko) 1997-07-31
TW341722B (en) 1998-10-01
US5886876A (en) 1999-03-23

Similar Documents

Publication Publication Date Title
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
US7266888B2 (en) Method for fabricating a warpage-preventive circuit board
US6300685B1 (en) Semiconductor package
JP3478139B2 (ja) リードフレームの製造方法
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
US6246117B1 (en) Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP3442721B2 (ja) 半導体装置
JPH1074887A (ja) 電子部品及びその製造方法
JPH05211256A (ja) 半導体装置
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH10154768A (ja) 半導体装置及びその製造方法
KR100319400B1 (ko) 반도체패키지및그제조방법
JP4677152B2 (ja) 半導体装置
JP3136274B2 (ja) 半導体装置
US6291260B1 (en) Crack-preventive substrate and process for fabricating solder mask
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP3271500B2 (ja) 半導体装置
JPS58134450A (ja) 半導体装置およびその製造方法
JPH10189792A (ja) 半導体パッケージ
JP3405718B2 (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees