JPH09152457A - 電気的配線検査方法及び装置 - Google Patents
電気的配線検査方法及び装置Info
- Publication number
- JPH09152457A JPH09152457A JP7312444A JP31244495A JPH09152457A JP H09152457 A JPH09152457 A JP H09152457A JP 7312444 A JP7312444 A JP 7312444A JP 31244495 A JP31244495 A JP 31244495A JP H09152457 A JPH09152457 A JP H09152457A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- probes
- capacitance
- measured
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/312—Contactless testing by capacitive methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
る。 【解決手段】良品の配線基板10について、プローブ3
1及び32をそれぞれグランドプレート13及び配線i
に導通させて容量Cgiを測定し、これを記憶装置44に
格納する。検査対象の配線基板10について同様に容量
Ciを測定し、良品のいくつかの容量測定値の平均値Ca
と検査対象の対応する容量測定値Cgaの平均値との比μ
を算出する。ただし、Ck<Cgk(1−Δe0)又はCk
>Cgk(1+Δe0)であれば比の算出対象から容量測
定値Ck及びCgkを除外する。Cj<μ・Cgj(1−Δ
e)又はCj>μ・Cgj(1+Δe)であれば配線jが
欠陥であると判定し、抵抗測定法により欠陥の詳細を判
定する。ここにΔeは許容誤差率である。
Description
細り、断線、電流リーク及び短絡などを電気的に検査す
る方法及び装置に関する。
抵抗測定法と容量測定法とがある。抵抗測定法では、配
線の導通抵抗を測定することにより、配線パターンの細
りや断線の有無を判定し、異なる配線間の絶縁抵抗を測
定することにより、配線パターン間の電流リークや短絡
の判定をする。容量測定法では、各配線iと、これに平
行なグランドプレートとの間の容量Ciを測定し、予め
測定していた良品の容量Cgiと比較して欠陥を判定す
る。すなわち、Ci<Cgi(1−Δe0)又はCi>Cgi
(1+Δe0)であれば欠陥と判定する。ここにΔe0
は、予め設定される許容誤差率であり、0.15程度の
値が用いられていた。
法よりも詳細な検査ができるが、異なる配線間の絶縁抵
抗を測定するので測定点数が多く、また、配線毎に2本
のプローブを移動させなければならないので、容量測定
法よりも検査時間が長くなる。また、プローブ間隔に制
限がある。最近の高密度多層基板では、プローブ接触点
であるパッドの数が多いもので約5,000もあり、こ
のような問題が著しくなる。
レートに対する個々の配線の容量を測定するので、抵抗
検査法よりも測定点数が少なく、また、一方のプローブ
をグランドプレートに導通させて固定すればよいので、
検査時間を大幅に短縮することができる。しかし、容量
測定法では、配線パターン幅のばらつきや配線パターン
とグランドプレートとの間の絶縁層の厚みのばらつきに
より、配線欠陥を検出できない場合が生ずる。これを防
止するために許容誤差率Δe0を小さくすると、欠陥が
過剰検出され、欠陥と判定された配線を再度詳細に検査
しなければならず、全体の検査時間が長くなる。
み、検査の質を向上させ、かつ、検査時間を短縮するこ
とができる電気的配線検査方法及び装置を提供すること
にある。
明では、配線基板に形成された導体パターンに複数のプ
ローブを当接して電気的に配線を検査する電気的配線検
査方法において、該プローブを移動させるプローブ駆動
装置と、該複数のプローブのうち2つのプローブの間の
容量を測定する容量測定部と、記憶部と、を有する電気
的配線検査装置を使用し、良品の配線基板及びi=1〜
nについて、該プローブ駆動装置により該複数のプロー
ブのうち2つのプローブの一方及び他方をそれぞれ導体
面及び配線iに導通させて、該容量測定部により容量C
giを測定し、該容量Cgiを該記憶部に格納し、検査対象
の配線基板及びi=1〜nについて、該プローブ駆動装
置によりに対し該複数のプローブのうち2つのプローブ
の一方及び他方をそれぞれ該導体面及び該配線iに導通
させて、該容量測定部により容量Ciを測定し、該検査
対象の1以上の配線の容量測定値の平均値と、該良品
の、該1以上の配線に対応する配線の容量測定値の平均
値との比μを実質的に算出し、j=1〜nかつ該比の算
出に用いられなかった配線jについて、実質的にCj<
μ・Cgj(1−Δe)又はCj>μ・Cgj(1+Δe)
であれば配線jが欠陥であると判定し、ここにΔeは正
の設定値である。
も結果として同一内容であることを意味する。容量比μ
は、絶縁層の厚みのばらつきや、現像条件のばらつき等
による配線幅のばらつきにより、配線基板毎に異なる
が、同一配線基板では欠陥のない全ての配線について容
量比μがほぼ同一であると考えられる。
で、許容誤差率Δeを、容量比μを用いなかった従来法
よりも充分小さくすることができ、従来よりも、欠陥検
出率を高くし且つ過剰検出率を低くすることができると
いう効果を奏する。また、過剰検出率を低くすることが
できるので、他の詳細検査と組み合わせた全体の検査時
間を短縮することができる。
検査装置はさらに、上記複数のプローブのうち2つのプ
ローブの間の抵抗を測定する抵抗測定部を有し、上記配
線jが欠陥であると判定した場合に、上記プローブ駆動
装置により該複数のプローブのうち2つのプローブの一
方及び他方をそれぞれ該配線jの一部及び他部に導通さ
せて、該抵抗測定部により抵抗を測定し、該プローブ駆
動装置により該複数のプローブのうち2つのプローブの
一方及び他方をそれぞれ該配線jの一部及び該配線jと
異なる配線の一部に導通させて、該抵抗測定部により抵
抗を測定させ、測定された抵抗値に基づいて該欠陥の種
類を判定する。
比較的短い容量測定法を用い、欠陥と判定された場合の
み抵抗測定法を用いているので、全体の検査時間を短縮
することができるという効果を奏する。第1発明の第2
態様では、実質的にCk<Cgk(1−Δe0)又はCk>
Cgk(1+Δe0)であれば上記比の算出対象から容量
測定値Ck及びCgkを除外する。ここにΔe0は、上記Δ
eより大きい設定値である。
なるので、Δeをより小さくでき、上記第1発明の効果
が高められる。第1発明の第3態様では、上記比μの算
出に用いられる容量は、全測定値のうち比較的小さい値
である。容量が大きい配線に容量の小さな配線が短絡し
ている場合に比の算出対象から除外されない虞がある
が、この第3態様によれば、このような虞を避けること
ができ、比μがより正確になる。
パターンに複数のプローブを当接させて電気的に配線を
検査する電気的配線検査装置において、該プローブを移
動させるプローブ駆動装置と、該複数のプローブのうち
2つのプローブの間の容量を測定する容量測定部と、記
憶部と、制御・判定部とを有し、該制御・判定部は、良
品の配線基板及びi=1〜nについて、該プローブ駆動
装置に対し該複数のプローブのうち2つのプローブの一
方及び他方をそれぞれ導体面及び配線iに導通させて、
該容量測定部に対し容量Cgiを測定させ、該容量Cgiを
該記憶部に格納させ、検査対象の配線基板及びi=1〜
nについて、該プローブ駆動装置に対し該複数のプロー
ブのうち2つのプローブの一方及び他方をそれぞれ該導
体面及び該配線iに導通させて、該容量測定部に対し容
量Ciを測定させ、該検査対象の1以上の配線の容量測
定値の平均値と、該良品の、該1以上の配線に対応する
配線の容量測定値の平均値との比μを実質的に算出し、
j=1〜nかつ該比の算出に用いられなかった配線jに
ついて、実質的にCj<μ・Cgj(1−Δe)又はCj>
μ・Cgj(1+Δe)であれば配線jが欠陥であると判
定し、ここにΔeは正の設定値である。
に、上記複数のプローブのうち2つのプローブの間の抵
抗を測定する抵抗測定部を有し、上記制御・判定部は、
上記配線jが欠陥であると判定した場合に、上記プロー
ブ駆動装置に対し該複数のプローブのうち2つのプロー
ブの一方及び他方をそれぞれ該配線jの一部及び他部に
導通させ、該抵抗測定部に対し抵抗を測定させ、該プロ
ーブ駆動装置に対し該複数のプローブのうち2つのプロ
ーブの一方及び他方をそれぞれ該配線jの一部及び該配
線jと異なる配線の一部に導通させて、該抵抗測定部に
対し抵抗を測定させ、測定した抵抗値に基づいて該欠陥
の種類を判定する。
部は、実質的にCk<Cgk(1−Δe0)又はCk>Cgk
(1+Δe0)であれば上記比の算出対象から容量測定
値Ck及びCgkを除外する。ここにΔe0は、上記Δeよ
り大きい設定値である。第2発明の第3態様では、上記
制御・判定部は、上記比μの算出に用いられる容量とし
て、全測定値のうち比較的小さい値のものを選択する。
実施形態を説明する。図1は、電気的配線検査装置の概
略構成を示す。図1では、検査対象の配線基板10を、
絶縁層11と絶縁層12とに分解して示している。配線
基板10は、絶縁層11上に導体パターンが形成され、
絶縁層11と絶縁層12との間に金属膜であるグランド
プレート13が配置されている。図1では、絶縁層11
上の導体パターンとして、配線ネットである配線パター
ン14〜17と、パッド20〜28とを示している。パ
ッド20は、絶縁層11のスルーホールに充填された導
体により、グランドプレート13と接続されている。
ロッターに類似の公知の構成により、配線基板10に平
行な面内でプローブ31及び32を移動させることがで
き、また、プローブ31及び32をその軸方向へ移動さ
せて圧縮コイルスプリングによりプローブ31及び32
の先端をパッドに押接させることができる。プローブ3
1及び32は、切換回路40により、容量測定回路41
又は抵抗測定回路42に選択的に接続される。プローブ
X−Y駆動装置30及び切換回路40は、制御・判定装
置43により制御される。
からの測定指令に応答して、プローブ31とプローブ3
2との間の容量を測定し、測定値を制御・判定装置43
に供給する。抵抗測定回路42は、制御・判定装置43
からの測定指令に応答して、プローブ31とプローブ3
2との間の抵抗を測定し、測定値を制御・判定装置43
に供給する。
プリンタ45が接続されている。記憶装置44は、例え
ばハードディスク装置及びRAMで構成され、配線設計
データに基づいて作成された絶縁層11上のプローブ押
接位置(パッド位置)のデータ及び後述のデータの格納
に用いられる。プリンタ45は、検査結果の出力用であ
る。
ンピュータで構成されており、図2及び図3に示す処理
を実行する。図2は、配線検査の準備段階での処理を示
しており、図3は、図2の処理の後に行われる配線検査
手順を示している。配線基板10の検査すべき配線を配
線i、i=1〜nとする。以下、括弧内の数値は図中の
ステップ識別番号である。
線iの容量Cgi(i=1〜n)を測定し、測定値を基準
値として記憶装置44に格納する。 (51)測定した容量Cg1〜Cgnのうち、小容量のCg
s、Cgt、Cgu及びCgvを抽出する。Cgs、Cgt、Cgu
及びCgvは、例えば、容量Cg1〜Cgnを小さい順に並べ
たものの最初から4つ、又は、容量Cg1〜Cgnを4分割
した各グループの最小値である。
配線名s、t、u及びvを記憶装置44に格納する。 次に、検査対象の配線基板10に対する図3の処理を説
明する。 (60)容量Cgs、Cgt、Cgu及びCgvに対応した配線
s、t、u及びv(簡単化のため、配線とその配線名と
は同一符号を用いる)の容量を測定し、その平均値Ca
を算出する。また、容量Cgs、Cgt、Cgu及びCgvの平
均値Cgaを算出する。ただし、k=s、t、u、vにつ
いて、Ck<Cgk(1−Δe0)又はCk>Cgk(1+Δ
e0)であれば欠陥と判定して平均値の算出対象から容
量測定値Ck及びCgkを除外する。ここに、許容誤差率
Δe0は例えば0.15である。
る。容量比μは、絶縁層11の厚みのばらつきや、現像
条件のばらつき等による配線幅のばらつきにより、配線
基板10毎に異なるが、同一配線基板では欠陥のない全
ての配線について容量比μがほぼ同一であると考えられ
る。図2のステップ51で「小容量」としたのは、容量
が大きい配線に容量の小さな配線が短絡している場合に
ステップ60で欠陥でないと判定される虞があるので、
これを避けるためである。また、ステップ51で「4分
割」としたのは、領域ごとの小さなばらつきを平均化す
るためである。
えば1〜nのうち配線s、t、u及びvを除く最も小さ
い値である。 (62)欠陥判定の上限値Cmax=μ・Cgi(1+Δ
e)及び下限値μ・Cgi(1−Δe)を算出する。許容
誤差率Δeは、例えば0.02である。 (63)配線iの容量Ciを測定する。
iが良と判定してステップ66へ進み、そうでなければ
欠陥であると判定してステップ65へ進む。 (65)欠陥の種類をより詳細に特定するために、配線
iに対し抵抗測定法を用いる。すなわち、配線iの導通
抵抗を測定し、その測定値を、予め定めた基準値と比較
して配線の細りや断線を判定する。また、配線iと配線
iの近くの配線との間の絶縁抵抗を測定し、その測定値
を、予め定めた基準値と比較して配線間の電流リークや
短絡を判定する。この検査により、欠陥ではないと判定
される場合もある。欠陥であると判定された場合には、
その配線名i及び欠陥の種類を記憶装置44に格納す
る。
く全ての配線iについて、上記処理が終了していなけれ
ば、iを更新してステップ62へ戻り、終了した場合に
は、記憶装置44に格納された検査結果をプリンタ45
に出力する。従来法では上記許容誤差率Δe0を0.1
5としていたが、本実施形態では容量比μを用いている
ので、許容誤差率Δeを0.02とすることができ、従
来よりも、欠陥検出率を高くし且つ過剰検出率を低くす
ることができた。
定法を用い、欠陥と判定された場合のみ抵抗測定法を用
いているので、検査時間を短縮することができる。な
お、本発明には他にも種々の変形例が含まれる。例え
ば、図1では、2本のプローブを用いる場合を説明した
が、多数本のプローブを用い、例えば図1のパッド2
1、23、25及び27の各々にプローブを同時に押接
させプローブ選択を電気的に走査する構成であってもよ
い。
路41及び抵抗測定回路42の出力端を互いに接続し、
容量測定回路41で測定する場合には抵抗測定回路42
の出力をハイインピーダンスにし、抵抗測定回路42で
測定する場合には容量測定回路41の出力をハイインピ
ーダンスにする構成であってもよい。さらに、グランド
プレート13が無い配線基板については、銅板等のグラ
ンドプレートを配線基板に重ね合わせることにより、容
量測定法を用いることができる。
略構成図である。
を示すフローチャートである。
チャートである。
Claims (8)
- 【請求項1】 配線基板に形成された導体パターンに複
数のプローブを当接して電気的に配線を検査する電気的
配線検査方法において、 該プローブを移動させるプローブ駆動装置と、 該複数のプローブのうち2つのプローブの間の容量を測
定する容量測定部と、 記憶部と、 を有する電気的配線検査装置を使用し、 良品の配線基板及びi=1〜nについて、該プローブ駆
動装置により該複数のプローブのうち2つのプローブの
一方及び他方をそれぞれ導体面及び配線iに導通させ
て、該容量測定部により容量Cgiを測定し、該容量Cgi
を該記憶部に格納し、 検査対象の配線基板及びi=1〜nについて、該プロー
ブ駆動装置によりに対し該複数のプローブのうち2つの
プローブの一方及び他方をそれぞれ該導体面及び該配線
iに導通させて、該容量測定部により容量Ciを測定
し、 該検査対象の1以上の配線の容量測定値の平均値と、該
良品の、該1以上の配線に対応する配線の容量測定値の
平均値との比μを実質的に算出し、 j=1〜nかつ該比の算出に用いられなかった配線jに
ついて、Cj<μ・Cgj(1−Δe)又はCj>μ・Cgj
(1+Δe)であれば配線jが欠陥であると判定し、こ
こにΔeは正の設定値である、 ことを特徴とする電気的配線検査方法。 - 【請求項2】 上記電気的配線検査装置はさらに、上記
複数のプローブのうち2つのプローブの間の抵抗を測定
する抵抗測定部を有し、 上記配線jが欠陥であると判定した場合に、 上記プローブ駆動装置により該複数のプローブのうち2
つのプローブの一方及び他方をそれぞれ該配線jの一部
及び他部に導通させて、該抵抗測定部により抵抗を測定
し、 該プローブ駆動装置により該複数のプローブのうち2つ
のプローブの一方及び他方をそれぞれ該配線jの一部及
び該配線jと異なる配線の一部に導通させて、該抵抗測
定部により抵抗を測定させ、 測定された抵抗値に基づいて該欠陥の種類を判定するこ
とを特徴とする電気的配線検査方法。 - 【請求項3】 実質的にCk<Cgk(1−Δe0)又はC
k>Cgk(1+Δe0)であれば上記比の算出対象から容
量測定値Ck及びCgkを除外し、ここにΔe0は上記Δe
より大きい設定値である、 ことを特徴とする請求項1又は2記載の電気的配線検査
方法。 - 【請求項4】 上記比μの算出に用いられる容量は、全
測定値のうち比較的小さい値である、 ことを特徴とする請求項3記載の電気的配線検査方法。 - 【請求項5】 配線基板に形成された導体パターンに複
数のプローブを当接させて電気的に配線を検査する電気
的配線検査装置において、 該プローブを移動させるプローブ駆動装置と、 該複数のプローブのうち2つのプローブの間の容量を測
定する容量測定部と、 記憶部と、 制御・判定部とを有し、該制御・判定部は、 良品の配線基板及びi=1〜nについて、該プローブ駆
動装置に対し該複数のプローブのうち2つのプローブの
一方及び他方をそれぞれ導体面及び配線iに導通させ
て、該容量測定部に対し容量Cgiを測定させ、該容量C
giを該記憶部に格納させ、 検査対象の配線基板及びi=1〜nについて、該プロー
ブ駆動装置に対し該複数のプローブのうち2つのプロー
ブの一方及び他方をそれぞれ該導体面及び該配線iに導
通させて、該容量測定部に対し容量Ciを測定させ、 該検査対象の1以上の配線の容量測定値の平均値と、該
良品の、該1以上の配線に対応する配線の容量測定値の
平均値との比μを実質的に算出し、 j=1〜nかつ該比の算出に用いられなかった配線jに
ついて、実質的にCj<μ・Cgj(1−Δe)又はCj>
μ・Cgj(1+Δe)であれば配線jが欠陥であると判
定し、ここにΔeは正の設定値である、 ことを特徴とする電気的配線検査装置。 - 【請求項6】 請求項5にさらに、上記複数のプローブ
のうち2つのプローブの間の抵抗を測定する抵抗測定部
を有し、 上記制御・判定部は、上記配線jが欠陥であると判定し
た場合に、 上記プローブ駆動装置に対し該複数のプローブのうち2
つのプローブの一方及び他方をそれぞれ該配線jの一部
及び他部に導通させ、該抵抗測定部に対し抵抗を測定さ
せ、 該プローブ駆動装置に対し該複数のプローブのうち2つ
のプローブの一方及び他方をそれぞれ該配線jの一部及
び該配線jと異なる配線の一部に導通させて、該抵抗測
定部に対し抵抗を測定させ、 測定した抵抗値に基づいて該欠陥の種類を判定すること
を特徴とする電気的配線検査装置。 - 【請求項7】 上記制御・判定部は、実質的にCk<Cg
k(1−Δe0)又はCk>Cgk(1+Δe0)であれば上
記比の算出対象から容量測定値Ck及びCgkを除外し、
ここにΔe0は上記Δeより大きい設定値である、 ことを特徴とする請求項5又は6記載の電気的配線検査
装置。 - 【請求項8】 上記制御・判定部は、上記比μの算出に
用いられる容量として、全測定値のうち比較的小さい値
のものを選択する、 ことを特徴とする請求項7記載の電気的配線検査装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31244495A JP3558434B2 (ja) | 1995-11-30 | 1995-11-30 | 電気的配線検査方法及び装置 |
GB9615171A GB2307754B (en) | 1995-11-30 | 1996-07-19 | Method of and apparatus for electrical wiring-pattern test |
US08/686,391 US5744964A (en) | 1995-03-11 | 1996-07-25 | Method and apparatus for electrical test of wiring patterns formed on a printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31244495A JP3558434B2 (ja) | 1995-11-30 | 1995-11-30 | 電気的配線検査方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09152457A true JPH09152457A (ja) | 1997-06-10 |
JP3558434B2 JP3558434B2 (ja) | 2004-08-25 |
Family
ID=18029278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31244495A Expired - Fee Related JP3558434B2 (ja) | 1995-03-11 | 1995-11-30 | 電気的配線検査方法及び装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5744964A (ja) |
JP (1) | JP3558434B2 (ja) |
GB (1) | GB2307754B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002365324A (ja) * | 2001-06-05 | 2002-12-18 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
JP2006071519A (ja) * | 2004-09-03 | 2006-03-16 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
JP2009080121A (ja) * | 2008-10-27 | 2009-04-16 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
JP2011095035A (ja) * | 2009-10-28 | 2011-05-12 | Hioki Ee Corp | 絶縁検査装置および絶縁検査方法 |
JP2012506036A (ja) * | 2008-10-15 | 2012-03-08 | ディーティージー インターナショナル ゲーエムベーハー | 電気装置の特性の判断 |
JP2013104798A (ja) * | 2011-11-15 | 2013-05-30 | Sharp Corp | 検査装置、検査方法、検査プログラム及びプログラム記録媒体 |
JP2013104799A (ja) * | 2011-11-15 | 2013-05-30 | Sharp Corp | 検査装置、検査方法、検査プログラム及びプログラム記録媒体 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3165056B2 (ja) * | 1997-02-28 | 2001-05-14 | 日本電産リード株式会社 | 基板検査装置および基板検査方法 |
DE19748029C2 (de) * | 1997-10-30 | 2001-02-01 | Siemens Nixdorf Inf Syst | Verfahren zum Testen von elektrische Bauelemente aufweisenden Baugruppen |
US6005394A (en) * | 1998-01-20 | 1999-12-21 | International Business Machines Corporation | Process and apparatus for the capacitive testing of printed circuits |
US6051978A (en) * | 1998-04-27 | 2000-04-18 | Delaware Capital Formation, Inc. | TDR tester for x-y prober |
US6098027A (en) * | 1998-07-02 | 2000-08-01 | Industrial Technology Research Institute | Charge mode open/short test circuit |
JP3242883B2 (ja) * | 1998-08-05 | 2001-12-25 | 日東電工株式会社 | フレキシブル配線板の検査方法 |
US6775627B1 (en) * | 1999-11-18 | 2004-08-10 | Cypress Semiconductor Corp. | Method and/or software for determining the capacitance of an analog/mixed signal circuit |
JP2001235501A (ja) * | 2000-02-22 | 2001-08-31 | Oht Inc | 検査装置及びセンサ |
JP4467027B2 (ja) * | 2000-10-30 | 2010-05-26 | ミヤチシステムズ株式会社 | 電気回路の断線検査方法 |
ES2187279B1 (es) * | 2001-06-27 | 2004-09-01 | Aplicacions Tecnologiques Per Al Control De Qualitat, S.L. | Sistema para la comprobacion de cableados. |
US6734681B2 (en) | 2001-08-10 | 2004-05-11 | James Sabey | Apparatus and methods for testing circuit boards |
WO2003014754A1 (en) * | 2001-08-10 | 2003-02-20 | Mania Entwicklungsgesellschaft Mbh | Apparatus and methods for testing bare circuit boards |
US6573728B2 (en) | 2001-08-29 | 2003-06-03 | International Business Machines Corporation | Method and circuit for electrical testing of isolation resistance of large capacitance network |
US6861845B2 (en) * | 2002-12-02 | 2005-03-01 | Dit-Mco International Corporation | Fault locator |
GB0308550D0 (en) * | 2003-04-10 | 2003-05-21 | Barker Colin | Improvements to an automatic test machine |
US7295022B2 (en) * | 2005-08-31 | 2007-11-13 | Solid State Measurements, Inc. | Method and system for automatically determining electrical properties of a semiconductor wafer or sample |
TWI288241B (en) * | 2005-11-30 | 2007-10-11 | Ip Leader Technology Corp | Probing apparatus, probing print-circuit board and probing system for high-voltage matrix-based probing |
US20080061812A1 (en) * | 2006-09-13 | 2008-03-13 | Sun Microsystems, Inc. | Component-attach test vehicle |
US20080204068A1 (en) * | 2007-02-28 | 2008-08-28 | International Business Machines Corporation | Method for estimating defects in an npn transistor array |
US7973541B2 (en) * | 2007-12-06 | 2011-07-05 | Qualcomm Incorporated | Method and apparatus for estimating resistance and capacitance of metal interconnects |
CN101788612B (zh) * | 2009-01-23 | 2012-09-05 | 南亚电路板股份有限公司 | 印刷电路板的阻值测量模块及其测量方法 |
CN101907657B (zh) * | 2010-06-11 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 探针电阻的检测方法 |
CN102401875A (zh) * | 2010-09-07 | 2012-04-04 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板测试电路 |
CN102129004A (zh) * | 2011-01-24 | 2011-07-20 | 苏州瀚瑞微电子有限公司 | Pcb板上测试断路的方法 |
JP6592885B2 (ja) * | 2014-10-08 | 2019-10-23 | 日本電産リード株式会社 | 基板検査方法及び基板検査装置 |
US10324112B2 (en) * | 2016-08-11 | 2019-06-18 | Intel Corporation | Package testing system and method with contact alignment |
JP7236848B2 (ja) * | 2018-11-27 | 2023-03-10 | 日本メクトロン株式会社 | プローブ装置、電気検査装置、および電気検査方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4565966A (en) * | 1983-03-07 | 1986-01-21 | Kollmorgen Technologies Corporation | Method and apparatus for testing of electrical interconnection networks |
US4565996A (en) * | 1984-02-06 | 1986-01-21 | Mrs. Lawrence Israel | Range limited coherent frequency doppler surveillance system |
JPH01185933A (ja) * | 1988-01-20 | 1989-07-25 | Nec Corp | 半導体ウェハ試験方法 |
GB8824272D0 (en) * | 1988-10-17 | 1988-11-23 | Bath Scient Ltd | Testing electrical circuits |
US5006808A (en) * | 1989-03-21 | 1991-04-09 | Bath Scientific Limited | Testing electrical circuits |
US5138266A (en) * | 1989-10-20 | 1992-08-11 | Digital Equipment Corporation | Single-probe charge measurement testing method |
JPH05196681A (ja) * | 1991-06-26 | 1993-08-06 | Digital Equip Corp <Dec> | 連続移動する電気回路の相互接続試験方法及び装置 |
US5187430A (en) * | 1991-08-30 | 1993-02-16 | Compaq Computer Corporation | Method and apparatus for determining nets among nodes in a circuit board |
JPH0677303A (ja) * | 1992-08-25 | 1994-03-18 | Matsushita Electric Ind Co Ltd | 半導体装置の評価方法 |
US5363048A (en) * | 1992-11-17 | 1994-11-08 | Digital Equipment Corporation | Method and system for ensuring interconnect integrity in a micro-chip-module |
US5570027A (en) * | 1995-04-19 | 1996-10-29 | Photocircuits Corporation | Printed circuit board test apparatus and method |
-
1995
- 1995-11-30 JP JP31244495A patent/JP3558434B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-19 GB GB9615171A patent/GB2307754B/en not_active Expired - Fee Related
- 1996-07-25 US US08/686,391 patent/US5744964A/en not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002365324A (ja) * | 2001-06-05 | 2002-12-18 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
JP4678989B2 (ja) * | 2001-06-05 | 2011-04-27 | 日置電機株式会社 | 短絡検査対象設定方法、回路基板検査方法および回路基板検査装置 |
JP2006071519A (ja) * | 2004-09-03 | 2006-03-16 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
JP2012506036A (ja) * | 2008-10-15 | 2012-03-08 | ディーティージー インターナショナル ゲーエムベーハー | 電気装置の特性の判断 |
JP2009080121A (ja) * | 2008-10-27 | 2009-04-16 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
JP2011095035A (ja) * | 2009-10-28 | 2011-05-12 | Hioki Ee Corp | 絶縁検査装置および絶縁検査方法 |
JP2013104798A (ja) * | 2011-11-15 | 2013-05-30 | Sharp Corp | 検査装置、検査方法、検査プログラム及びプログラム記録媒体 |
JP2013104799A (ja) * | 2011-11-15 | 2013-05-30 | Sharp Corp | 検査装置、検査方法、検査プログラム及びプログラム記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
GB2307754B (en) | 2000-06-21 |
US5744964A (en) | 1998-04-28 |
JP3558434B2 (ja) | 2004-08-25 |
GB9615171D0 (en) | 1996-09-04 |
GB2307754A (en) | 1997-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3558434B2 (ja) | 電気的配線検査方法及び装置 | |
US4565966A (en) | Method and apparatus for testing of electrical interconnection networks | |
JPH04309875A (ja) | インサーキット試験装置 | |
JPH11502309A (ja) | 障害カバリッジを拡大した製造欠陥分析装置 | |
CN101799507A (zh) | 印刷线路板检查装置和检查方法 | |
US6452410B1 (en) | Apparatus and method for electrolytic bare board testing | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
JP4219489B2 (ja) | 回路基板検査装置 | |
JP5191805B2 (ja) | 検査装置および検査方法 | |
JP5420277B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2002014132A (ja) | 回路基板検査装置 | |
JP4277398B2 (ja) | 配線板の検査装置 | |
JP2001242211A (ja) | 回路基板検査装置 | |
JP2001235505A (ja) | 回路基板検査装置 | |
JP3784479B2 (ja) | 回路基板検査方法 | |
JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
JPH10142271A (ja) | 回路基板のパターン静電容量測定方法 | |
KR20140009027A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JP2002043721A (ja) | プリント基板の検査方法と検査装置 | |
JP2003302437A (ja) | 基板検査方法および基板検査装置 | |
JP4369002B2 (ja) | 回路基板検査装置 | |
JP2004361249A (ja) | 基板検査装置 | |
JP4678989B2 (ja) | 短絡検査対象設定方法、回路基板検査方法および回路基板検査装置 | |
JP2588715B2 (ja) | プローブ装置の探針先端位置検出方法 | |
JPS61180153A (ja) | プリント配線基板の試験装置およびその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |