[go: up one dir, main page]

JP2001235505A - 回路基板検査装置 - Google Patents

回路基板検査装置

Info

Publication number
JP2001235505A
JP2001235505A JP2000048724A JP2000048724A JP2001235505A JP 2001235505 A JP2001235505 A JP 2001235505A JP 2000048724 A JP2000048724 A JP 2000048724A JP 2000048724 A JP2000048724 A JP 2000048724A JP 2001235505 A JP2001235505 A JP 2001235505A
Authority
JP
Japan
Prior art keywords
inspection
circuit board
reference data
specific
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000048724A
Other languages
English (en)
Inventor
Masahiko Takada
正彦 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2000048724A priority Critical patent/JP2001235505A/ja
Publication of JP2001235505A publication Critical patent/JP2001235505A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 各回路基板検査装置の検査処理に合致する装
置固有検査用基準データの作成が容易な回路基板検査装
置を提供する。 【解決手段】 検査処理に適合可能に作成された装置固
有検査用基準データに基づいて回路基板Pに対する検査
処理を実行する回路基板検査装置1において、同種の回
路基板検査装置1に共通使用される共通検査用基準デー
タ、および共通検査用基準データを補正するための補正
用データを記憶する記憶手段7,8と、記憶手段7,8
に記憶されている共通検査用基準データを補正用データ
に基づいて補正して装置固有検査用基準データを作成す
るデータ作成手段6とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、検査処理に適合可
能に作成された装置固有検査用基準データに基づいて回
路基板に対する検査処理を実行する回路基板検査装置に
関するものである。
【0002】
【従来の技術】従来の回路基板検査装置では、例えば、
検査用プローブを導体パターンに接触させ、その導体パ
ターンと基準電極との間の静電容量を測定した後、その
測定値と検査用の基準データとを比較することにより、
導体パターンに対する絶縁短絡検査などを行っている。
一方、回路基板検査装置には、検査用プローブの配線引
き回しなどに起因する装置固有の浮遊容量や配線抵抗が
一般的に存在する。この場合、浮遊容量は、検査時に検
査用プローブを移動させた検査位置によっても変化す
る。したがって、各回路基板検査装置としては、装置固
有の浮遊容量などのばらつきに起因する検査精度の低下
を防止するために、検査用の基準データとして、その装
置の検査処理に合致する装置固有検査用基準データを備
える必要がある。このため、複数の回路基板検査装置を
使用して同種の回路基板を大量に検査する基板検査シス
テムでは、従来、各回路基板検査装置毎に、良品回路基
板における実際の検査位置に検査用プローブを接触さ
せ、その状態で静電容量や抵抗値を実際に測定し、その
際の測定値を装置固有検査用基準データとしてメモリな
どに記憶させている。そして、回路基板の検査時におい
ては、検査対象の回路基板で測定した各測定値と、メモ
リに記憶されている対応する装置固有検査用基準データ
の各基準値とを順次比較することによって回路基板の良
否を判別している。
【0003】
【発明が解決しようとする課題】ところが、従来の回路
基板検査システムには、以下の問題点がある。すなわ
ち、従来の回路基板検査システムでは、各回路基板検査
装置の検査処理にのみ合致する装置固有検査用基準デー
タを、各回路基板検査装置毎に作成しなければならな
い。しかも、検査対象の回路基板の種類が異なれば、そ
の都度、各回路基板検査装置毎に装置固有検査用基準デ
ータを作成する必要がある。このため、その装置固有検
査用基準データの作成作業が非常に煩雑となり、その回
路基板検査システムのランニングコストを高騰させてい
るという問題点がある。
【0004】本発明は、かかる問題点に鑑みてなされた
ものであり、各回路基板検査装置の検査処理に合致する
装置固有検査用基準データの作成が容易な回路基板検査
装置を提供することを主目的とする。
【0005】
【課題を解決するための手段】上記目的を達成すべく本
発明に係る回路基板検査装置は、検査処理に適合可能に
作成された装置固有検査用基準データに基づいて回路基
板に対する検査処理を実行する回路基板検査装置におい
て、同種の回路基板検査装置に共通使用される共通検査
用基準データ、および共通検査用基準データを補正する
ための補正用データを記憶する記憶手段と、記憶手段に
記憶されている共通検査用基準データを補正用データに
基づいて補正して装置固有検査用基準データを作成する
データ作成手段とを備えていることを特徴とする。
【0006】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る回路基板検査装置の好適な発明の実施の形態に
ついて説明する。
【0007】最初に、回路基板検査装置1の構成につい
て、図2を参照して説明する。同図に示すように、回路
基板検査装置1は、電極部2、検査用プローブ3,4、
移動機構5a,5b、本発明におけるデータ作成手段に
相当する制御部6、本発明におけるメモリにそれぞれ相
当するEEPROM(Electrically Erasable PROM)
7,8、および制御部6の動作プログラムを記憶するR
OM9を備え、静電容量測定や抵抗値測定による絶縁検
査、短絡検査および導通検査などが可能に構成されてい
る。この場合、電極部2は、表面に絶縁フィルム2aが
貼付された平板状の電極2bを有し検査対象の回路基板
Pを載置可能に構成されている。また、検査用プローブ
3,4は、プローブ固定具3a,4aを介して移動機構
5a,5bに取り付けられた状態でX−Y−Z方向に移
動可能に電極部2の上方に配設されている。制御部6
は、後述するデータ作成処理、電極部2および検査用プ
ローブ3,4を用いての回路基板Pに対する検査処理、
並びに移動機構5a,5bの駆動制御などを実行する。
EEPROM7は、各回路基板検査装置1における装置
固有の浮遊容量や配線抵抗などのばらつきを補正するた
めの補正データ、および装置固有の検査用基準データと
しての装置固有検査用基準データを記憶し、EEPRO
M8は、各回路基板検査装置1に共通的に使用される共
通検査用基準データを記憶する。
【0008】次に、回路基板検査システムSの構成、お
よび各回路基板検査装置1毎に行われるデータ作成処理
について、図1を参照して説明する。
【0009】回路基板検査システムSは、同図に示すよ
うに、N台の回路基板検査装置1A〜1N(以下、区別
しないときには「回路基板検査装置1」という)を備え
て構成されている。この場合、回路基板検査システムS
としては、各回路基板検査装置1A〜1Nが、同一工場
内に一括配置されてもよいし、異なる企業の異なる工場
内に別個独立して配置されてもよい。
【0010】この回路基板検査システムSでは、まず、
各回路基板検査装置1毎に、装置固有の浮遊容量を測定
する。具体的には、検査対象の回路基板Pと同材質かつ
同形状で導体パターンが形成されていないダミー基板を
電極部2の上面に載置する。次いで、その回路基板検査
装置1の制御部6が、検査対象の回路基板Pを検査する
際のプログラムに従って移動機構5a,5bを駆動制御
することにより、検査対象の回路基板Pに本来的に接触
させるべき各検査位置に対応するダミー基板上の各部位
に検査用プローブ3,4をそれぞれ移動させる。次い
で、制御部6は、両検査用プローブ3,4に検査用信号
を順次供給してその各検査位置における、検査用プロー
ブ3および電極2b間の静電容量と、検査用プローブ4
および電極2b間の静電容量とを測定する。この後、制
御部6は、すべての検査位置に検査用プローブ3,4を
順次移動させ、かつ、その都度、静電容量を測定する。
これにより、すべての検査位置における検査用プローブ
3,4の配線引き回しなどに起因する浮遊容量が測定さ
れる。
【0011】また、各回路基板検査装置1毎に、両検査
用プローブ3,4間の配線抵抗を含めたプローブ間抵抗
値を測定する。この場合、例えば、任意の種類の回路基
板Pを電極部2の上面に載置する。次いで、制御部6
が、移動機構5a,5bを駆動して、その回路基板Pに
おける任意の1つのランドに両検査用プローブ3,4を
同時に接触させる。そして、制御部6は、その状態にお
けるプローブ間抵抗値を測定する。次いで、制御部6
は、検査対象の回路基板Pの各検査位置において測定し
た検査用プローブ3(または4)と電極2b間の各静電
容量、および測定したプローブ間抵抗値を含む補正用デ
ータを作成し、EEPROM7に記憶させる。
【0012】次に、共通検査用基準データの作成につい
て説明する。このデータの作成時には、例えば、検査対
象の回路基板Pにおける各検査位置における導体パター
ンと電極2b間の静電容量を測定する。この場合、静電
容量測定については、容量測定器などを使用して、その
検査対象の回路基板P単体における各検査位置および電
極2b間の静電容量を測定してもよいし、回路基板検査
装置1を使用して、各検査位置および電極2b間の静電
容量をすべて測定し、その各測定値から、補正用データ
作成時に測定したその各検査位置における検査用プロー
ブ3(または4)と電極2b間の各静電容量を減算して
もよい。続いて、検査対象の回路基板Pにおける導体パ
ターンの端点間の抵抗値を測定する。この場合、抵抗値
測定については、マルチメータなど抵抗測定器などを使
用して、その検査対象の回路基板P単体における、すべ
てのまたは特定の導体パターンの端点間の抵抗値を測定
する。次いで、これらの測定した静電容量および抵抗値
に基づいて、すべての検査対象導体パターンと電極2b
との間の静電容量、およびすべてまたは特定の検査対象
導体パターンの端点間抵抗値についての基準値を含む共
通検査用基準データを作成する。
【0013】次に、装置固有検査用基準データの作成処
理について説明する。この処理は、上記した共通検査用
基準データおよび補正用データに基づいて、各回路基板
検査装置1毎の検査処理に適合する装置固有検査用基準
データを作成する処理であって、まず、図1に示すよう
に、既に作成した共通検査用基準データを各回路基板検
査装置1A〜1NのEEPROM8にそれぞれ記憶させ
る。この際には、図外のインターフェース回路を介して
EEPROM8に記憶させる。次いで、各回路基板検査
装置1の制御部6が、EEPROM8に記憶された共通
検査用基準データにおける各検査位置についての各静電
容量値(または各抵抗値)から、補正用データにおける
その検査位置についての各静電容量値(または各抵抗
値)を減算することにより、各検査位置における装置固
有検査用基準値としての静電容量および抵抗値の基準値
を演算する。次いで、制御部6は、演算した各基準値に
対する上限値および下限値を演算した後、演算した各装
置固有検査用基準値としての各上下限値を2値化して装
置固有検査用基準データを作成すると共にEEPROM
7に順次記憶させる。なお、この装置固有検査基準用デ
ータは、実際の回路基板検査時に、制御部6が、各検査
位置に対して検査する際に、その都度、作成することも
できる。
【0014】一方、実際の回路基板検査時には、各回路
基板検査装置1では、まず、図2に示すように、導体パ
ターンの形成面を上向きにして回路基板Pを電極部2の
上に載置する。次に、制御部6が、移動機構5a,5b
を制御して検査用プローブ3,4を回路基板Pの導体パ
ターンにそれぞれ接触させる。次いで、制御部6が、検
査信号としての交流電圧を順次出力することにより、各
検査用プローブ3,4が接触させられている各導体パタ
ーンと電極2bとの間の各静電容量をそれぞれ測定す
る。次いで、制御部6が、測定した各静電容量と、EE
PROM7から読み出した対応する各装置固有検査用基
準データとを順次比較することにより、各導体パターン
についての断線短絡検査を実行する。この際に、測定し
た各静電容量が装置固有検査用基準データの下限値を下
回るときには、その導体パターンに断線が生じていると
判別する。逆に、測定した静電容量が装置固有検査用基
準データの上限値を超えているときには、その導体パタ
ーンと他の導体パターンとの間に短絡が生じていると判
別する。これらの検査処理を回路基板Pにおけるすべて
の導体パターンに対して順次実行することにより、各導
体パターンについての断線検査、および短絡検査が行わ
れる。
【0015】また、抵抗値測定による導体パターンの断
線検査を行う際には、制御部6が、導体パターンの両端
点に検査用プローブ3,4をそれぞれ接触させ、その両
検査用プローブ3,4間の抵抗値を測定する。次いで、
制御部6が、測定した抵抗値と、EEPROM7に記憶
されている装置固有検査用基準データとを比較する。こ
の際に、測定した抵抗値が装置固有検査用基準データの
上限値を上回るときには、その導体パターンに断線が生
じていると判別する。逆に、測定した抵抗値が装置固有
検査用基準データの上限値を下回るときには、その導体
パターンが正常と判別する。これらの検査処理を回路基
板Pにおけるすべての導体パターンに対して順次実行す
ることにより、各導体パターンについての断線検査が行
われる。
【0016】このように、この回路基板検査システムS
によれば、1種類の回路基板Pについて1種類の共通検
査用基準データを予め作成しておくことで、すべての回
路基板検査装置1A〜1Nに共通的に使用することがで
きる。また、各回路基板検査装置1毎に補正用データを
1回作成しておくことで、他の種類の回路基板Pを検査
する際には、少なくとも抵抗値測定による各導体パター
ンの断線検査に用いる基準の抵抗値に関する補正用デー
タについては共通的に使用することができる。また、静
電容量測定による導体パターンの断線短絡検査に用いる
上下限値を作成するための補正データについては、他の
種類の回路基板Pを検査する場合にも、同じ検査位置に
ついての補正データを共通的に使用することができる。
この場合、静電容量に関する補正データについては、ダ
ミー基板上におけるすべての検査対象位置について補正
用データを予め作成しておくことで、任意の種類の回路
基板Pに共通的に使用することができる。したがって、
この場合には、各種類の回路基板Pについて1種類の共
通検査用基準データを作成するだけで、各回路基板検査
装置1毎に装置固有検査用基準データを自動的に作成す
ることができるため、回路基板検査システムSのランニ
ングコストを大幅に低減することができる。
【0017】なお、本発明は、上記した本発明の実施の
形態に示した構成に限定されない。例えば、本発明の実
施の形態では、各導体パターンおよび電極2b間の静電
容量測定による導体パターンの断線短絡検査や、導体パ
ターンの両端点間の抵抗値測定による導体パターンの断
線検査を例に挙げて説明したが、これに限らず、他の任
意の種類の基板検査方法に適用が可能である。例えば、
検査用プローブ3,4間の静電容量測定による絶縁検査
にも適用が可能である。また、本発明の実施の形態で
は、浮遊容量を測定する際に、ダミー基板を用いている
が、これに限らず、検査対象の回路基板Pを用いて、検
査用プローブ3,4を導体パターンに接触寸前の状態に
して測定することもできる。さらに、検査対象の回路基
板Pを用いて、検査用プローブ3,4を検査対象の導体
パターンに接触させた状態でその導体パターンおよび電
極2b間の実際の静電容量を測定し、かつ電極部2上に
載置した回路基板Pの各導体パターンおよび電極2b間
の静電容量を容量測定器を使用して測定し、その測定値
を実際の静電容量から減算することによって浮遊容量を
測定することもできる。加えて、静電容量測定による導
体パターンの断線短絡検査についても、本発明の実施の
形態では、電極部2の電極2bを用いた例について説明
したが、電極2bに代えて、検査対象の回路基板Pにお
いて広い面積を有するグランドパターンや電源パターン
などを電極として用いることもできる。また、本発明に
係るメモリは、本発明の実施の形態では2つのEEPR
OM7,8で構成したが、1つのEEPROMを用いて
構成することもできるし、ハードディスクやMOなどの
記録媒体を用いることもできる。
【0018】
【発明の効果】以上のように、本発明に係る回路基板検
査装置によれば、データ作成手段が、記憶手段に記憶さ
れている共通検査用基準データを補正用データに基づい
て補正して装置固有検査用基準データを作成することに
より、各回路基板検査装置において共通検査用基準デー
タを共通的に使用することができる。したがって、種類
が異なる回路基板を検査する都度、各回路基板検査装置
において装置固有検査用基準データを個々に吸収して作
成していたデータ作成作業が不要となる結果、複数の回
路基板検査から構成される回路基板検査システムのラン
ニングコストを低減することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る回路基板検査システ
ムSの構成を示す構成図である。
【図2】本発明の実施の形態に係る回路基板検査装置1
の構成を示す構成図である。
【符号の説明】
1 回路基板検査装置 6 制御部 7 EEPROM 8 EEPROM P 回路基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 検査処理に適合可能に作成された装置固
    有検査用基準データに基づいて回路基板に対する検査処
    理を実行する回路基板検査装置において、 同種の回路基板検査装置に共通使用される共通検査用基
    準データ、および当該共通検査用基準データを補正する
    ための補正用データを記憶する記憶手段と、当該記憶手
    段に記憶されている前記共通検査用基準データを前記補
    正用データに基づいて補正して前記装置固有検査用基準
    データを作成するデータ作成手段とを備えていることを
    特徴とする回路基板検査装置。
JP2000048724A 2000-02-25 2000-02-25 回路基板検査装置 Pending JP2001235505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000048724A JP2001235505A (ja) 2000-02-25 2000-02-25 回路基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000048724A JP2001235505A (ja) 2000-02-25 2000-02-25 回路基板検査装置

Publications (1)

Publication Number Publication Date
JP2001235505A true JP2001235505A (ja) 2001-08-31

Family

ID=18570769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000048724A Pending JP2001235505A (ja) 2000-02-25 2000-02-25 回路基板検査装置

Country Status (1)

Country Link
JP (1) JP2001235505A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003035739A (ja) * 2001-07-24 2003-02-07 Hioki Ee Corp 基準データ作成方法
US7133797B2 (en) 2003-09-30 2006-11-07 Ricoh Company, Ltd. Method, apparatus, system, program and medium for inspecting a circuit board and an apparatus incorporating the circuit board
JP2006329893A (ja) * 2005-05-27 2006-12-07 Tohoku Electric Power Co Inc 断線検出システム
US7242210B2 (en) 2003-10-09 2007-07-10 Ricoh Company, Ltd. Method and apparatus for circuit board inspection capable of monitoring inspection signals by using a signal monitor incorporated in the apparatus
JP2010025601A (ja) * 2008-07-16 2010-02-04 Hioki Ee Corp 回路基板検査装置
JP2010156650A (ja) * 2009-01-05 2010-07-15 Hioki Ee Corp 基板検査装置および基板検査方法
CN105259492A (zh) * 2014-07-08 2016-01-20 日置电机株式会社 检查用数据生成装置、检查用数据生成方法以及程序
JP2023527180A (ja) * 2020-06-04 2023-06-27 株式会社アドバンテスト 試験システムにおいてデバイスインターフェースの較正データを記憶するための方法、デバイスインターフェース、試験システムおよびコンピュータプログラム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003035739A (ja) * 2001-07-24 2003-02-07 Hioki Ee Corp 基準データ作成方法
US7133797B2 (en) 2003-09-30 2006-11-07 Ricoh Company, Ltd. Method, apparatus, system, program and medium for inspecting a circuit board and an apparatus incorporating the circuit board
US7242210B2 (en) 2003-10-09 2007-07-10 Ricoh Company, Ltd. Method and apparatus for circuit board inspection capable of monitoring inspection signals by using a signal monitor incorporated in the apparatus
CN100362360C (zh) * 2003-10-09 2008-01-16 株式会社理光 带检验信号监控功能的检验装置及遥控检验系统
JP2006329893A (ja) * 2005-05-27 2006-12-07 Tohoku Electric Power Co Inc 断線検出システム
JP2010025601A (ja) * 2008-07-16 2010-02-04 Hioki Ee Corp 回路基板検査装置
JP2010156650A (ja) * 2009-01-05 2010-07-15 Hioki Ee Corp 基板検査装置および基板検査方法
CN105259492A (zh) * 2014-07-08 2016-01-20 日置电机株式会社 检查用数据生成装置、检查用数据生成方法以及程序
JP2023527180A (ja) * 2020-06-04 2023-06-27 株式会社アドバンテスト 試験システムにおいてデバイスインターフェースの較正データを記憶するための方法、デバイスインターフェース、試験システムおよびコンピュータプログラム
JP7617948B2 (ja) 2020-06-04 2025-01-20 株式会社アドバンテスト 試験システムにおいてデバイスインターフェースの較正データを記憶するための方法、デバイスインターフェース、試験システムおよびコンピュータプログラム

Similar Documents

Publication Publication Date Title
JP3558434B2 (ja) 電気的配線検査方法及び装置
JPH0599972A (ja) 導体装置検査方法及び装置
JP4987862B2 (ja) フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法
JP2001235505A (ja) 回路基板検査装置
US20060226860A1 (en) Compensation board for measurement using prober, program and recording media therefor
JP4219489B2 (ja) 回路基板検査装置
JP5420277B2 (ja) 回路基板検査装置および回路基板検査方法
JP5191805B2 (ja) 検査装置および検査方法
JP2001242211A (ja) 回路基板検査装置
JPH09230005A (ja) 回路基板検査装置
JP3784479B2 (ja) 回路基板検査方法
JP5290672B2 (ja) 回路基板検査装置
JP2005017221A (ja) 基板検査方法及びその装置
JP6943648B2 (ja) 基板検査装置および基板検査方法
JP3276755B2 (ja) 実装部品のリードの半田付け不良検出方法
JP4264305B2 (ja) 基板検査装置及び基板検査方法
JPH06347502A (ja) プリント基板試験方法
JP2013205026A (ja) 基板検査装置および基板検査方法
JP2827285B2 (ja) ウェーハ検査装置
JP2004286605A (ja) インピーダンス測定装置
JP2005055210A (ja) 回路基板検査方法および回路基板検査装置
JP4255774B2 (ja) 回路基板検査装置
JP2008185509A (ja) 回路基板検査装置
JP2006071567A (ja) プローブの接触状態判別方法、回路基板検査方法および回路基板検査装置
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818