[go: up one dir, main page]

JPH09129751A - トランジスタ用の半導体構造及び回路 - Google Patents

トランジスタ用の半導体構造及び回路

Info

Publication number
JPH09129751A
JPH09129751A JP8233516A JP23351696A JPH09129751A JP H09129751 A JPH09129751 A JP H09129751A JP 8233516 A JP8233516 A JP 8233516A JP 23351696 A JP23351696 A JP 23351696A JP H09129751 A JPH09129751 A JP H09129751A
Authority
JP
Japan
Prior art keywords
layer
silicon
carbon
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8233516A
Other languages
English (en)
Inventor
Karl Dipl Phys Dr Eberl
エバール カール
Karl Dr Brunner
ブルンナー カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften
Publication of JPH09129751A publication Critical patent/JPH09129751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 トランジスタ用の半導体構造及び回路を提供
する。 【解決手段】 トランジスタ用半導体構造は、別の結晶
性層の上に形成されるシリコン、又は、ゲルマニウムと
いった半導体材料を含有する少なくとも１つのドープさ
れた結晶性半導体層（３）を有する。上記ドープされた
半導体層（３）は、上記半導体材料とアロイとされた炭
素を含有してなり、導電特性が改善されているととも
に、上記半導体材料に対する炭素比を調節することで上
記活性半導体層（３）に所望の歪みが与えられるように
なっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン、又は、
ゲルマニウムといった半導体材料のドープされた少なく
とも１つの結晶性半導体層を有するトランジスタ用の半
導体構造に関するものであり、該層がさらに、別の結晶
性層の上に設けられていることを特徴とするものであ
る。
【０００２】上記半導体構造は、例えば、ｐ−型導電性
半導体層、又は、ｎ−型導電性半導体層が、シリコン基
材上に設けられた電界効果トランジスタに使用されるも
のである。
【０００３】
【従来の技術】電界効果トランジスタの活性層の半導体
材料としてシリコンを使用する場合には、良好な電子移
動度が得られるが、ホール移動度は、実質的には低い。
原理的に半導体材料として使用することのできる相補型
ＭＯＳ型電界効果トランジスタ回路（ＣＭＯＳ）では、
ｐ−チャンネル電界効果トランジスタは、ｎ−チャンネ
ル電界効果トランジスタよりも実質上大きくなってしま
う。このことによって、上記相補型部品では、ＭＯＳ型
電界効果トランジスタ、又は、理想的には集積回路には
不向きであるという結論とされていた。
【０００４】ゲルマニウムは、良好なホール移動度を有
しているため、シリコン−ゲルマニウムアロイ(alloy)
層をｐ−チャンネル電界効果トランジスタの半導体材料
として使用する試みがなされている。
【０００５】
【発明が解決しようとする課題】上記目的のために、複
数のシリコン−ゲルマニウム層は、擬似結晶的に（pseu
do-morphously)シリコン基材上に形成されてきた。シリ
コンとゲルマニウムの間の格子定数が大きく異なるた
め、約３０％の低ゲルマニウム含有量でしか上記アロイ
層には使用できなかったが、これは、よりゲルマニウム
濃度の高い上記シリコン−ゲルマニウムアロイ層、又
は、純粋のゲルマニウム層は、それらの限界膜厚が極め
て薄いために、上記構造を実用化することが困難であっ
たことによる。このため上記ホール移動度は、シリコン
に比較した場合、相対的に僅かしか増加させることがで
きなかった。なお、用語、アロイとは、通常、一種の金
属元素と他の一種若しくはそれ以上の金属又は非金属元
素とが互いに融合混和して、金属としての性質を具備し
ているものをいうが、本明細書中では特に、ゲルマニウ
ム−炭素、シリコン−ゲルマニウム、シリコン−ゲルマ
ニウム−炭素の他、便宜上シリコン−炭素をも特に含有
することを意味している。
【０００６】ｎ−チャンネル電界効果トランジスタで
は、電子の移動度を向上させる試みがすでに行われてお
り、これは、応力緩和したシリコン−ゲルマニウムバッ
ファ層を、上記シリコン基材とｎ−型導電性の上記シリ
コン層との間に使用することによってなされている。ｎ
−型導電性の上記シリコン層は、横に延ばされていて、
このことによって電子移動度が向上している。上記応力
緩和したシリコン−ゲルマニウムバッファ層は、しかし
ながら、数ミクロンの厚さがあり、かつ、好ましからざ
る表面構造を有しているため、集積回路に使用すること
は困難であった。
【０００７】ヘテロ−バイポーラトランジスタは、ま
た、最初に用いられた半導体構造を有しており、シリコ
ン−ゲルマニウムヘテロ構造が、ｎｐｎ型のバイポーラ
トランジスタに好適であることが示されている。しか
し、比較し得る性能を有するｐｎｐ型の相補型バイポー
ラトランジスタは、これまで無いという不都合があっ
た。さらには、シリコン、又は、シリコン−ゲルマニウ
ムのいずれもｐｎｐ型のバイポーラトランジスタには向
いてはいない。
【０００８】したがって本発明は、上記問題点を解決し
たトランジスタ用の半導体構造を提供することを目的と
する。本発明によれば、特に、高いホール移動度を有す
るｐ−チャンネル電界効果トランジスタと、電子移動度
を高めたｎ−チャンネル電界効果トランジスタと、既存
のｎｐｎ型のものに匹敵する特性を有するｐｎｐ型のバ
イポーラトランジスタと、を提供できることになる。
【０００９】
【課題を解決するための手段】本発明の上記目的は、上
記半導体材料が炭素を含有してなり、この炭素が該半導
体層にアロイ化されることによってドープされており、
かつ、上記活性半導体層の歪みを、上記半導体材料に対
する炭素の割合によって所望するように調節することで
達成される。
【００１０】アロイ中の炭素の割合、すなわち、パーセ
ントは、式ＨＬ1-xＣxに従って半導体層に含有される。
上式中、ＨＬは、半導体材料を表す。この炭素は、上記
半導体材料の結晶格子に置換されることによって取り込
まれても良く、又、炭素と上記半導体材料層とのそれぞ
れの層が、数原子層の厚さで互い違いに繰り返される多
層構造を取っていても良い。
【００１１】上記活性半導体層内の上記炭素により、横
方向に伸ばされされたり、さらに別の結晶層との関連で
圧縮されたりすることで、上記半導体層の格子定数が著
しく変化するため上記活性半導体層中の歪みを所望のよ
うに調節することができる。
【００１２】本発明の半導体構造は、ゲルマニウムが、
半導体材料として機能し、上記半導体層が、ｐ−型導電
性を有することを特徴とする電界効果トランジスタに応
用することができる。この半導体層は、特に、結晶性シ
リコン層の上に擬似結晶的に形成されているものであ
る。上記ゲルマニウム半導体層内の炭素によって上記格
子定数が、純粋のゲルマニウム層に対して小さくされ
る。上記ゲルマニウム−炭素層の格子定数は、ほぼ、上
記シリコン層の格子定数と等しくなっている。このシリ
コン層を、シリコン基材、又は、シリコンバッファ層と
することもできるし、このシリコンバッファ層を、基材
上に設けていても良い。上記格子定数が互いに近づくこ
とによって、上記活性半導体層内の歪みが低減されて、
より層厚を厚くすることができることになる。すなわ
ち、限界層厚は、上記したように歪みを低減させること
によって、純粋なゲルマニウム層に比較して厚くするこ
とができる。
【００１３】上記ゲルマニウム層内の炭素量は、上記限
界層厚をｐ−チャンネル電界効果トランジスタとして現
実に使用できるような厚さとすることができるに十分な
だけ添加されることが好ましい。上記ゲルマニウム半導
体層内の上記炭素含有量と、上記シリコン含有量とは、
それぞれについて上記部品を適切に安定化させるに必要
なだけ、及び／若しくは、上記層の面内においてできる
限り最高のホール移動度を得ることができるだけの量と
する必要がある。
【００１４】しかしながら上記ゲルマニウム半導体層内
の歪みは、完全に解消すべきものではなく、むしろ所定
量の歪みを残しておくことが好ましい。この様に残留歪
みを残しておくことにより、垂直方向よりも上記ゲルマ
ニウム層面内での上記ホール移動度を大きくすることが
できる。言い換えれば、上記ホールの有効質量が、面に
垂直方向の運動に比較して、上記ゲルマニウム層内にお
いてより小さくなるように振る舞うことになるためであ
る。この様にして上記ホールは、ゲート近傍において濃
縮されることとなり、上記ゲルマニウム層内においても
上記ホールの量子状態密度を高めることができる。
【００１５】別の可能性は、ゲルマニウムのかわりに上
記ｐ−チャンネル電界効果トランジスタの半導体材料と
して、シリコンとゲルマニウムとのアロイを使用するこ
とにある。この場合には、上記アロイ中のゲルマニウム
の割合は、ホール移動度を著しく大きくできるように、
及び／若しくは上記ホールの有効質量を低減するととも
に、同時に上記半導体層の限界膜厚が、上記歪みを低減
させた結果として実用可能なまでに充分大きくすること
ができるように、十分大きく選択することが好ましい。
上記層面内と、上記層と、に垂直な面とにホール移動度
に差を設けるためには、上記歪みを完全に解消させるこ
とは好ましいことではない。
【００１６】本発明の上記半導体構造はさらに、ｎ−チ
ャンネル電界効果トランジスタに関しても応用できる。
本発明によれば、シリコンは、ｎ−型導電性の半導体層
のための半導体材料として用いられ、この活性半導体層
は、特に、擬似結晶的に結晶性シリコン層上に施されて
いるものである。上記活性半導体層中の炭素の割合は、
約０．２％から約１０％の範囲の量であることが好まし
く、この際のアロイ組成式は、例えばＳｉ0・9Ｃ0・1等、
Ｓｉ0・98Ｃ0・02等となる。
【００１７】置換されて取り込まれている場合でも、多
層構造となっている場合の個々の層においても、炭素の
存在によって、上記ｎ−型導電性の上記活性半導体層の
格子定数は、純粋なシリコンの格子定数に比べて小さく
なる。結晶性シリコン層上に配置させることで、上記活
性半導体層は、横方向に伸ばすことができる。上記活性
半導体層に生じる歪みは、電子の有効質量の減少を招く
とともに、上記層面内における上記電子の移動度を増加
させる。しかしながら上記層平面に対して垂直な方向で
の電子の移動度は、面内における移動度よりも小さいの
で、上記電子は、ゲート近傍において濃縮されて上記活
性層内において上記電子の量子状態密度を高めることが
可能となる。
【００１８】本発明の別の効果は、上記活性シリコン層
が、直接上記シリコン基材上に形成できることを挙げる
ことができる。応力が開放されたシリコン−ゲルマニウ
ムバッファ層は、比較的複雑で製造コストが高く、これ
までその使用が避けられてきている。これらのすべての
場合、金属酸化物半導体（ＭＯＳ）、又は、モジュレー
ションドープ（Modulation Dope:ＭＯＤ)の電界効果ト
ランジスタが、上記電界効果トランジスタの実施例とし
て用いられていた。
【００１９】前述したような、比較的簡単なｐ−チャン
ネル電界効果トランジスタ及びｎ−チャンネル電界効果
トランジスタとすることによって、いずれか一方の電界
効果トランジスタ構造としてｎ−チャンネル電界効果ト
ランジスタを適切にＣＭＯＳ回路に組み込むことができ
るとともに、ＣＭＯＳ回路において双方の電界効果トラ
ンジスタ構造を本発明によって設計することも可能とす
るものである。第二の場合は、炭素を含有するシリコン
層が、上記シリコン基材上に施されて、上記ｎ−チャン
ネル電界効果トランジスタのためのｎ−型導電性半導体
層を横方向に伸ばすことを可能とする。他方では、炭素
を含有するゲルマニウム半導体層、又は、炭素を含有す
るシリコン−ゲルマニウム半導体層を、炭素を含有する
シリコン層上に施すこともでき、このようにすること
で、上記ｐ−チャンネル電界効果トランジスタのための
ｐー導電性半導体層が提供できる。
【００２０】加えて、シリコンの中間層を、上記横方向
に延びたシリコン層と上記ゲルマニウム−炭素、又は、
シリコンーゲルマニウム−炭素層の間に形成することも
できる。同様にして、シリコンバッファ層を、上記シリ
コン基材上に形成することもできる。上記電界効果トラ
ンジスタは、また、金属酸化物半導体、又は、モジュレ
ーションドープした電界効果トランジスタとして形成す
ることもできる。どのような変更においても、二酸化珪
素絶縁層に対して良好な境界面を形成するために、薄い
シリコンカバー層をそれぞれの場合に用いることもでき
る。
【００２１】本発明の上記半導体構造は、さらに、ｐｎ
ｐ型のバイポーラトランジスタに応用することができ、
この場合には、シリコンは、半導体材料として用いられ
ているとともに、ベース層は、炭素を含有してなる。上
記トランジスタは、従って、ヘテロ構造を有している。
【００２２】ｎ−型の導電性を有するベース層は、この
場合でも炭素を介して純粋のシリコンに比較して格子定
数が低減され、上記ベース層は、エミッタ層と、コレク
タ層とに対して、上記ベース層内にある歪みによりこれ
らに接続しつつ横方向に伸ばすことができるようになっ
ている。この歪みによって、上記電子の有効質量は低減
されることになり、移動度も向上させることができる。
このようにして、上記ベース層内の横方向の抵抗が低減
されることになる。
【００２３】本発明のヘテロバイポーラトランジスタの
さらなる効果は、バンド端段差を、伝導帯内に形成する
ことにある。上記伝導帯内のこのバンド端段差は、上記
シリコン層に対して上記シリコン−炭素層である上記ベ
ース層のバンドギャップが小さいことにより生じる。こ
のことによって、上記エミッタ層への電子注入が低減で
きることになる。
【００２４】上記ベース層内の炭素含有量は、一定とす
ることもできるし、又は、上記ｐｎｐ変化の方向に対し
て勾配を与えることもできる。炭素含有量に上記したよ
うに勾配を付けることにより、ドリフト電界が上記ベー
ス層内に発生して、上記ホールを加速することができ
る。
【００２５】本発明のヘテロバイポーラトランジスタの
利点はさらに、上記複数の半導体層は、本質的にシリコ
ンを含有してなり、従って、制御が容易な常法であるシ
リコン技術を用いることができることにある。上記シリ
コン界面では、絶縁体としては、二酸化珪素を使用する
ことができる。加えて、上記シリコン炭素層は、選択的
にエッチングできる挙動を示し、上記部品の製造をより
容易としている。
【００２６】本発明の上記半導体構造によれば、ｐｎｐ
ヘテロバイポーラトランジスタが提供でき、このヘテロ
バイポーラトランジスタは、既知のｎｐｎヘテロバイポ
ーラトランジスタの相補型となっており、また、このヘ
テロバイポーラトランジスタは、シリコン−ゲルマニウ
ムベース層を用いることによりｎｐｎへテロバイポーラ
トランジスタに匹敵する良好な特性を有するものであ
る。
【００２７】
【発明の実施の形態】以下に本発明の実施例を図面をも
って説明するが、これらの実施例は単に例示するための
ものにすぎず、本発明を限定するものではない。
【００２８】図１は、ｐ−チャンネルＭＯＳＦＥＴを示
したものであり、このＭＯＳＦＥＴは、単結晶シリコン
基板１上にシリコンバッファ層２が、エピタキシ形成さ
れている。ｐ−型導電性半導体層３は、同様にして上記
シリコンバッファ層２上にエピタキシ形成されている。
この活性半導体層３は、上記ＭＯＳＦＥＴのｐ−チャン
ネルを形成するとともに、この活性半導体層３は、ゲル
マニウム、又は、所定の割合の炭素を含有するシリコン
と、ゲルマニウムと、を含んでなり、上記シリコンと炭
素の双方の割合は、できる限りホール導電性を高めるた
め、可能な限り低く保たれている。
【００２９】炭素は、上記半導体層３内において、上記
ゲルマニウム結晶格子中に置換されることによって取り
込まれていてもよい。この他にも、上記半導体層３を、
ゲルマニウム層、又は、ゲルマニウム−シリコン層と炭
素層とが交番的に繰り返された多層構造として形成する
こともできる。この場合、上記それぞれの層は、わずか
に数原子からなる層とされていても良い。上記ゲルマニ
ウム、又は、シリコン−ゲルマニウム層は、それぞれ、
例えば、５原子層の厚さとすることができ、上記それぞ
れの炭素層は、例えば１原子層の厚さとすることができ
る。
【００３０】最後の薄膜シリコン層４は、ｐ−チャンネ
ルを与える上記半導体層３上に形成されていて、二酸化
珪素絶縁層との良好な界面を提供している。しかしなが
ら、これは絶対に必要とされるものではない。二酸化珪
素絶縁層５は、上記半導体層３上、又は、図１に示すよ
うに上記薄膜シリコン層４上に配置され、また、金属製
の電極６は、ゲートとして絶縁層５上に配置されてい
る。最後に、ソース電極７と、ドレイン電極８とが、上
記絶縁層５と上記金属電極６の両側に形成されている。
【００３１】ゲルマニウム−炭素、又は、シリコン−ゲ
ルマニウム−炭素等の上記半導体層３は、ＭＯＳＦＥＴ
のｐ−チャンネルを形成する。上記炭素により、上記半
導体層３の格子定数は、シリコンの上記格子定数に近づ
くため、上記半導体層３内部の歪みが所望するように低
減されるとともに、限界層厚を適当に大きくすることが
できる。また、他方としては輸送層の上部側におけるホ
ール状態密度を増加させることにもなる。上記層に垂直
な方向での上記ホール移動度が低減されているため、上
記ホールは、上記ソース電極とドレイン電極の近傍で濃
縮されることになる。
【００３２】本発明のｐ−チャンネルＭＯＳＦＥＴの価
電子帯の形状を図２に示す。この際、上記連続する各層
を横軸に取り、そのエネルギーを縦軸にとって表してい
る。領域９は、絶縁層５であり、領域１０は、ｐ−チャ
ンネルを形成している半導体層３であり、領域１１は、
シリコンバッファ層２と、シリコン基板１である。上記
領域１０と領域１１との間、また、上記ｐ−チャンネル
１２の間にはバンド端段差が形成されている。
【００３３】図３は、ｎ−チャンネルＭＯＳＦＥＴを示
したものであり、この実施例の配置については、大部分
が図１に示したｐ−チャンネルＭＯＳＦＥＴと同一とな
っている。シリコンバッファ層１４は、シリコン基板１
３上に形成されており、活性半導体層１５は、上記シリ
コンバッファ層１４上に形成されている。しかしなが
ら、上記層１５は、本実施例ではｎ−型導電性を有して
いるとともに、炭素が添加されたシリコンが半導体材料
となっている。二酸化珪素絶縁層１６は、上記半導体層
１５上に形成され、ゲートとして機能する金属電極１７
が、二酸化珪素絶縁層１６上に形成されている。最後
に、ソース電極１８とドレイン電極１９が、上記絶縁層
１６と上記金属電極１７の両側に配置される。
【００３４】炭素を含有する活性半導体層１５は、ＭＯ
ＳＦＥＴのｎ−チャンネルを形成する。この炭素は、上
記半導体層１５の格子定数を純粋なシリコン層の格子定
数に比較して低減させているため、上記半導体層１５
は、上記シリコンバッファ層上において横方向に伸びる
ようにして形成することができるようになっている。こ
のように横方向に伸びている結果として、上記シリコン
−炭素層１５内部には歪みが生じ、この歪みは、それぞ
れ上記ソース電極１８と上記ドレイン電極１９との間の
電子移動度を向上させている。上記歪みのため、上記電
子移動度は、同時に上記活性半導体層１５に垂直な方向
において減少し、上記導電性電子の状態密度を、上記層
の表面においてさらに増大させることが可能となる。
【００３５】本発明の上記ｎ−チャンネルＭＯＳＦＥＴ
の伝導帯の形状を図４に示す。ここで、上記連続した層
を横軸に取り、縦軸はエネルギーとして表している。領
域２０は、上記絶縁層１６であり、領域２１は、上記活
性半導体層１５であり、領域２２は、上記シリコンバッ
ファ層１４と上記シリコン基板１３である。上記伝導帯
内において上記領域２１と領域２２との間、また、上記
ｎ−チャンネル２３の間にはバンド端段差を形成するよ
うにされている。
【００３６】図５は、ＣＭＯＳ回路を示した図であり、
上記ｐ−チャンネルＭＯＳＦＥＴと、上記ｎ−チャンネ
ルＭＯＳＦＥＴが、図１から図４までの実施例に従って
形成されている。シリコンバッファ層２５は、シリコン
基板２４上に形成されており、ｎ−型の導電性、かつ、
炭素を含んでいるシリコン層２６が、上記シリコンバッ
ファ層２５上に形成されていることが好ましい。
【００３７】図５の左手側では、二酸化珪素絶縁層２７
が、上記活性シリコン層２６上に形成されており、さら
に、金属電極２８は、上記絶縁層２７上に形成されてい
てゲートとされている。ソース電極２９とドレイン電極
３０とは、それぞれ上記絶縁性層２７と上記ゲート２８
の両側に形成されている。ゲルマニウム、と炭素、又
は、シリコン−ゲルマニウムと炭素からなるｐ−型導電
性半導体層３１は、図５においては、上記活性シリコン
層２６の右手側半分に形成されている。薄膜シリコン層
３２は、この活性半導体層３１上に形成されており、か
つ、二酸化珪素絶縁層３３は、このシリコン層３２上に
形成されているとともに、ゲートとして機能する金属電
極３４は、上記絶縁層３３上に形成されている。ソース
電極３５とドレイン電極３６とは、それぞれ上記絶縁層
３３と上記ゲート電極３４の両側に配置されている。
【００３８】従って、上記記載のトランジスタ構造の左
手側半分は、ｎ−チャンネルＭＯＳＦＥＴを形成し、上
記構造の右手側半分は、ｐ−チャンネルＭＯＳＦＥＴを
形成している。それらは、それぞれが本発明に従って構
成されていることが好ましい。上記シリコン−炭素層２
６と、上記ゲルマニウム−炭素、又は、上記シリコン−
ゲルマニウム−炭素層３１は、所望する歪みを有してお
り、この歪みは、上記ソース電極２９と上記ドレイン電
極３０の間、上記ソース電極３５とドレイン電極３６の
間において、それぞれ電子又はホールの高い移動度を与
えている。同時に、上記活性半導体層２６及び活性半導
体層３１にそれぞれ垂直な方向に対する上記電気移動
度、又は、ホール移動度が低減されているため、上記ホ
ール、又は、電子の状態密度を高めることが可能となっ
ている。
【００３９】本発明の上記ＣＭＯＳ回路は、特に、上記
ｐ−チャンネルＭＯＳＦＥＴが、ほぼ上記ｎ−チャンネ
ルＭＯＳＦＥＴと同等のサイズとできること及び上記ｎ
−チャンネルＭＯＳＦＥＴが、共通のシリコン基板上に
簡便な方法で形成できることを特徴とする。加えて、シ
リコン中間層は、上記シリコン−炭素層２６と上記ゲル
マニウム−炭素層、又は、上記シリコン−ゲルマニウム
−炭素層３１の間に形成していてもよい。上記ｎ−チャ
ンネル、及び上記ｐ−チャンネルの双方は、優れた輸送
特性を有しているとともに、所定の用途に対して充分に
安定している。
【００４０】本発明のヘテロバイポーラ型トランジスタ
を図６に示すが、図６において、ｎ−導電性シリコン−
炭素層３８は、ｐ−導電性シリコン層３７上にエピタキ
シにより堆積されており、また、ｐ−導電性シリコン層
３９は、上記ｎ−導電性のシリコン−炭素層３８上にエ
ピタキシにより堆積されている。上記ｐ−導電性シリコ
ン層３７は、コレクタとなり、これには電極４０が取り
付けられている。上記シリコン−炭素層３８は、ベース
となり、電極４１が取り付けられている。その上に形成
されているｐ−導電性のシリコン層３９は、エミッタと
なり、これには電極４２が取り付けられている。
【００４１】上記ベース層３８内に含有される炭素によ
り、その格子定数は純粋なシリコンの格子定数に比べて
減少しており、また、上記２つのシリコン層３７と、３
９と、に連結していること、及び上記ベース層が横方向
に伸ばされていて歪みが存在することによって、上記電
子移動度を増加させることとなっている。加えて、上記
ベース層３８内の炭素は、上記伝導帯内にバンド端段差
を形成している。この様にして、上記エミッタ３９への
電子注入が、効果的に防止できることとなる。
【００４２】本発明の上記バイポーラトランジスタのバ
ンド構造を、図７に示す。この横軸は、連続した層とさ
れており、縦軸は、エネルギーレベルである。領域４３
は、上記エミッタ層３９であり、領域４４は、上記ベー
ス層３８であり、領域４５は、コレクタ層３７である。
上記伝導帯内において上記領域４３と領域４４との間に
はバンド端段差を形成させている。
【００４３】上記ｐｎｐ変化の方向に向かって、上記ベ
ース層３８内における炭素濃度に勾配を付けることによ
って、ドリフト電界を生じさせることもできる。このド
リフト電界は、さらに上記ホールを加速するようになっ
ている。上記したｐｎｐシリコン−炭素ヘテロバイポー
ラトランジスタ構造は、知られているｎｐｎシリコン−
ゲルマニウムヘテロバイポーラトランジスタに相補的に
なっている。上記シリコン−炭素層は、また、アロイと
して形成されていても良く、また、多層構造として形成
されていても良い。
【図面の簡単な説明】
【図１】ｐ−チャンネルＭＯＳＦＥＴの構成を示した図
である。
【図２】図１に示したＭＯＳＦＥＴのバンドエネルギー
ダイヤグラムである。
【図３】ｎ−チャンネルＭＯＳＦＥＴの構成を示した図
である。
【図４】図３に示したＭＯＳＦＥＴのバンドエネルギー
ダイヤグラムである。
【図５】ＣＭＯＳ回路構成を示した図である。
【図６】ｐｎｐ型バイポーラトランジスタの構成を示し
た図である。
【図７】図６に示したｐｎｐ型バイポーラトランジスタ
のバンドエネルギーダイアグラムを示した図である。
【符号の説明】
１…シリコン基板 ２…シリコンバッファ層 ３…ｐ−導電性半導体層 ４…シリコン層 ５…絶縁層 ６…金属電極 ７…ソース電極 ８…ドレイン電極 ９…価電子帯領域 １０…価電子帯領域 １１…価電子帯領域 １２…ｐ−チャンネル １３…シリコン基板 １４…シリコンバッファ層 １５…ｎ−導電性半導体層 １６…絶縁層 １７…金属電極 １８…ソース電極 １９…ドレイン電極 ２０…伝導帯領域 ２１…伝導帯領域 ２２…伝導帯領域 ２３…ｎ−チャンネル ２４…シリコン基板 ２５…シリコンバッファ層 ２６…ｎ−導電性半導体層 ２７…絶縁層 ２８…金属電極 ２９…ソース電極 ３０…ドレイン電極 ３１…ｐ−導電性半導体層 ３２…シリコン層 ３３…絶縁層 ３４…金属電極 ３５…ソース電極 ３６…ドレイン電極 ３７…コレクタ層 ３８…ベース層 ３９…エミッタ層 ４０…コレクタ電極 ４１…ベース電極 ４２…エミッタ電極 ４３…バンド領域 ４４…バンド領域 ４５…バンド領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 29/78

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 結晶性層の上に形成され、かつ、シリコ
    ン、又は、ゲルマニウム等の半導体材料を含んでなるド
    ープされた結晶性の半導体層を少なくとも１つ有するト
    ランジスタ用半導体構造において、前記ドープされた半
    導体層（３，１５，３８）は、炭素を含んでなり、前記
    炭素は、前記半導体材料とアロイとされているととも
    に、前記半導体材料に対する炭素の割合によって、前記
    活性半導体層（３，１５，３８）の歪みが調節されてい
    ることを特徴とするトランジスタ用半導体構造。
  2. 【請求項２】 前記炭素は、前記半導体材料の結晶格子
    に置換されることで取り込まれていることを特徴とする
    請求項１に記載の半導体構造。
  3. 【請求項３】 前記半導体層（３，１５，３８）内の前
    記炭素と前記半導体材料は、炭素層と、半導体材料層が
    それぞれ連続して互い違いとされた多層構造とされてお
    り、かつ、前記炭素層と、前記半導体層とは、それぞれ
    特に数原子層以下の薄層とされていることを特徴とする
    請求項１に記載の半導体構造。
  4. 【請求項４】 前記半導体材料は、ゲルマニウムであ
    り、かつ、前記半導体層（３）は、ｐ−型導電性を有し
    ていることを特徴とする請求項１から３のいずれか一つ
    に記載の電界効果トランジスタ。
  5. 【請求項５】 前記半導体材料は、シリコンとゲルマニ
    ウムとのアロイであり、かつ、前記半導体層（３）は、
    ｐ−型導電性を有していることを特徴とする請求項１か
    ら３のいずれか一つに記載の電界効果トランジスタ。
  6. 【請求項６】 前記半導体材料は、シリコンであり、前
    記半導体層は、ｎ−型導電性を有していることを特徴と
    する請求項１から３のいずれか一つに記載の電界効果ト
    ランジスタ。
  7. 【請求項７】 前記半導体層（１５）中の炭素の割合
    が、約０．２％から約１０％とされていることを特徴と
    する請求項６に記載の電界効果トランジスタ。
  8. 【請求項８】 ＭＯＳ型のｐ−チャンネル電界効果トラ
    ンジスタとＭＯＳ型のｎ−チャンネル電界効果トランジ
    スタを有するいわゆるＣＭＯＳ回路において、前記ｐ−
    チャンネル電界効果トランジスタは、請求項４、又は、
    請求項５によって構成されていることを特徴とする回
    路。
  9. 【請求項９】 前記ｎ−チャンネル電界効果トランジス
    タは、請求項６に従って構成されていることを特徴とす
    る請求項８に記載の回路。
  10. 【請求項１０】 前記ｐ−チャンネルを形成する前記半
    導体層（３１）は、前記ｎ−チャンネルを形成する層部
    分（２６）に形成されていることを特徴とする請求項９
    に記載の回路。
  11. 【請求項１１】 請求項１から３のいずれか一つに記載
    の半導体構造を有するｐｎｐ型バイポーラトランジスタ
    において、シリコンが半導体材料とされ、かつ、炭素を
    含有してなるｎ−型導電性ベース層（３８）とされてい
    ることを特徴とするｐｎｐ型バイポーラトランジスタ。
  12. 【請求項１２】 前記ベース層（３８）内の前記炭素濃
    度は、前記ｐｎｐ変化の方向に実質的に一定とされてい
    ることを特徴とする請求項１１に記載のバイポーラトラ
    ンジスタ。
  13. 【請求項１３】 前記ベース層（３８）内の前記炭素濃
    度は、前記ｐｎｐ変化の方向に勾配を有していることを
    特徴とする請求項１１に記載のバイポーラトランジス
    タ。
JP8233516A 1995-09-08 1996-09-04 トランジスタ用の半導体構造及び回路 Pending JPH09129751A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19533313A DE19533313A1 (de) 1995-09-08 1995-09-08 Halbleiterstruktur für einen Transistor
DE19533313.6 1995-09-08

Publications (1)

Publication Number Publication Date
JPH09129751A true JPH09129751A (ja) 1997-05-16

Family

ID=7771668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8233516A Pending JPH09129751A (ja) 1995-09-08 1996-09-04 トランジスタ用の半導体構造及び回路

Country Status (3)

Country Link
US (1) US5986287A (ja)
JP (1) JPH09129751A (ja)
DE (1) DE19533313A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508719A (ja) * 2004-07-30 2008-03-21 フリースケール セミコンダクター インコーポレイテッド 高ｋ誘電材料と一緒に使用するための界面層
JP2008530784A (ja) * 2005-02-04 2008-08-07 エーエスエム アメリカ インコーポレイテッド 化学気相成長によって置換的に炭素でドーピングされた結晶性Ｓｉ含有材料を製造する方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403975B1 (en) 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
US6399970B2 (en) 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US6750484B2 (en) 1996-12-09 2004-06-15 Nokia Corporation Silicon germanium hetero bipolar transistor
DE19755979A1 (de) 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
DE19652423A1 (de) * 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
DE60036594T2 (de) * 1999-11-15 2008-01-31 Matsushita Electric Industrial Co., Ltd., Kadoma Feldeffekt-Halbleiterbauelement
DE10005405A1 (de) * 2000-02-04 2001-08-09 Inst Halbleiterphysik Gmbh Schichtstapel für pnp-Heterobipolar-Transistor
AU2001283138A1 (en) * 2000-08-07 2002-02-18 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel mosfet devices
US20020163013A1 (en) * 2000-09-11 2002-11-07 Kenji Toyoda Heterojunction bipolar transistor
DE10061191A1 (de) 2000-12-08 2002-06-13 Ihp Gmbh Schichten in Substratscheiben
US6410371B1 (en) * 2001-02-26 2002-06-25 Advanced Micro Devices, Inc. Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
US6921743B2 (en) * 2001-04-02 2005-07-26 The Procter & Gamble Company Automatic dishwashing compositions containing a halogen dioxide salt and methods for use with electrochemical cells and/or electrolytic devices
US6780735B2 (en) * 2001-04-30 2004-08-24 International Business Machines Corporation Method to increase carbon and boron doping concentrations in Si and SiGe films
EP1393361A2 (en) 2001-05-30 2004-03-03 ASM America, Inc. Low temperature load and bake
AU2002322105A1 (en) * 2001-06-14 2003-01-02 Amberware Systems Corporation Method of selective removal of sige alloys
WO2002103801A1 (en) * 2001-06-18 2002-12-27 Massachusetts Institute Of Technology Structures and methods for a high-speed semiconductor device
US7301180B2 (en) 2001-06-18 2007-11-27 Massachusetts Institute Of Technology Structure and method for a high-speed semiconductor device having a Ge channel layer
WO2003001671A2 (en) * 2001-06-21 2003-01-03 Amberwave Systems Corporation Improved enhancement of p-type metal-oxide-semiconductor field-effect transistors
US6730551B2 (en) 2001-08-06 2004-05-04 Massachusetts Institute Of Technology Formation of planar strained layers
US7138649B2 (en) * 2001-08-09 2006-11-21 Amberwave Systems Corporation Dual-channel CMOS transistors with differentially strained channels
US6974735B2 (en) * 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
US6670654B2 (en) * 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
AU2003238963A1 (en) 2002-06-07 2003-12-22 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US6936869B2 (en) * 2002-07-09 2005-08-30 International Rectifier Corporation Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
US6699765B1 (en) 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7002224B2 (en) * 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US7094671B2 (en) * 2004-03-22 2006-08-22 Infineon Technologies Ag Transistor with shallow germanium implantation region in channel
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7935617B2 (en) 2004-08-31 2011-05-03 Sharp Laboratories Of America, Inc. Method to stabilize carbon in Si1-x-yGexCy layers
US7306997B2 (en) * 2004-11-10 2007-12-11 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7629603B2 (en) * 2006-06-09 2009-12-08 Intel Corporation Strain-inducing semiconductor regions
US7789965B2 (en) 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8669590B2 (en) 2011-07-26 2014-03-11 Applied Materials, Inc. Methods and apparatus for forming silicon germanium-carbon semiconductor structures

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562549B1 (en) * 1992-03-24 1998-07-01 Sumitomo Electric Industries, Ltd. Heterojunction bipolar transistor containing silicon carbide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508719A (ja) * 2004-07-30 2008-03-21 フリースケール セミコンダクター インコーポレイテッド 高ｋ誘電材料と一緒に使用するための界面層
JP2008530784A (ja) * 2005-02-04 2008-08-07 エーエスエム アメリカ インコーポレイテッド 化学気相成長によって置換的に炭素でドーピングされた結晶性Ｓｉ含有材料を製造する方法

Also Published As

Publication number Publication date
US5986287A (en) 1999-11-16
DE19533313A1 (de) 1997-03-13

Similar Documents

Publication Publication Date Title
JPH09129751A (ja) トランジスタ用の半導体構造及び回路
US5241197A (en) Transistor provided with strained germanium layer
JP2994227B2 (ja) ひずみＳｉ／ＳｉＧｅヘテロ構造層を使用するＣＭＯＳトランジスタ用の層構造
JP2773474B2 (ja) 半導体装置
US5155571A (en) Complementary field effect transistors having strained superlattice structure
JP3135939B2 (ja) Ｈｅｍｔ型半導体装置
US5357119A (en) Field effect devices having short period superlattice structures using Si and Ge
US5422502A (en) Lateral bipolar transistor
JPH0691249B2 (ja) 変調ドープ形ｍｉｓｆｅｔ及びその製造方法
JPH0691263B2 (ja) 半導体装置の製造方法
JP3058345B2 (ja) 半導体素子
JP2888878B2 (ja) 半導体装置
JP2661556B2 (ja) 電界効果型半導体装置
JPS60134481A (ja) 半導体装置
JP3063278B2 (ja) 縦型電界効果トランジスタ
JP2868780B2 (ja) ダブルヘテロ接合・反転ベーストランジスタ
EP0380077A2 (en) Transistor provided with strained germanium layer
JPS61147577A (ja) 相補型半導体装置
JP3097673B2 (ja) 電界効果型トランジスタ及びその製造方法
EP0093557B1 (en) High-speed complementary semiconductor integrated circuit
JP3285997B2 (ja) 絶縁ゲート型電力用半導体素子
JP2800675B2 (ja) トンネルトランジスタ
JP3054216B2 (ja) 半導体装置
JPS62199049A (ja) 半導体装置
JP2770583B2 (ja) コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法