JPH09116273A - 多層回路基板及びその製造方法 - Google Patents
多層回路基板及びその製造方法Info
- Publication number
- JPH09116273A JPH09116273A JP16268896A JP16268896A JPH09116273A JP H09116273 A JPH09116273 A JP H09116273A JP 16268896 A JP16268896 A JP 16268896A JP 16268896 A JP16268896 A JP 16268896A JP H09116273 A JPH09116273 A JP H09116273A
- Authority
- JP
- Japan
- Prior art keywords
- thermoplastic resin
- metal layer
- layer
- circuit board
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 229920005989 resin Polymers 0.000 claims abstract description 79
- 239000011347 resin Substances 0.000 claims abstract description 79
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 79
- 239000000463 material Substances 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 229920005992 thermoplastic resin Polymers 0.000 claims description 114
- 239000002184 metal Substances 0.000 claims description 105
- 229910052751 metal Inorganic materials 0.000 claims description 105
- 238000010438 heat treatment Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 229920006259 thermoplastic polyimide Polymers 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000002923 metal particle Substances 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229920001169 thermoplastic Polymers 0.000 claims 1
- 239000004416 thermosoftening plastic Substances 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000007747 plating Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000008602 contraction Effects 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000009835 boiling Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000011133 lead Substances 0.000 description 3
- 239000000088 plastic resin Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
- Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
(57)【要約】
【課題】 ビアの導電性が十分確保され、単位基板とビ
アとの間で熱膨張、熱収縮がマッチングし、クラックの
発生のない信頼性に優れる多層回路基板を提供する。 【解決手段】 熱硬化性樹脂層１４の片面に金属層１３
が形成され、他の片面に熱可塑性樹脂層１６が形成され
た基板材料１１に設けられたビアホール１８内に、導電
材料入りの導電性熱可塑性樹脂が充填されてビア２０に
形成されると共に、金属層１３がビア２０と接続する配
線パターン２２に形成された単位基板１２が複数枚積層
され、熱可塑性樹脂層１６により各単位基板が接着され
ていることを特徴とする。
アとの間で熱膨張、熱収縮がマッチングし、クラックの
発生のない信頼性に優れる多層回路基板を提供する。 【解決手段】 熱硬化性樹脂層１４の片面に金属層１３
が形成され、他の片面に熱可塑性樹脂層１６が形成され
た基板材料１１に設けられたビアホール１８内に、導電
材料入りの導電性熱可塑性樹脂が充填されてビア２０に
形成されると共に、金属層１３がビア２０と接続する配
線パターン２２に形成された単位基板１２が複数枚積層
され、熱可塑性樹脂層１６により各単位基板が接着され
ていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は多層回路基板及びその製
造方法に関し、更に詳細には配線パターンが形成された
熱硬化性樹脂フィルムの複数枚が積層された多層回路基
板及びその製造方法に関する。
造方法に関し、更に詳細には配線パターンが形成された
熱硬化性樹脂フィルムの複数枚が積層された多層回路基
板及びその製造方法に関する。
【０００２】
【従来の技術】配線パターンが形成された熱硬化性樹脂
フィルムの複数枚が積層された多層回路基板において、
上下の配線パターン間の電気的導通をとるには、一般的
には二つの方法が採用されている。その一の方法は、レ
ーザやドリル等で熱硬化性樹脂フィルムに形成したビア
ホールの内周壁に無電解めっきを施した後、電解めっき
を施してめっき皮膜を形成し、このめっき皮膜により電
気的導通をとる、ビアホールめっき方法である。また、
他の方法は、熱硬化性樹脂フィルムに形成したビアホー
ル内に、銅ペースト、銀ペースト又は金・銀・銅等の金
属粒子をエポキシ樹脂、フェノール樹脂等の樹脂に混入
した熱硬化性の導電性樹脂ペーストを充填し、硬化して
ビアを形成することによって電気的導通をとる導電性樹
脂ペーストを充填する充填方法である。
フィルムの複数枚が積層された多層回路基板において、
上下の配線パターン間の電気的導通をとるには、一般的
には二つの方法が採用されている。その一の方法は、レ
ーザやドリル等で熱硬化性樹脂フィルムに形成したビア
ホールの内周壁に無電解めっきを施した後、電解めっき
を施してめっき皮膜を形成し、このめっき皮膜により電
気的導通をとる、ビアホールめっき方法である。また、
他の方法は、熱硬化性樹脂フィルムに形成したビアホー
ル内に、銅ペースト、銀ペースト又は金・銀・銅等の金
属粒子をエポキシ樹脂、フェノール樹脂等の樹脂に混入
した熱硬化性の導電性樹脂ペーストを充填し、硬化して
ビアを形成することによって電気的導通をとる導電性樹
脂ペーストを充填する充填方法である。
【０００３】
【発明が解決しようとする課題】ところで、前者のビア
ホールめっき方法では、めっき工程が無電解めっきと電
解めっきとの２段めっきが必要となって、コスト高とな
る不具合がある。この様に、無電解めっきを施した上
に、更に電解めっきを施すことは、めっき皮膜の信頼性
を向上させるために不可欠である。また、後者の導電性
樹脂ペーストを充填する充填方法では、充填した熱硬化
性の導電性樹脂ペーストを熱硬化する際に、ガスが発生
して体積が減少したり、空隙が生じたりし易く、十分な
導電性が得られないおそれがある。更に、エポキシ樹
脂、フェノール樹脂に代表される架橋性の熱硬化性樹脂
ペーストは硬化すると、弾性が極度に失われ、温度サイ
クルが加わった場合には、基板材料とビアとの間で熱膨
張や熱収縮のマッチングがとれず、ビアにクラックが発
生するおそれがある。
ホールめっき方法では、めっき工程が無電解めっきと電
解めっきとの２段めっきが必要となって、コスト高とな
る不具合がある。この様に、無電解めっきを施した上
に、更に電解めっきを施すことは、めっき皮膜の信頼性
を向上させるために不可欠である。また、後者の導電性
樹脂ペーストを充填する充填方法では、充填した熱硬化
性の導電性樹脂ペーストを熱硬化する際に、ガスが発生
して体積が減少したり、空隙が生じたりし易く、十分な
導電性が得られないおそれがある。更に、エポキシ樹
脂、フェノール樹脂に代表される架橋性の熱硬化性樹脂
ペーストは硬化すると、弾性が極度に失われ、温度サイ
クルが加わった場合には、基板材料とビアとの間で熱膨
張や熱収縮のマッチングがとれず、ビアにクラックが発
生するおそれがある。
【０００４】そこで、本発明の課題は、ビアの導電性が
十分確保され、且つ基板材料とビアとの間で熱膨張や熱
収縮がマッチングし、クラックの発生のおそれがなく信
頼性に優れる多層回路基板及びその製造方法を提供する
にある。
十分確保され、且つ基板材料とビアとの間で熱膨張や熱
収縮がマッチングし、クラックの発生のおそれがなく信
頼性に優れる多層回路基板及びその製造方法を提供する
にある。
【０００５】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく検討した結果、ビアホールに充填する導電
性樹脂ペーストとして、導電性熱可塑性樹脂ペーストを
用いることによって、体積が減少したり、空隙が生じた
りすることがなく、信頼性の高い多層回路基板を形成で
きることを知り、本発明に到達した。すなわち、本発明
は、熱硬化性樹脂フィルムの片面に金属層が形成され、
他の片面に熱可塑性樹脂層が形成された基板材料に設け
られたビアホール内に、導電材料入りの導電性熱可塑性
樹脂が充填されて成るビアが形成されていると共に、前
記金属層が前記ビアと接続する所要の配線パターンに形
成された単位基板が複数枚積層され、前記熱可塑性樹脂
層により各単位基板が接着されていることを特徴とする
多層回路基板にある。
を解決すべく検討した結果、ビアホールに充填する導電
性樹脂ペーストとして、導電性熱可塑性樹脂ペーストを
用いることによって、体積が減少したり、空隙が生じた
りすることがなく、信頼性の高い多層回路基板を形成で
きることを知り、本発明に到達した。すなわち、本発明
は、熱硬化性樹脂フィルムの片面に金属層が形成され、
他の片面に熱可塑性樹脂層が形成された基板材料に設け
られたビアホール内に、導電材料入りの導電性熱可塑性
樹脂が充填されて成るビアが形成されていると共に、前
記金属層が前記ビアと接続する所要の配線パターンに形
成された単位基板が複数枚積層され、前記熱可塑性樹脂
層により各単位基板が接着されていることを特徴とする
多層回路基板にある。
【０００６】また、本発明は、熱硬化性樹脂フィルムの
片面に金属層が形成され、他の片面に熱可塑性樹脂層が
形成された基板材料に設けられたビアホール内に、導電
材料入りの導電性熱可塑性樹脂が充填されて成るビアが
形成されていると共に、前記熱硬化性樹脂フィルムの金
属層が前記ビアと接続する所要の配線パターンに形成さ
れた単位基板の１枚又は複数枚と、熱硬化性樹脂フィル
ムの両面に金属層が形成された基板材料に設けられたビ
アホール内に、導電材料入りの導電性熱可塑性樹脂が充
填されて成るビアが形成されると共に、前記金属層の各
々が前記ビアと接続する所要の配線パターンに形成され
た単位基板とが積層され、前記熱可塑性樹脂層により各
単位基板が接着されていることを特徴とする多層回路基
板でもある。
片面に金属層が形成され、他の片面に熱可塑性樹脂層が
形成された基板材料に設けられたビアホール内に、導電
材料入りの導電性熱可塑性樹脂が充填されて成るビアが
形成されていると共に、前記熱硬化性樹脂フィルムの金
属層が前記ビアと接続する所要の配線パターンに形成さ
れた単位基板の１枚又は複数枚と、熱硬化性樹脂フィル
ムの両面に金属層が形成された基板材料に設けられたビ
アホール内に、導電材料入りの導電性熱可塑性樹脂が充
填されて成るビアが形成されると共に、前記金属層の各
々が前記ビアと接続する所要の配線パターンに形成され
た単位基板とが積層され、前記熱可塑性樹脂層により各
単位基板が接着されていることを特徴とする多層回路基
板でもある。
【０００７】更に、本発明は、熱硬化性樹脂フィルムの
片面に金属層が形成され、他の片面に熱可塑性樹脂層が
形成された基板材料に設けられたビアホール内に、導電
材料入りの導電性熱可塑性樹脂が充填されて成るビアが
形成されていると共に、前記金属層が前記ビアと接続す
る所要の配線パターンに形成された単位基板の１枚又は
複数枚と、熱硬化性樹脂フィルムの片面に金属層が形成
された基板材料に、前記熱硬化性樹脂フィルムを貫通す
る端子ホールが形成されていると共に、前記端子ホール
の底面に一部が露出するように、前記金属層が所要の配
線パターンに形成された単位基板とが、前記端子ホール
を外方に向けて積層され、前記熱可塑性樹脂層により各
単位基板が接着されていることを特徴とする多層回路基
板でもある。かかる本発明において、端子ホールに外部
接続用のバンプを形成することができる。
片面に金属層が形成され、他の片面に熱可塑性樹脂層が
形成された基板材料に設けられたビアホール内に、導電
材料入りの導電性熱可塑性樹脂が充填されて成るビアが
形成されていると共に、前記金属層が前記ビアと接続す
る所要の配線パターンに形成された単位基板の１枚又は
複数枚と、熱硬化性樹脂フィルムの片面に金属層が形成
された基板材料に、前記熱硬化性樹脂フィルムを貫通す
る端子ホールが形成されていると共に、前記端子ホール
の底面に一部が露出するように、前記金属層が所要の配
線パターンに形成された単位基板とが、前記端子ホール
を外方に向けて積層され、前記熱可塑性樹脂層により各
単位基板が接着されていることを特徴とする多層回路基
板でもある。かかる本発明において、端子ホールに外部
接続用のバンプを形成することができる。
【０００８】かかる本発明に係る多層回路基板におい
て、ビアの電気抵抗値を可及的に低下し得る多層回路基
板として、熱硬化性樹脂フィルムの片面に金属層が形成
され、他の片面に熱可塑性樹脂層が形成された基板材料
に設けられた、前記金属層が底面に露出するビアホール
内に、所定の厚さに形成されためっき金属層と、導電材
料入りの導電性熱可塑性樹脂層とが順次積層されて成る
ビアが形成されていると共に、前記熱硬化性樹脂フィル
ムの金属層が前記ビアと接続する所要の配線パターンに
形成された単位基板が複数枚積層され、前記熱可塑性樹
脂層により各単位基板が接着されていることを特徴とす
る多層回路基板を提供できる。
て、ビアの電気抵抗値を可及的に低下し得る多層回路基
板として、熱硬化性樹脂フィルムの片面に金属層が形成
され、他の片面に熱可塑性樹脂層が形成された基板材料
に設けられた、前記金属層が底面に露出するビアホール
内に、所定の厚さに形成されためっき金属層と、導電材
料入りの導電性熱可塑性樹脂層とが順次積層されて成る
ビアが形成されていると共に、前記熱硬化性樹脂フィル
ムの金属層が前記ビアと接続する所要の配線パターンに
形成された単位基板が複数枚積層され、前記熱可塑性樹
脂層により各単位基板が接着されていることを特徴とす
る多層回路基板を提供できる。
【０００９】或いは、熱硬化性樹脂フィルムの片面に金
属層が形成され、他の片面に熱可塑性樹脂層が形成され
た基板材料に設けられた、前記金属層が底面に露出する
ビアホール内に、所定の厚さに形成されためっき金属層
と、導電材料入りの導電性熱可塑性樹脂層とが順次積層
されて成るビアが形成されていると共に、前記熱硬化性
樹脂フィルムの金属層が前記ビアと接続する所要の配線
パターンに形成された単位基板の１枚又は複数枚と、熱
硬化性樹脂フィルムの片面に金属層が形成された基板材
料に、前記熱硬化性樹脂フィルムを貫通する端子ホール
が形成されていると共に、前記端子ホールの底面に一部
が露出するように、前記金属層が所要の配線パターンに
形成された単位基板とが、前記端子ホールを外方に向け
て積層され、前記熱可塑性樹脂層により各単位基板が接
着されていることを特徴とする多層回路基板も、ビアの
電気抵抗値を可及的に低下し得る。かかる多層回路基板
においては、端子ホールに外部接続用のバンプを形成す
ることができる。これらビアの電気抵抗値を可及的に低
下し得る多層回路基板において、めっき金属層を、導電
材料入りの導電性熱可塑性樹脂層よりも厚く形成するこ
とによって、ビアの電気抵抗値を更に一層低下し得る。
属層が形成され、他の片面に熱可塑性樹脂層が形成され
た基板材料に設けられた、前記金属層が底面に露出する
ビアホール内に、所定の厚さに形成されためっき金属層
と、導電材料入りの導電性熱可塑性樹脂層とが順次積層
されて成るビアが形成されていると共に、前記熱硬化性
樹脂フィルムの金属層が前記ビアと接続する所要の配線
パターンに形成された単位基板の１枚又は複数枚と、熱
硬化性樹脂フィルムの片面に金属層が形成された基板材
料に、前記熱硬化性樹脂フィルムを貫通する端子ホール
が形成されていると共に、前記端子ホールの底面に一部
が露出するように、前記金属層が所要の配線パターンに
形成された単位基板とが、前記端子ホールを外方に向け
て積層され、前記熱可塑性樹脂層により各単位基板が接
着されていることを特徴とする多層回路基板も、ビアの
電気抵抗値を可及的に低下し得る。かかる多層回路基板
においては、端子ホールに外部接続用のバンプを形成す
ることができる。これらビアの電気抵抗値を可及的に低
下し得る多層回路基板において、めっき金属層を、導電
材料入りの導電性熱可塑性樹脂層よりも厚く形成するこ
とによって、ビアの電気抵抗値を更に一層低下し得る。
【００１０】この様な、本発明に係る多層回路基板を製
造し得る多層回路基板の製造方法は、熱硬化性樹脂フィ
ルムの片面が金属層で且つ他の片面が熱可塑性樹脂層で
ある基板材料に形成したビアホール内に、導電材料入り
の導電性熱可塑性樹脂ペーストを充填した後、前記導電
性熱可塑性樹脂ペーストの溶媒を飛散させる加熱処理を
施してビアを形成し、次いで、前記熱硬化性樹脂フィル
ムの金属層を前記ビアに接続する配線パターンに形成し
て単位基板とした後、複数枚の前記単位基板を積層して
加熱加圧を施し、前記熱可塑性樹脂層によって各単位基
板を接着することを特徴とするものである。また、熱硬
化性樹脂フィルムの片面が金属層で且つ他の片面が熱可
塑性樹脂層である基板材料に形成した、前記金属層の裏
面が底面に露出するビアホール内に、めっきによって前
記金属層の裏面側にめっき金属層を形成した後、前記め
っき金属層上に充填した導電材料入りの導電性熱可塑性
樹脂ペーストの溶媒を飛散する加熱処理を施してビアを
形成し、次いで、前記熱硬化性樹脂フィルムの金属層を
前記ビアに接続する配線パターンを形成して単位基板と
した後、複数枚の前記単位基板を積層して加熱加圧を施
し、前記熱可塑性樹脂層によって各単位基板を接着する
ことを特徴とする多層回路基板の製造方法によれば、ビ
アの電気抵抗値を可及的に低下し得る多層回路基板を製
造できる。尚、かかる本発明において、熱硬化性樹脂フ
ィルムとして、熱硬化性ポリイミドフィルムを用いると
共に、熱可塑性樹脂層を熱可塑性ポリイミド層とし、且
つビアホールに充填する導電性熱可塑性樹脂ペーストと
して、金属粒子を含有する熱可塑性ポリイミド樹脂ペー
ストを使用することが好ましい。
造し得る多層回路基板の製造方法は、熱硬化性樹脂フィ
ルムの片面が金属層で且つ他の片面が熱可塑性樹脂層で
ある基板材料に形成したビアホール内に、導電材料入り
の導電性熱可塑性樹脂ペーストを充填した後、前記導電
性熱可塑性樹脂ペーストの溶媒を飛散させる加熱処理を
施してビアを形成し、次いで、前記熱硬化性樹脂フィル
ムの金属層を前記ビアに接続する配線パターンに形成し
て単位基板とした後、複数枚の前記単位基板を積層して
加熱加圧を施し、前記熱可塑性樹脂層によって各単位基
板を接着することを特徴とするものである。また、熱硬
化性樹脂フィルムの片面が金属層で且つ他の片面が熱可
塑性樹脂層である基板材料に形成した、前記金属層の裏
面が底面に露出するビアホール内に、めっきによって前
記金属層の裏面側にめっき金属層を形成した後、前記め
っき金属層上に充填した導電材料入りの導電性熱可塑性
樹脂ペーストの溶媒を飛散する加熱処理を施してビアを
形成し、次いで、前記熱硬化性樹脂フィルムの金属層を
前記ビアに接続する配線パターンを形成して単位基板と
した後、複数枚の前記単位基板を積層して加熱加圧を施
し、前記熱可塑性樹脂層によって各単位基板を接着する
ことを特徴とする多層回路基板の製造方法によれば、ビ
アの電気抵抗値を可及的に低下し得る多層回路基板を製
造できる。尚、かかる本発明において、熱硬化性樹脂フ
ィルムとして、熱硬化性ポリイミドフィルムを用いると
共に、熱可塑性樹脂層を熱可塑性ポリイミド層とし、且
つビアホールに充填する導電性熱可塑性樹脂ペーストと
して、金属粒子を含有する熱可塑性ポリイミド樹脂ペー
ストを使用することが好ましい。
【００１１】本発明の層回路基板によれば、ビアが導電
性熱可塑性樹脂から成るので、製造時の加熱処理等にお
いて、ビアを熱硬化性樹脂によって形成した場合の如
く、原料成分の揮発等に起因するガスが発生せず、ガス
発生に因る体積の減少や空隙が生じたりすることがな
く、且つ電気抵抗値も増大することがないので信頼性の
高い多層回路基板を提供できる。特に、熱硬化性樹脂フ
ィルムの片面に金属層が形成され、他の片面に熱可塑性
樹脂層が形成された基板材料に、金属層が底面に露出す
るビアホールを形成し、このビアホール内の底面に露出
する金属層上に電解めっき等によってめっき金属層を形
成した後、導電材料入りの導電性熱可塑性樹脂を充填し
てビアを形成することによって、ビアの電気抵抗値を可
及的に小さくできる。更に、熱硬化性樹脂フィルムとし
て、熱硬化性ポリイミドフィルムを用いると共に、熱可
塑性樹脂層を熱可塑性ポリイミド層とし、且つビアホー
ルに充填する導電性熱可塑性樹脂ペーストとして、金属
粒子を含有する熱可塑性ポリイミド樹脂ペーストを使用
することによって、多層回路基板を形成する部材の熱膨
張係数が略一致するため、製造時又は使用時に種々の熱
サイクルが加わっても部材の熱膨張、熱収縮がマッチン
グし、熱変形に対して部材が容易に追随でき、ビアに亀
裂が入ったりするおそれを解消できる。また、本発明の
多層回路基板の製造方法によれば、前述した本発明の多
層回路基板を容易に提供できる。しかも、ビア及び配線
パターンが形成された複数枚の基板材料を積層して加熱
加圧を施す際に、少なくとも一部が導電性熱可塑性樹脂
によって形成されたビアは、加熱加圧によって導電性熱
可塑性樹脂が接着性を示すため、ビア自体も接着性を示
すと共に、ビアを形成する導電性熱可塑性樹脂が加圧さ
れて圧縮されるため、ビア自身の密度を更に高密度とす
ることができ、且つ配線パターンとの電気的な接続を良
好とすることができる。
性熱可塑性樹脂から成るので、製造時の加熱処理等にお
いて、ビアを熱硬化性樹脂によって形成した場合の如
く、原料成分の揮発等に起因するガスが発生せず、ガス
発生に因る体積の減少や空隙が生じたりすることがな
く、且つ電気抵抗値も増大することがないので信頼性の
高い多層回路基板を提供できる。特に、熱硬化性樹脂フ
ィルムの片面に金属層が形成され、他の片面に熱可塑性
樹脂層が形成された基板材料に、金属層が底面に露出す
るビアホールを形成し、このビアホール内の底面に露出
する金属層上に電解めっき等によってめっき金属層を形
成した後、導電材料入りの導電性熱可塑性樹脂を充填し
てビアを形成することによって、ビアの電気抵抗値を可
及的に小さくできる。更に、熱硬化性樹脂フィルムとし
て、熱硬化性ポリイミドフィルムを用いると共に、熱可
塑性樹脂層を熱可塑性ポリイミド層とし、且つビアホー
ルに充填する導電性熱可塑性樹脂ペーストとして、金属
粒子を含有する熱可塑性ポリイミド樹脂ペーストを使用
することによって、多層回路基板を形成する部材の熱膨
張係数が略一致するため、製造時又は使用時に種々の熱
サイクルが加わっても部材の熱膨張、熱収縮がマッチン
グし、熱変形に対して部材が容易に追随でき、ビアに亀
裂が入ったりするおそれを解消できる。また、本発明の
多層回路基板の製造方法によれば、前述した本発明の多
層回路基板を容易に提供できる。しかも、ビア及び配線
パターンが形成された複数枚の基板材料を積層して加熱
加圧を施す際に、少なくとも一部が導電性熱可塑性樹脂
によって形成されたビアは、加熱加圧によって導電性熱
可塑性樹脂が接着性を示すため、ビア自体も接着性を示
すと共に、ビアを形成する導電性熱可塑性樹脂が加圧さ
れて圧縮されるため、ビア自身の密度を更に高密度とす
ることができ、且つ配線パターンとの電気的な接続を良
好とすることができる。
【００１２】
【発明の実施の形態】本発明を図面によって更に詳細に
説明する。図１は、多層回路基板１０の一例を示す断面
図であり、複数枚の単位基板１２、１２・・が積層され
ている。かかる単位基板１２は、厚さが１０〜２０μｍ
の熱硬化性樹脂フィルム１４の片面に５〜２０μｍの厚
さの銅箔等から成る金属層が形成されていると共に、他
の片面に１０〜２０μｍの厚さの熱可塑性樹脂層１６が
形成された基板材料から形成されたものである。つま
り、単位基板１２は、基板材料に形成されたビアホール
１８に、金、銀、銅、ニッケル、鉛等の金属粒子から成
る導電材料入りの導電性熱可塑性樹脂が充填されて形成
されたビア２０と、基板材料の金属層から形成された所
要形状の配線パターン２２とから成り、ビア２０と配線
パターンとは接続されている。図１に示す多層回路基板
１０において、最下層の単位基板１２ａは、熱硬化性樹
脂フィルム１４の両面に金属層が形成された基板材料に
形成されたビアホール１８内に、前述した導電材料入り
の導電性熱可塑性樹脂が充填されたビア２０と、熱硬化
性樹脂フィルム１４の両面に形成された金属層をエッチ
ング加工により形成した所要の配線パターン２２とから
形成される。単位基板１２ａにおいても、配線パターン
とビア２０とは接続されている。
説明する。図１は、多層回路基板１０の一例を示す断面
図であり、複数枚の単位基板１２、１２・・が積層され
ている。かかる単位基板１２は、厚さが１０〜２０μｍ
の熱硬化性樹脂フィルム１４の片面に５〜２０μｍの厚
さの銅箔等から成る金属層が形成されていると共に、他
の片面に１０〜２０μｍの厚さの熱可塑性樹脂層１６が
形成された基板材料から形成されたものである。つま
り、単位基板１２は、基板材料に形成されたビアホール
１８に、金、銀、銅、ニッケル、鉛等の金属粒子から成
る導電材料入りの導電性熱可塑性樹脂が充填されて形成
されたビア２０と、基板材料の金属層から形成された所
要形状の配線パターン２２とから成り、ビア２０と配線
パターンとは接続されている。図１に示す多層回路基板
１０において、最下層の単位基板１２ａは、熱硬化性樹
脂フィルム１４の両面に金属層が形成された基板材料に
形成されたビアホール１８内に、前述した導電材料入り
の導電性熱可塑性樹脂が充填されたビア２０と、熱硬化
性樹脂フィルム１４の両面に形成された金属層をエッチ
ング加工により形成した所要の配線パターン２２とから
形成される。単位基板１２ａにおいても、配線パターン
とビア２０とは接続されている。
【００１３】この様に、三層の単位基板１２、１２、１
２ａは、後述する様に、積層されて加熱加圧されること
によって、熱可塑性樹脂層１６により接着されて一体化
されて多層回路基板１０に形成されている。かかる多層
回路基板１０の単位基板１２ａの下面側に形成した配線
パターン２２には、はんだボール等のバンプやリードピ
ン（図示せず）を形成して外部接続端子とすることがで
きる。また、最上層及び最下層の各表面に形成された配
線パターンには、ソルダーレジスト等から成る適宜保護
膜（図示せず）を被覆し、配線パターンの酸化等を防止
することが好ましい。特に、図１に示す多層回路基板１
０を、半導体素子を搭載するＢＧＡ型、ＰＧＡ型の回路
基板として用いる場合には、最上層に形成した半導体素
子と接続する配線パターンの領域や、最下層に形成した
外部接続端子（はんだボール、リードピン）を接合する
配線パターンの領域を除いて、最上層、最下層の表面に
ソルダーレジストなどによって保護膜を形成することが
好ましい。
２ａは、後述する様に、積層されて加熱加圧されること
によって、熱可塑性樹脂層１６により接着されて一体化
されて多層回路基板１０に形成されている。かかる多層
回路基板１０の単位基板１２ａの下面側に形成した配線
パターン２２には、はんだボール等のバンプやリードピ
ン（図示せず）を形成して外部接続端子とすることがで
きる。また、最上層及び最下層の各表面に形成された配
線パターンには、ソルダーレジスト等から成る適宜保護
膜（図示せず）を被覆し、配線パターンの酸化等を防止
することが好ましい。特に、図１に示す多層回路基板１
０を、半導体素子を搭載するＢＧＡ型、ＰＧＡ型の回路
基板として用いる場合には、最上層に形成した半導体素
子と接続する配線パターンの領域や、最下層に形成した
外部接続端子（はんだボール、リードピン）を接合する
配線パターンの領域を除いて、最上層、最下層の表面に
ソルダーレジストなどによって保護膜を形成することが
好ましい。
【００１４】図１に示す多層回路基板１０では、ビア２
０が導電性熱可塑性樹脂から成るため、多層回路基板の
製造時の加熱処理等において、熱硬化性樹脂の如く、原
料成分の揮発によってガスが発生することがなく、ガス
発生に因る体積減少や空隙の発生を防止でき、且つ電気
抵抗値が増大することもない。このため、図１の多層回
路基板１０は、高い信頼性を有することができる。ここ
で、熱硬化性樹脂フィルム１４、熱可塑性樹脂層１６、
及びビアホール１８内の導電性熱可塑性樹脂の各々にポ
リイミド樹脂を用いた場合、三者の熱膨張係数が略一致
するため、多層回路基板１０の製造時又は使用時におい
て、種々の熱サイクルが加わっても三者の熱膨張、熱収
縮がマッチングし、熱変形に対して追随できる。このた
め、多層回路基板１０の熱膨張、熱収縮に起因してビア
に亀裂が入ったりするおそれを解消できる。この様な、
図１に示す多層回路基板１０は、一又は複数の半導体チ
ップやその他の電子部品を搭載する回路基板として好適
に用いることができる。図１においては、単位基板１
２、１２と単位基板１２ａとを積層したが、片面に熱可
塑性樹脂層１６が形成された単位基板１２のみを複数枚
積層するようにしてもよい。この場合、最下層の単位基
板の外面に露出するビアと電気的に接続する配線パター
ンを形成するためには、積層後に貼付した銅箔等の金属
層をパターンニングしてもよい。尚、図１に示す多層回
路基板１０においては、単位基板１２の積層数は特に限
定されない。
０が導電性熱可塑性樹脂から成るため、多層回路基板の
製造時の加熱処理等において、熱硬化性樹脂の如く、原
料成分の揮発によってガスが発生することがなく、ガス
発生に因る体積減少や空隙の発生を防止でき、且つ電気
抵抗値が増大することもない。このため、図１の多層回
路基板１０は、高い信頼性を有することができる。ここ
で、熱硬化性樹脂フィルム１４、熱可塑性樹脂層１６、
及びビアホール１８内の導電性熱可塑性樹脂の各々にポ
リイミド樹脂を用いた場合、三者の熱膨張係数が略一致
するため、多層回路基板１０の製造時又は使用時におい
て、種々の熱サイクルが加わっても三者の熱膨張、熱収
縮がマッチングし、熱変形に対して追随できる。このた
め、多層回路基板１０の熱膨張、熱収縮に起因してビア
に亀裂が入ったりするおそれを解消できる。この様な、
図１に示す多層回路基板１０は、一又は複数の半導体チ
ップやその他の電子部品を搭載する回路基板として好適
に用いることができる。図１においては、単位基板１
２、１２と単位基板１２ａとを積層したが、片面に熱可
塑性樹脂層１６が形成された単位基板１２のみを複数枚
積層するようにしてもよい。この場合、最下層の単位基
板の外面に露出するビアと電気的に接続する配線パター
ンを形成するためには、積層後に貼付した銅箔等の金属
層をパターンニングしてもよい。尚、図１に示す多層回
路基板１０においては、単位基板１２の積層数は特に限
定されない。
【００１５】図２は、多層回路基板１０の他の例を示
す。図２において、図１に示す部材と同一の部材は同一
符号を付して説明を省略する。図２に示す多層回路基板
１０において、図１に示す多層回路基板１０と異なる点
は、単位基板１２、１２に設けたビアホール１８を、熱
硬化性樹脂フィルム１４及び熱可塑性樹脂層１６のみを
貫通し、底面に熱硬化性樹脂フィルム１４の片面に形成
した金属層が露出するビアホール１８とする点、及び熱
硬化性樹脂フィルム１４の両面に金属層が形成した基板
材料から形成される単位基板１２ａに設けるビアホール
１８も、下面側の金属層と熱硬化性樹脂フィルム１４の
みを貫通させ、上面側の金属層が底面に露出するビアホ
ール１８とする点である。かかるビアホール１８の各々
に、導電材料入りの導電性熱可塑性樹脂を充填して成る
ビア２０によれば、配線パターン２２との電気的接続を
より良好にでき、更に最上層の配線パターン上に半導体
素子を搭載する場合、ビアホール１８の開口部が配線パ
ターン２２によって塞がれるため、ビア頂上の配線パタ
ーン上にフリップチップボンディング法等により直接半
導体素子をのせることも可能となる（図示せず）。尚、
図２の多層回路基板１０においても、最下層の配線パタ
ーン２２に、はんだボール等の外部接続端子（図示せ
ず）を設けることができる。
す。図２において、図１に示す部材と同一の部材は同一
符号を付して説明を省略する。図２に示す多層回路基板
１０において、図１に示す多層回路基板１０と異なる点
は、単位基板１２、１２に設けたビアホール１８を、熱
硬化性樹脂フィルム１４及び熱可塑性樹脂層１６のみを
貫通し、底面に熱硬化性樹脂フィルム１４の片面に形成
した金属層が露出するビアホール１８とする点、及び熱
硬化性樹脂フィルム１４の両面に金属層が形成した基板
材料から形成される単位基板１２ａに設けるビアホール
１８も、下面側の金属層と熱硬化性樹脂フィルム１４の
みを貫通させ、上面側の金属層が底面に露出するビアホ
ール１８とする点である。かかるビアホール１８の各々
に、導電材料入りの導電性熱可塑性樹脂を充填して成る
ビア２０によれば、配線パターン２２との電気的接続を
より良好にでき、更に最上層の配線パターン上に半導体
素子を搭載する場合、ビアホール１８の開口部が配線パ
ターン２２によって塞がれるため、ビア頂上の配線パタ
ーン上にフリップチップボンディング法等により直接半
導体素子をのせることも可能となる（図示せず）。尚、
図２の多層回路基板１０においても、最下層の配線パタ
ーン２２に、はんだボール等の外部接続端子（図示せ
ず）を設けることができる。
【００１６】図３は、多層回路基板１０の他の例を更に
示す。図３において、図１及び図２に示す部材と同一の
部材には同一符号を付して説明を省略する。図３に示す
多層回路基板１０と図１及び図２に示す多層回路基板１
０との相違点は、最下層の単位基板１２ａにおいて、下
面側の金属層を設けないこと、及びビアホールには導電
性熱可塑性樹脂を充填することなく端子ホール１８ａと
している点である。かかる図３に示す状態で多層回路基
板１０として流通に供することができるが、端子ホール
１８ａに、はんだボール等のバンプ２４を形成して多層
回路基板１０として流通に供することもできる。尚、端
子ホール１８ａの内壁面に、無電解めっきを施して銅や
すず等の金属層を形成しておくことによって、はんだボ
ールを形成する際に、はんだとの濡れ性を向上させるこ
とができ好ましい。
示す。図３において、図１及び図２に示す部材と同一の
部材には同一符号を付して説明を省略する。図３に示す
多層回路基板１０と図１及び図２に示す多層回路基板１
０との相違点は、最下層の単位基板１２ａにおいて、下
面側の金属層を設けないこと、及びビアホールには導電
性熱可塑性樹脂を充填することなく端子ホール１８ａと
している点である。かかる図３に示す状態で多層回路基
板１０として流通に供することができるが、端子ホール
１８ａに、はんだボール等のバンプ２４を形成して多層
回路基板１０として流通に供することもできる。尚、端
子ホール１８ａの内壁面に、無電解めっきを施して銅や
すず等の金属層を形成しておくことによって、はんだボ
ールを形成する際に、はんだとの濡れ性を向上させるこ
とができ好ましい。
【００１７】図１〜図３に示す多層回路基板１０は、図
４及び図５に示す製造方法で製造することができる。図
４に示す製造方法において、使用する基板材料１１は、
図４（ａ）に示す様に、熱硬化性樹脂フィルム１４の片
面が銅箔等からなる金属層１３で且つ他の片面が熱可塑
性樹脂層１６が形成されている。先ず、この基板材料１
１の所要箇所に、ドリル等によりビアホール１８を所要
数形成した後〔図４（ｂ）〕、ビアホール１８内にスク
リーン印刷等によって、導電材料入りの熱可塑性樹脂ペ
ーストを充填し、適宜加熱処理してビア２０を形成する
〔図４（ｃ）〕。この加熱処理によって、溶媒を飛散さ
せて熱可塑性樹脂ペーストを固化させるためである。こ
の加熱処理条件としては、熱可塑性樹脂ペーストに配合
された溶剤の沸点よりも低い温度で緩やかに乾燥し、そ
の後、溶剤を完全に飛散させるために沸点よりも少し高
い温度で乾燥させることが好ましい。具体的には、溶剤
にN-N-ジメチルアセトアミド（沸点１６６℃）を用いた
導電材料入りの熱可塑性樹脂ペーストを使用した場合で
は、１５０℃で１時間加熱し、更に１８０℃で０．５時
間加熱して乾燥させる。ここで、ビアホール１８に充填
する熱可塑性樹脂ペーストは、予め溶媒の飛散量を見越
して充填しておくことによって、ビアホール１８内に隙
間のないビア２０を形成することができる。この様に、
ビアホール１８に充填した導電材料入りの熱可塑性樹脂
ペーストを加熱処理して固化することによって、導電材
料入りの熱硬化性ポリイミド樹脂ペーストを熱硬化させ
る場合の如く、ガスが発生することがなく、ガス発生に
因る体積減少を解消できる。尚、熱可塑性樹脂ペースト
をビアホール１８に過剰に充填した場合、固化後必要に
応じて研摩して除去することができる。
４及び図５に示す製造方法で製造することができる。図
４に示す製造方法において、使用する基板材料１１は、
図４（ａ）に示す様に、熱硬化性樹脂フィルム１４の片
面が銅箔等からなる金属層１３で且つ他の片面が熱可塑
性樹脂層１６が形成されている。先ず、この基板材料１
１の所要箇所に、ドリル等によりビアホール１８を所要
数形成した後〔図４（ｂ）〕、ビアホール１８内にスク
リーン印刷等によって、導電材料入りの熱可塑性樹脂ペ
ーストを充填し、適宜加熱処理してビア２０を形成する
〔図４（ｃ）〕。この加熱処理によって、溶媒を飛散さ
せて熱可塑性樹脂ペーストを固化させるためである。こ
の加熱処理条件としては、熱可塑性樹脂ペーストに配合
された溶剤の沸点よりも低い温度で緩やかに乾燥し、そ
の後、溶剤を完全に飛散させるために沸点よりも少し高
い温度で乾燥させることが好ましい。具体的には、溶剤
にN-N-ジメチルアセトアミド（沸点１６６℃）を用いた
導電材料入りの熱可塑性樹脂ペーストを使用した場合で
は、１５０℃で１時間加熱し、更に１８０℃で０．５時
間加熱して乾燥させる。ここで、ビアホール１８に充填
する熱可塑性樹脂ペーストは、予め溶媒の飛散量を見越
して充填しておくことによって、ビアホール１８内に隙
間のないビア２０を形成することができる。この様に、
ビアホール１８に充填した導電材料入りの熱可塑性樹脂
ペーストを加熱処理して固化することによって、導電材
料入りの熱硬化性ポリイミド樹脂ペーストを熱硬化させ
る場合の如く、ガスが発生することがなく、ガス発生に
因る体積減少を解消できる。尚、熱可塑性樹脂ペースト
をビアホール１８に過剰に充填した場合、固化後必要に
応じて研摩して除去することができる。
【００１８】次に、図４（ｄ）に示す様に、金属層１３
上に感光性レジスト膜１７を形成した後、図４（ｅ）に
示す様に、レジストパターン１７ａを形成する。更に、
このレジストパターン１７ａをマスクに金属層１３をエ
ッチング加工してビア２０に電気的に接続する所要の配
線パターン２２を形成し、図４（ｆ）に示す単位基板１
２を形成する。その後、図５に示す様に、適宜数の単位
基板１２を位置あわせして積層し、加熱加圧する。かか
る加熱加圧条件としては、減圧（真空）下において、２
２０〜３００℃で１０〜３０Kg/cm2とすることが好まし
い。この加熱加圧によって、熱可塑性樹脂層１６が軟化
して接着性を呈するようになり、複数枚の単位基板１２
が固着され、図１に示す多層回路基板１０を製造するこ
とができる。
上に感光性レジスト膜１７を形成した後、図４（ｅ）に
示す様に、レジストパターン１７ａを形成する。更に、
このレジストパターン１７ａをマスクに金属層１３をエ
ッチング加工してビア２０に電気的に接続する所要の配
線パターン２２を形成し、図４（ｆ）に示す単位基板１
２を形成する。その後、図５に示す様に、適宜数の単位
基板１２を位置あわせして積層し、加熱加圧する。かか
る加熱加圧条件としては、減圧（真空）下において、２
２０〜３００℃で１０〜３０Kg/cm2とすることが好まし
い。この加熱加圧によって、熱可塑性樹脂層１６が軟化
して接着性を呈するようになり、複数枚の単位基板１２
が固着され、図１に示す多層回路基板１０を製造するこ
とができる。
【００１９】その際、ビア２０自体も熱可塑性樹脂から
なるので軟化して接着性を呈し、且つ図１と図５との比
較から明らかな様に、ビア２０は圧縮されて配線パター
ン２２と良好に密着し、且つ一体化される。ところで、
最下層の単位基板１２ａは、接着用の熱可塑性樹脂層１
６は必要ないため、熱硬化性樹脂層１４の両面に金属層
が形成された基板材料を用いて、図４と同様にして導電
材料入りの熱可塑性樹脂を充填してビア２０を形成し、
更にビア２０に接続する配線パターン２２、２２を形成
する。次いで、配線パターン２２、２２が形成された単
位基板１２ａと単位基板１２とを、図５に示す様に、積
層し加熱加圧すればよい。尚、図４及び図５において、
ビア２０を形成した後、金属層１３にエッチング加工を
施して配線パターン２２を形成しているが、金属層１３
にエッチング加工を施して配線パターン２２を形成した
後、ビアホール１８を形成してビア２０を形成してもよ
い。
なるので軟化して接着性を呈し、且つ図１と図５との比
較から明らかな様に、ビア２０は圧縮されて配線パター
ン２２と良好に密着し、且つ一体化される。ところで、
最下層の単位基板１２ａは、接着用の熱可塑性樹脂層１
６は必要ないため、熱硬化性樹脂層１４の両面に金属層
が形成された基板材料を用いて、図４と同様にして導電
材料入りの熱可塑性樹脂を充填してビア２０を形成し、
更にビア２０に接続する配線パターン２２、２２を形成
する。次いで、配線パターン２２、２２が形成された単
位基板１２ａと単位基板１２とを、図５に示す様に、積
層し加熱加圧すればよい。尚、図４及び図５において、
ビア２０を形成した後、金属層１３にエッチング加工を
施して配線パターン２２を形成しているが、金属層１３
にエッチング加工を施して配線パターン２２を形成した
後、ビアホール１８を形成してビア２０を形成してもよ
い。
【００２０】図２及び図３に示す多層回路基板１０も、
図１に示す多層回路基板１０の製造と略同様にして製造
できる。すなわち、熱硬化性樹脂フィルム１４の片面に
形成した金属層が底面に露出するビアホール１８は、熱
硬化性樹脂フィルム１４の片面が金属層で且つ他の片面
が熱可塑性樹脂層１６である基板材料に、熱可塑性樹脂
層１６の側からレーザ加工等を施し、金属層を貫通させ
ないようにして形成できる。その後の導電材料入りの熱
可塑性樹脂を充填する工程等は、図４に示す工程と同様
である。この場合も、ビアを形成した後、金属層にエッ
チング加工を施して配線パターンを形成してもよく、金
属層にエッチング加工を施して配線パターンを形成した
後、ビアホールを形成してビアを形成してもよい。ま
た、両面が金属層である基板材料にビアホールを形成す
る場合には、エッチングでビアホール形成部分の金属層
を溶解して除去した後、熱硬化性樹脂フィルム１４をエ
キシマレーザーで貫通させて形成できる。尚、ドリルで
ビアホールを形成する場合には、ビアホール形成部分の
金属層を溶解する工程は不要である。
図１に示す多層回路基板１０の製造と略同様にして製造
できる。すなわち、熱硬化性樹脂フィルム１４の片面に
形成した金属層が底面に露出するビアホール１８は、熱
硬化性樹脂フィルム１４の片面が金属層で且つ他の片面
が熱可塑性樹脂層１６である基板材料に、熱可塑性樹脂
層１６の側からレーザ加工等を施し、金属層を貫通させ
ないようにして形成できる。その後の導電材料入りの熱
可塑性樹脂を充填する工程等は、図４に示す工程と同様
である。この場合も、ビアを形成した後、金属層にエッ
チング加工を施して配線パターンを形成してもよく、金
属層にエッチング加工を施して配線パターンを形成した
後、ビアホールを形成してビアを形成してもよい。ま
た、両面が金属層である基板材料にビアホールを形成す
る場合には、エッチングでビアホール形成部分の金属層
を溶解して除去した後、熱硬化性樹脂フィルム１４をエ
キシマレーザーで貫通させて形成できる。尚、ドリルで
ビアホールを形成する場合には、ビアホール形成部分の
金属層を溶解する工程は不要である。
【００２１】図１〜図３に示す多層回路基板１０に、半
導体素子を搭載するには、最上層の単位基板１２上に素
子搭載エリアを設けて、このエリアに半導体素子を搭載
し、最上層の単位基板１２の配線パターンとワイヤとに
よって電気的導通をとると共に、半導体素子をポッティ
ング樹脂等により封止する。また、図２及び図３に示す
多層回路基板１０の場合には、ビア２０の直上に配線パ
ターン２２が形成されており、ビアホール１８内に充填
した導電性熱可塑性樹脂ペーストが露出しておらず、ビ
ア２０の直上の配線パターン２２にも半導体素子を搭載
可能である。このため、フリップチップ方式によって半
導体素子を直接配線パターン２２上に搭載することもで
きる（図示せず）。更に、図１に示す多層回路基板１０
の場合、外部接続端子は、最下層の単位基板１２ａの配
線パターン２２にリードピンやはんだボール等のバンプ
から成る外部接続端子を形成することができる（図示せ
ず）。一方、図２に示す多層回路基板１０の場合、はん
だボール等のバンプを端子ホール１８ａに形成して外部
接続端子とすることができる。
導体素子を搭載するには、最上層の単位基板１２上に素
子搭載エリアを設けて、このエリアに半導体素子を搭載
し、最上層の単位基板１２の配線パターンとワイヤとに
よって電気的導通をとると共に、半導体素子をポッティ
ング樹脂等により封止する。また、図２及び図３に示す
多層回路基板１０の場合には、ビア２０の直上に配線パ
ターン２２が形成されており、ビアホール１８内に充填
した導電性熱可塑性樹脂ペーストが露出しておらず、ビ
ア２０の直上の配線パターン２２にも半導体素子を搭載
可能である。このため、フリップチップ方式によって半
導体素子を直接配線パターン２２上に搭載することもで
きる（図示せず）。更に、図１に示す多層回路基板１０
の場合、外部接続端子は、最下層の単位基板１２ａの配
線パターン２２にリードピンやはんだボール等のバンプ
から成る外部接続端子を形成することができる（図示せ
ず）。一方、図２に示す多層回路基板１０の場合、はん
だボール等のバンプを端子ホール１８ａに形成して外部
接続端子とすることができる。
【００２２】図１〜図５に示す多層回路基板において、
ビアは導電材料入りの熱可塑性樹脂によって形成されて
いるが、銀フィラー入りの熱可塑性樹脂の電気抵抗値は
約１０-3Ωｃｍ程度であるのに対し、例えばニッケルの
電気抵抗値は約１０-6Ωｃｍ程度である。このため、導
電材料入りの熱可塑性樹脂から成るビアの電気抵抗値を
更に低下することが求められる場合がある。この場合、
図６に示す多層回路基板１０が好適である。図６におい
て、図１〜図５に示す部材と同一の部材には同一符号を
付して説明を省略する。図６に示す多層回路基板１０の
単位基板１２を形成する熱硬化性ポリイミドから成る熱
硬化性樹脂フィルム１４には、その片面に銅から成る配
線パターン２２が形成されていると共に、他の片面には
熱可塑性ポリイミドから成る熱可塑性樹脂層１６が形成
されている。更に、単位基板１２には、ビア３０が形成
されている。このビア３０は、熱硬化性樹脂フィルム１
４に形成された、熱可塑性樹脂層１６側に開口し且つ配
線パターン２２の裏面が底面に露出するビアホール１８
内に、めっきによって配線パターン２２の裏面側に所定
厚さに形成されたニッケルから成るめっき金属層３２上
に、金、銀、銅、ニッケル、鉛などの金属粒子入りの熱
可塑性ポリイミド樹脂から成る導電性熱可塑性樹脂層３
４が充填されて形成されたものである。かかるビア３０
は、配線パターン２２と電気的に接続されている。尚、
めっき金属層３２は、銅、鉛、銀、金等で形成されてい
てもよい。
ビアは導電材料入りの熱可塑性樹脂によって形成されて
いるが、銀フィラー入りの熱可塑性樹脂の電気抵抗値は
約１０-3Ωｃｍ程度であるのに対し、例えばニッケルの
電気抵抗値は約１０-6Ωｃｍ程度である。このため、導
電材料入りの熱可塑性樹脂から成るビアの電気抵抗値を
更に低下することが求められる場合がある。この場合、
図６に示す多層回路基板１０が好適である。図６におい
て、図１〜図５に示す部材と同一の部材には同一符号を
付して説明を省略する。図６に示す多層回路基板１０の
単位基板１２を形成する熱硬化性ポリイミドから成る熱
硬化性樹脂フィルム１４には、その片面に銅から成る配
線パターン２２が形成されていると共に、他の片面には
熱可塑性ポリイミドから成る熱可塑性樹脂層１６が形成
されている。更に、単位基板１２には、ビア３０が形成
されている。このビア３０は、熱硬化性樹脂フィルム１
４に形成された、熱可塑性樹脂層１６側に開口し且つ配
線パターン２２の裏面が底面に露出するビアホール１８
内に、めっきによって配線パターン２２の裏面側に所定
厚さに形成されたニッケルから成るめっき金属層３２上
に、金、銀、銅、ニッケル、鉛などの金属粒子入りの熱
可塑性ポリイミド樹脂から成る導電性熱可塑性樹脂層３
４が充填されて形成されたものである。かかるビア３０
は、配線パターン２２と電気的に接続されている。尚、
めっき金属層３２は、銅、鉛、銀、金等で形成されてい
てもよい。
【００２３】ここで、ビア３０を形成するめっき金属層
３２を、導電性熱可塑性樹脂層３４よりも厚く形成する
程、すなわち導電性熱可塑性樹脂層３４を薄くする程、
ビア３０の電気抵抗値を可及的に低下することができ
る。ビア３０中に占めるめっき金属層３２の割合が増大
するからである。但し、導電性熱可塑性樹脂層３４の厚
さを５μｍ以上とすることが好ましい。厚さ５μｍ以上
の導電性熱可塑性樹脂層３４は、熱可塑性樹脂層１６と
同様に接着機能を呈するからである。この様な、ビア３
０及び配線パターン２２が形成された三層の単位基板１
２、１２、１２は、後述する様に、積層されて加熱加圧
されることによって、熱可塑性樹脂層１６により接着さ
れて一体化され、図６に示す多層回路基板１０に形成さ
れる。
３２を、導電性熱可塑性樹脂層３４よりも厚く形成する
程、すなわち導電性熱可塑性樹脂層３４を薄くする程、
ビア３０の電気抵抗値を可及的に低下することができ
る。ビア３０中に占めるめっき金属層３２の割合が増大
するからである。但し、導電性熱可塑性樹脂層３４の厚
さを５μｍ以上とすることが好ましい。厚さ５μｍ以上
の導電性熱可塑性樹脂層３４は、熱可塑性樹脂層１６と
同様に接着機能を呈するからである。この様な、ビア３
０及び配線パターン２２が形成された三層の単位基板１
２、１２、１２は、後述する様に、積層されて加熱加圧
されることによって、熱可塑性樹脂層１６により接着さ
れて一体化され、図６に示す多層回路基板１０に形成さ
れる。
【００２４】図６に示す多層回路基板１０を構成する単
位基板１２は、図７に示す製造方法で製造することがで
きる。図７に示す製造方法において、使用する基板材料
１１は、図７（ａ）に示す様に、熱硬化性樹脂フィルム
１４の片面に銅箔等からなる金属層１３が形成され、他
の片面に熱可塑性樹脂層１６が形成されている。先ず、
この基板材料１１の所要箇所に、金属層１３の裏面が底
面に露出するビアホール１８をレーザ加工によって所要
数形成した後〔図７（ｂ）〕、ビアホール１８内の金属
層１３の裏面側にめっき金属層３２を形成する〔図７
（ｃ）〕。このめっき金属層３２は、金属層１３を電極
とする電解めっきによって形成することができ、ビアホ
ール１８の空間部３６が略熱可塑性樹脂層１６の厚さ程
度となったとき電解めっきを終了する。更に、ビアホー
ル１８の空間部３６にスクリーン印刷等によって、導電
材料入りの熱可塑性樹脂ペーストを充填し、適宜加熱処
理してビア３０を形成する〔図７（ｄ）〕。尚、この加
熱処理等は、図４に示す単位基板１２の製造方法と同様
に行うことができる。
位基板１２は、図７に示す製造方法で製造することがで
きる。図７に示す製造方法において、使用する基板材料
１１は、図７（ａ）に示す様に、熱硬化性樹脂フィルム
１４の片面に銅箔等からなる金属層１３が形成され、他
の片面に熱可塑性樹脂層１６が形成されている。先ず、
この基板材料１１の所要箇所に、金属層１３の裏面が底
面に露出するビアホール１８をレーザ加工によって所要
数形成した後〔図７（ｂ）〕、ビアホール１８内の金属
層１３の裏面側にめっき金属層３２を形成する〔図７
（ｃ）〕。このめっき金属層３２は、金属層１３を電極
とする電解めっきによって形成することができ、ビアホ
ール１８の空間部３６が略熱可塑性樹脂層１６の厚さ程
度となったとき電解めっきを終了する。更に、ビアホー
ル１８の空間部３６にスクリーン印刷等によって、導電
材料入りの熱可塑性樹脂ペーストを充填し、適宜加熱処
理してビア３０を形成する〔図７（ｄ）〕。尚、この加
熱処理等は、図４に示す単位基板１２の製造方法と同様
に行うことができる。
【００２５】この様に、ビア３０を形成した後、図７
（ｄ）に示す様に、金属層１３上に形成した感光性レジ
スト膜からレジストパターン１７ａを形成する。更に、
このレジストパターン１７ａをマスクにして金属層１３
にエッチング加工を施し、ビア３０に電気的に接続する
所要の配線パターン２２を形成し、図７（ｅ）に示す単
位基板１２を形成する。その後、適宜数の単位基板１２
を位置合わせして積層し、加熱加圧する。かかる加熱加
圧条件としては、減圧（真空）下において、２２０〜３
００℃で１０〜３０Kg/cm2とすることが好ましい。この
加熱加圧によって、熱可塑性樹脂層１６が軟化して接着
性を呈するようになり、複数の単位基板１２が固着さ
れ、図６に示す多層回路基板１０を製造することができ
る。
（ｄ）に示す様に、金属層１３上に形成した感光性レジ
スト膜からレジストパターン１７ａを形成する。更に、
このレジストパターン１７ａをマスクにして金属層１３
にエッチング加工を施し、ビア３０に電気的に接続する
所要の配線パターン２２を形成し、図７（ｅ）に示す単
位基板１２を形成する。その後、適宜数の単位基板１２
を位置合わせして積層し、加熱加圧する。かかる加熱加
圧条件としては、減圧（真空）下において、２２０〜３
００℃で１０〜３０Kg/cm2とすることが好ましい。この
加熱加圧によって、熱可塑性樹脂層１６が軟化して接着
性を呈するようになり、複数の単位基板１２が固着さ
れ、図６に示す多層回路基板１０を製造することができ
る。
【００２６】その際、ビア３０を形成する導電性熱可塑
性樹脂層３４も軟化して接着性を呈するため、ビア３０
と配線パターン２２とは良好に密着して一体化される。
また、かかる加熱加圧の際に、ビア３０を形成するめっ
き金属層３２は、導電性熱可塑性樹脂から成るビア２０
に比較して押し潰され難いため、多層回路基板１０の厚
さを一定の厚さに保つことができる。ところで、図６に
示す多層回路基板１０において、外部接続端子（はんだ
ボール、リードピン）を接合する場合には、図８に示す
様に、最下層の単位基板１２ａの下面に配線パターン２
２を形成することが必要である。このため、図８に示す
多層回路基板１０において、中間層に単位基板１２ｂを
配設している。この単位基板１２ｂ及び単位基板１２ａ
は、熱硬化性樹脂フィルム１６の上面側に熱可塑性樹脂
層１６が形成されていると共に、下面側に配線パターン
２２が形成され、且つ配線パターン２２が底面に露出す
るビアホール内に形成されためっき金属層３２と導電性
熱可塑性樹脂層３４とが積層されてビア３０が形成され
ている。
性樹脂層３４も軟化して接着性を呈するため、ビア３０
と配線パターン２２とは良好に密着して一体化される。
また、かかる加熱加圧の際に、ビア３０を形成するめっ
き金属層３２は、導電性熱可塑性樹脂から成るビア２０
に比較して押し潰され難いため、多層回路基板１０の厚
さを一定の厚さに保つことができる。ところで、図６に
示す多層回路基板１０において、外部接続端子（はんだ
ボール、リードピン）を接合する場合には、図８に示す
様に、最下層の単位基板１２ａの下面に配線パターン２
２を形成することが必要である。このため、図８に示す
多層回路基板１０において、中間層に単位基板１２ｂを
配設している。この単位基板１２ｂ及び単位基板１２ａ
は、熱硬化性樹脂フィルム１６の上面側に熱可塑性樹脂
層１６が形成されていると共に、下面側に配線パターン
２２が形成され、且つ配線パターン２２が底面に露出す
るビアホール内に形成されためっき金属層３２と導電性
熱可塑性樹脂層３４とが積層されてビア３０が形成され
ている。
【００２７】このため、図８に示す様に、単位基板１２
と単位基板１２ｂとを積層することによって、単位基板
１２のビア３０と中間層の単位基板１２ｂのビア３０と
を接続させることができ、単位基板１２の上面側に形成
された配線パターン２２と単位基板１２ｂの下面側に形
成された配線パターン２２とをビア３０、３０を介して
電気的導通をとることができる。かかる単位基板１２ｂ
は、図７と同様にして得られ、積層する際に、単位基板
１２のビア３０と単位基板１２ｂのビア３０とを接続さ
せるように、単位基板１２ｂを配設する。更に、単位基
板１２ｂの下面に単位基板１２ａを積層し、単位基板１
２ｂに形成した配線パターン２２と単位基板１２ａに形
成したビア３０とを接続することによって、図８に示す
様に、最上層の上面側及び最下層の下面側の各々に配線
パターン２２が形成された多層回路基板１０を得ること
ができる。この様に、図８に示す多層回路基板において
は、単位基板１２ｂのビア３０と配線パターン２２との
各々は、単位基板１２ｂを挟む他の単位基板１２、１２
ａのビア３０、３０と接続されている。かかる多層回路
基板１０において、最下層の単位基板１２ａの下面側に
形成された配線パターン２２には、はんだボール等のバ
ンプやリードピン（図示せず）を形成して外部接続端子
とすることができる。また、最上層、最下層の各表面に
形成された配線パターンには、適宜保護膜（図示せず）
を被覆し、配線パターンの酸化等を防止することが好ま
しい。特に、図１に示す多層回路基板１０を、半導体素
子を搭載するＢＧＡ型、ＰＧＡ型の回路基板として用い
る場合には、最上層に形成した半導体素子と接続する配
線パターンの領域や、最下層に形成した外部接続端子
（はんだボール、リードピン）を接合する配線パターン
の領域を除いて、最上層、最下層の表面にソルダーレジ
ストなどによって保護膜を形成することが好ましい。
と単位基板１２ｂとを積層することによって、単位基板
１２のビア３０と中間層の単位基板１２ｂのビア３０と
を接続させることができ、単位基板１２の上面側に形成
された配線パターン２２と単位基板１２ｂの下面側に形
成された配線パターン２２とをビア３０、３０を介して
電気的導通をとることができる。かかる単位基板１２ｂ
は、図７と同様にして得られ、積層する際に、単位基板
１２のビア３０と単位基板１２ｂのビア３０とを接続さ
せるように、単位基板１２ｂを配設する。更に、単位基
板１２ｂの下面に単位基板１２ａを積層し、単位基板１
２ｂに形成した配線パターン２２と単位基板１２ａに形
成したビア３０とを接続することによって、図８に示す
様に、最上層の上面側及び最下層の下面側の各々に配線
パターン２２が形成された多層回路基板１０を得ること
ができる。この様に、図８に示す多層回路基板において
は、単位基板１２ｂのビア３０と配線パターン２２との
各々は、単位基板１２ｂを挟む他の単位基板１２、１２
ａのビア３０、３０と接続されている。かかる多層回路
基板１０において、最下層の単位基板１２ａの下面側に
形成された配線パターン２２には、はんだボール等のバ
ンプやリードピン（図示せず）を形成して外部接続端子
とすることができる。また、最上層、最下層の各表面に
形成された配線パターンには、適宜保護膜（図示せず）
を被覆し、配線パターンの酸化等を防止することが好ま
しい。特に、図１に示す多層回路基板１０を、半導体素
子を搭載するＢＧＡ型、ＰＧＡ型の回路基板として用い
る場合には、最上層に形成した半導体素子と接続する配
線パターンの領域や、最下層に形成した外部接続端子
（はんだボール、リードピン）を接合する配線パターン
の領域を除いて、最上層、最下層の表面にソルダーレジ
ストなどによって保護膜を形成することが好ましい。
【００２８】図８に示す多層回路基板１０は、図９に示
す様に、単位基板１２、１２、１２ｂ、１２ａを位置合
わせして積層し、加熱加圧する。かかる加熱加圧条件と
しては、減圧（真空）下において、２２０〜３００℃で
１０〜３０Kg/cm2とすることが好ましい。この加熱加圧
によって、熱可塑性樹脂層１６が軟化して接着性を呈す
るようになり、各単位基板を固着することができる。か
かる加熱加圧の際に、単位基板１２のビア３０の導電性
熱可塑性樹脂層３４と、単位基板１２ｂのビア３０の導
電性熱可塑性樹脂層３４とが当接状態にあるため、両者
が軟化して接着されてビアを形成できる。更に、めっき
金属層３２、３２が導電性熱可塑性樹脂層３４を介して
接続され、且つ加圧力に対抗できるため、多層回路基板
１０を所定厚さとすることができる。ここで、図８に示
すように、単位基板１２ｂの下面側に配線パターン２２
を形成できるため、単位基板１２、１２ｂのみを積層す
ることによっても、一面側に外部接続端子を装着し得る
多層回路基板１０を形成可能である。尚、図１〜図３に
示す多層回路基板１０においても、単位基板１２、１２
の一方を、他方の単位基板１２と反対向きとし、ビア２
０同士を直接接続するように、単位基板１２、１２を積
層することによっても、一面側に外部接続端子を装着し
得る多層回路基板１０を形成可能である。
す様に、単位基板１２、１２、１２ｂ、１２ａを位置合
わせして積層し、加熱加圧する。かかる加熱加圧条件と
しては、減圧（真空）下において、２２０〜３００℃で
１０〜３０Kg/cm2とすることが好ましい。この加熱加圧
によって、熱可塑性樹脂層１６が軟化して接着性を呈す
るようになり、各単位基板を固着することができる。か
かる加熱加圧の際に、単位基板１２のビア３０の導電性
熱可塑性樹脂層３４と、単位基板１２ｂのビア３０の導
電性熱可塑性樹脂層３４とが当接状態にあるため、両者
が軟化して接着されてビアを形成できる。更に、めっき
金属層３２、３２が導電性熱可塑性樹脂層３４を介して
接続され、且つ加圧力に対抗できるため、多層回路基板
１０を所定厚さとすることができる。ここで、図８に示
すように、単位基板１２ｂの下面側に配線パターン２２
を形成できるため、単位基板１２、１２ｂのみを積層す
ることによっても、一面側に外部接続端子を装着し得る
多層回路基板１０を形成可能である。尚、図１〜図３に
示す多層回路基板１０においても、単位基板１２、１２
の一方を、他方の単位基板１２と反対向きとし、ビア２
０同士を直接接続するように、単位基板１２、１２を積
層することによっても、一面側に外部接続端子を装着し
得る多層回路基板１０を形成可能である。
【００２９】ところで、図８に示す中間層としての単位
基板１２ｂを配設することなく一面側に外部接続端子を
装着し得る多層回路基板１０を図１０に示す。図１０に
示す多層回路基板１０は、熱硬化性樹脂フィルム１４の
片面に形成された配線パターン２２が底面に露出する端
子ホール１８ａが設けられた単位基板１２ａを、端子ホ
ール１８ａを外方に向けて単位基板１２に積層したもの
である。この端子ホール１８ａには、はんだボール２４
等の外部接続端子を配設することができる。尚、図１０
に示す単位基板１２ａの下面側（端子ホール１８ａが開
口されている開口面側）は、他の単位基板と接着される
ことがないため、熱可塑性樹脂層１６は不要である。
基板１２ｂを配設することなく一面側に外部接続端子を
装着し得る多層回路基板１０を図１０に示す。図１０に
示す多層回路基板１０は、熱硬化性樹脂フィルム１４の
片面に形成された配線パターン２２が底面に露出する端
子ホール１８ａが設けられた単位基板１２ａを、端子ホ
ール１８ａを外方に向けて単位基板１２に積層したもの
である。この端子ホール１８ａには、はんだボール２４
等の外部接続端子を配設することができる。尚、図１０
に示す単位基板１２ａの下面側（端子ホール１８ａが開
口されている開口面側）は、他の単位基板と接着される
ことがないため、熱可塑性樹脂層１６は不要である。
【００３０】
【発明の効果】本発明に係る多層回路基板によれば、製
造時の加熱処理等において、熱硬化性樹脂のように原料
成分の揮発によりガスが発生することがなく、これによ
り体積が減少したり、空隙が生じたりすることがなく、
抵抗値が増大することもないので信頼性の高い多層回路
基板を提供できる。また、ビアの一部をめっき金属層に
よって形成することによって、ビアの電気抵抗値を可及
的に低下でき、信号等の減衰を可及的に抑制できる。一
方、本発明に係る多層回路基板の製造方法によれば、前
述した多層回路基板を容易に提供でき、且つ積層時の加
熱加圧により導電性熱可塑性樹脂からなるビア自体も接
着性を示すため、配線パターンと良好に電気的に接続す
ることができ結果、信頼性の高い多層回路基板を得るこ
とができる。
造時の加熱処理等において、熱硬化性樹脂のように原料
成分の揮発によりガスが発生することがなく、これによ
り体積が減少したり、空隙が生じたりすることがなく、
抵抗値が増大することもないので信頼性の高い多層回路
基板を提供できる。また、ビアの一部をめっき金属層に
よって形成することによって、ビアの電気抵抗値を可及
的に低下でき、信号等の減衰を可及的に抑制できる。一
方、本発明に係る多層回路基板の製造方法によれば、前
述した多層回路基板を容易に提供でき、且つ積層時の加
熱加圧により導電性熱可塑性樹脂からなるビア自体も接
着性を示すため、配線パターンと良好に電気的に接続す
ることができ結果、信頼性の高い多層回路基板を得るこ
とができる。
【図１】本発明に係る多層回路基板の一例を示す断面図
である。
である。
【図２】本発明に係る多層回路基板の他の例を示す断面
図である。
図である。
【図３】本発明に係る多層回路基板の他の例を示す断面
図である。
図である。
【図４】図１に示す単位基板１２の製造方法を説明する
ための断面説明図である。
ための断面説明図である。
【図５】積層工程を説明するための断面説明図である。
【図６】本発明に係る多層回路基板の他の例を示す断面
図である。
図である。
【図７】図６に示す単位基板１２の製造方法を説明する
ための断面説明図である。
ための断面説明図である。
【図８】本発明に係る多層回路基板の他の例を示す断面
図である。
図である。
【図９】積層工程を説明するための断面説明図である。
【図１０】本発明に係る多層回路基板の他の例を示す断
面図である。
面図である。
１０ 多層回路基板 １１ 基板材料 １２、１２ａ、１２ｂ 単位基板 １３ 金属層 １４ 熱硬化性樹脂フィルム １６ 熱可塑性樹脂層 １７ 感光性レジスト膜 １８ ビアホール ２０、３０ ビア ２２ 配線パターン ３２ めっき金属層 ３４ 導電性熱可塑性樹脂層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ３２Ｂ 7/02 １０４ Ｂ３２Ｂ 7/02 １０４ 15/08 15/08 Ｊ
Claims (12)
- 【請求項１】 熱硬化性樹脂フィルムの片面に金属層が
形成され、他の片面に熱可塑性樹脂層が形成された基板
材料に設けられたビアホール内に、導電材料入りの導電
性熱可塑性樹脂が充填されて成るビアが形成されている
と共に、 前記金属層が前記ビアと接続する所要の配線パターンに
形成された単位基板が複数枚積層され、 前記熱可塑性樹脂層により各単位基板が接着されている
ことを特徴とする多層回路基板。 - 【請求項２】 熱硬化性樹脂フィルムの片面に金属層が
形成され、他の片面に熱可塑性樹脂層が形成された基板
材料に設けられたビアホール内に、導電材料入りの導電
性熱可塑性樹脂が充填されて成るビアが形成されている
と共に、前記熱硬化性樹脂フィルムの金属層が前記ビア
と接続する所要の配線パターンに形成された単位基板の
１枚又は複数枚と、 熱硬化性樹脂フィルムの両面に金属層が形成された基板
材料に設けられたビアホール内に、導電材料入りの導電
性熱可塑性樹脂が充填されて成るビアが形成されると共
に、前記金属層の各々が前記ビアと接続する所要の配線
パターンに形成された単位基板とが積層され、 前記熱可塑性樹脂層により各単位基板が接着されている
ことを特徴とする多層回路基板。 - 【請求項３】 熱硬化性樹脂フィルムの片面に金属層が
形成され、他の片面に熱可塑性樹脂層が形成された基板
材料に設けられたビアホール内に、導電材料入りの導電
性熱可塑性樹脂が充填されて成るビアが形成されている
と共に、前記金属層が前記ビアと接続する所要の配線パ
ターンに形成された単位基板の１枚又は複数枚と、 熱硬化性樹脂フィルムの片面に金属層が形成された基板
材料に、前記熱硬化性樹脂フィルムを貫通する端子ホー
ルが形成されていると共に、前記端子ホールの底面に一
部が露出するように、前記金属層が所要の配線パターン
に形成された単位基板とが、前記端子ホールを外方に向
けて積層され、 前記熱可塑性樹脂層により各単位基板が接着されている
ことを特徴とする多層回路基板。 - 【請求項４】 端子ホールに外部接続用のバンプが形成
されている請求項３記載の多層回路基板。 - 【請求項５】 熱硬化性樹脂フィルムの片面に金属層が
形成され、他の片面に熱可塑性樹脂層が形成された基板
材料に設けられた、前記金属層が底面に露出するビアホ
ール内に、所定の厚さに形成されためっき金属層と、導
電材料入りの導電性熱可塑性樹脂層とが順次積層されて
成るビアが形成されていると共に、 前記熱硬化性樹脂フィルムの金属層が前記ビアと接続す
る所要の配線パターンに形成された単位基板が複数枚積
層され、 前記熱可塑性樹脂層により各単位基板が接着されている
ことを特徴とする多層回路基板。 - 【請求項６】 熱硬化性樹脂フィルムの片面に金属層が
形成され、他の片面に熱可塑性樹脂層が形成された基板
材料に設けられた、前記金属層が底面に露出するビアホ
ール内に、所定の厚さに形成されためっき金属層と、導
電材料入りの導電性熱可塑性樹脂層とが順次積層されて
成るビアが形成されていると共に、前記熱硬化性樹脂フ
ィルムの金属層が前記ビアと接続する所要の配線パター
ンに形成された単位基板の１枚又は複数枚と、 熱硬化性樹脂フィルムの片面に金属層が形成された基板
材料に、前記熱硬化性樹脂フィルムを貫通する端子ホー
ルが形成されていると共に、前記端子ホールの底面に一
部が露出するように、前記金属層が所要の配線パターン
に形成された単位基板とが、前記端子ホールを外方に向
けて積層され、 前記熱可塑性樹脂層により各単位基板が接着されている
ことを特徴とする多層回路基板。 - 【請求項７】 端子ホールに外部接続用のバンプが形成
されている請求項６記載の多層回路基板。 - 【請求項８】 めっき金属層が、導電材料入りの導電性
熱可塑性樹脂層よりも厚い請求項５〜７のいずれか一項
記載の多層回路基板。 - 【請求項９】 熱硬化性樹脂フィルムとして、熱硬化性
ポリイミドフィルムが用いられると共に、熱可塑性樹脂
層が熱可塑性ポリイミド層であり、且つビアホールに充
填する導電性熱可塑性樹脂ペーストとして、金属粒子を
含有する熱可塑性ポリイミド樹脂ペーストが使用される
請求項１〜８のいずれか一項記載の多層回路基板。 - 【請求項１０】 熱硬化性樹脂フィルムの片面に金属層
が形成され、他の片面に熱可塑性樹脂層が形成された基
板材料に設けられたビアホール内に、導電材料入りの導
電性熱可塑性樹脂ペーストを充填した後、 前記導電性熱可塑性樹脂ペーストの溶媒を飛散させる加
熱処理を施してビアを形成すると共に、前記熱硬化性樹
脂フィルムの金属層を前記ビアに接続する配線パターン
に形成して単位基板を形成し、 次いで、複数枚の前記単位基板を積層して加熱加圧を施
し、前記熱可塑性樹脂層によって各単位基板を接着する
ことを特徴とする多層回路基板の製造方法。 - 【請求項１１】 熱硬化性樹脂フィルムの片面に金属層
が形成され、他の片面に熱可塑性樹脂層が形成された基
板材料に設けられた、前記金属層が底面に露出するビア
ホール内に、所定の厚さのめっき金属層を形成した後、
前記めっき金属層上に導電材料入りの導電性熱可塑性樹
脂ペーストを充填し、 次いで、前記導電材料入りの導電性熱可塑性樹脂ペース
トの溶媒を飛散する加熱処理を施してビアを形成した
後、 前記熱硬化性樹脂フィルムの金属層を前記ビアに接続す
る配線パターンに形成して単位基板を形成し、 その後、複数枚の前記単位基板を積層して加熱加圧を施
し、前記熱可塑性樹脂層によって各単位基板を接着する
ことを特徴とする多層回路基板の製造方法。 - 【請求項１２】 熱硬化性樹脂フィルムとして、熱硬化
性ポリイミドフィルムを用いると共に、熱可塑性樹脂層
を熱可塑性ポリイミド層とし、且つビアホールに充填す
る導電性熱可塑性樹脂ペーストとして、金属粒子を含有
する熱可塑性ポリイミド樹脂ペーストを使用する請求項
１０又は請求項１１記載の多層回路基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16268896A JPH09116273A (ja) | 1995-08-11 | 1996-06-24 | 多層回路基板及びその製造方法 |
| KR1019960032696A KR100232414B1 (ko) | 1995-08-11 | 1996-08-06 | 다층회로기판 및 그 제조방법 |
| US08/695,387 US5744758A (en) | 1995-08-11 | 1996-08-09 | Multilayer circuit board and process of production thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-205623 | 1995-08-11 | ||
| JP20562395 | 1995-08-11 | ||
| JP16268896A JPH09116273A (ja) | 1995-08-11 | 1996-06-24 | 多層回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116273A true JPH09116273A (ja) | 1997-05-02 |
Family
ID=26488390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16268896A Pending JPH09116273A (ja) | 1995-08-11 | 1996-06-24 | 多層回路基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5744758A (ja) |
| JP (1) | JPH09116273A (ja) |
| KR (1) | KR100232414B1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001039561A1 (fr) * | 1999-11-26 | 2001-05-31 | Matsushita Electric Industrial Co., Ltd. | Panneau de connexion et procede de production associe |
| JP2001217550A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板および半導体装置 |
| JP2001217544A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板 |
| JP2001217356A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板および半導体装置 |
| JP2001284809A (ja) * | 2000-04-03 | 2001-10-12 | Ibiden Co Ltd | 多層回路基板および、その製造方法 |
| US6376049B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| JP2002261444A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 積層配線基板およびその製造方法 |
| JP2003008214A (ja) * | 2001-06-26 | 2003-01-10 | Ibiden Co Ltd | 積層配線板の製造方法 |
| EP1009205A4 (en) * | 1997-06-06 | 2004-06-23 | Ibiden Co Ltd | SINGLE-SIDED PCB AND METHOD FOR THE PRODUCTION THEREOF |
| WO2004073370A1 (ja) * | 2003-02-13 | 2004-08-26 | Fujikura Ltd. | 多層基板およびその製造方法 |
| KR100449227B1 (ko) * | 2000-11-27 | 2004-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 세라믹 기판 및 그 제조 방법 |
| JP2006303364A (ja) * | 2005-04-25 | 2006-11-02 | Toppan Printing Co Ltd | Ｂｇａ型多層回路配線板 |
| JP2014154593A (ja) * | 2013-02-05 | 2014-08-25 | Ngk Spark Plug Co Ltd | 高周波パッケージ |
| WO2022186037A1 (ja) * | 2021-03-04 | 2022-09-09 | Tdk株式会社 | 多層配線基板及びその製造方法 |
| US12036776B2 (en) | 2018-12-13 | 2024-07-16 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate and method for manufacturing resin multilayer substrate |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822856A (en) * | 1996-06-28 | 1998-10-20 | International Business Machines Corporation | Manufacturing circuit board assemblies having filled vias |
| JPH1056099A (ja) | 1996-08-12 | 1998-02-24 | Shinko Electric Ind Co Ltd | 多層回路基板およびその製造方法 |
| US6703565B1 (en) | 1996-09-06 | 2004-03-09 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board |
| JP3241605B2 (ja) | 1996-09-06 | 2001-12-25 | 松下電器産業株式会社 | 配線基板の製造方法並びに配線基板 |
| US6143116A (en) * | 1996-09-26 | 2000-11-07 | Kyocera Corporation | Process for producing a multi-layer wiring board |
| JPH1174651A (ja) * | 1997-03-13 | 1999-03-16 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| JP3961092B2 (ja) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| US6159586A (en) * | 1997-09-25 | 2000-12-12 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
| US6005198A (en) * | 1997-10-07 | 1999-12-21 | Dimensional Circuits Corporation | Wiring board constructions and methods of making same |
| US6038133A (en) * | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
| TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
| US6118080A (en) * | 1998-01-13 | 2000-09-12 | Micron Technology, Inc. | Z-axis electrical contact for microelectronic devices |
| CN100475005C (zh) | 1998-02-26 | 2009-04-01 | 揖斐电株式会社 | 具有充填导电孔构造的多层印刷布线板 |
| US6119338A (en) * | 1998-03-19 | 2000-09-19 | Industrial Technology Research Institute | Method for manufacturing high-density multilayer printed circuit boards |
| JPH11289167A (ja) * | 1998-03-31 | 1999-10-19 | Nec Corp | 多層配線板 |
| SG86345A1 (en) * | 1998-05-14 | 2002-02-19 | Matsushita Electric Ind Co Ltd | Circuit board and method of manufacturing the same |
| US6565954B2 (en) | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| US6084779A (en) * | 1998-10-02 | 2000-07-04 | Sigrity, Inc. | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips |
| JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
| US6394819B1 (en) | 1998-10-29 | 2002-05-28 | The Whitaker Corporation | Dielectric member for absorbing thermal expansion and contraction at electrical interfaces |
| JP3877454B2 (ja) | 1998-11-27 | 2007-02-07 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
| US6455784B1 (en) | 1999-10-27 | 2002-09-24 | Asahi Kasei Kabushiki Kaisha | Curable sheet for circuit transfer |
| TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| US6570102B2 (en) * | 2000-02-01 | 2003-05-27 | International Business Machines Corporation | Structure for high speed printed wiring boards with multiple differential impedance-controlled layer |
| US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
| US6395996B1 (en) * | 2000-05-16 | 2002-05-28 | Silicon Integrated Systems Corporation | Multi-layered substrate with a built-in capacitor design |
| US6739041B2 (en) * | 2000-05-26 | 2004-05-25 | Visteon Global Tech., Inc. | Circuit board and a method for making the same |
| US6518514B2 (en) | 2000-08-21 | 2003-02-11 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production of the same |
| US6408511B1 (en) * | 2000-08-21 | 2002-06-25 | National Semiconductor, Inc. | Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate |
| US6931723B1 (en) * | 2000-09-19 | 2005-08-23 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
| JP3473601B2 (ja) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
| JP3867523B2 (ja) * | 2000-12-26 | 2007-01-10 | 株式会社デンソー | プリント基板およびその製造方法 |
| JP3418615B2 (ja) * | 2001-06-12 | 2003-06-23 | 沖電気工業株式会社 | 半導体素子およびその製造方法 |
| US20040231141A1 (en) * | 2001-07-06 | 2004-11-25 | Masaru Nishinaka | Laminate and its producing method |
| US6921869B2 (en) * | 2001-09-26 | 2005-07-26 | Fujikura Ltd. | Interlayer connection structure of multilayer wiring board, method of manufacturing method of forming land thereof |
| JP2003101184A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | セラミック回路基板およびその製造方法 |
| US20030066679A1 (en) * | 2001-10-09 | 2003-04-10 | Castro Abram M. | Electrical circuit and method of formation |
| JP3820415B2 (ja) | 2002-03-07 | 2006-09-13 | 株式会社デンソー | プリント基板の製造方法及びプリント基板の構造 |
| JP3969192B2 (ja) * | 2002-05-30 | 2007-09-05 | 株式会社デンソー | 多層配線基板の製造方法 |
| AU2003234852A1 (en) * | 2002-05-31 | 2003-12-22 | Tatsuta Electric Wire And Cable Co., Ltd. | Conductive paste, multilayer board including the conductive paste and process for producing the same |
| US6680530B1 (en) | 2002-08-12 | 2004-01-20 | International Business Machines Corporation | Multi-step transmission line for multilayer packaging |
| US6822332B2 (en) * | 2002-09-23 | 2004-11-23 | International Business Machines Corporation | Fine line circuitization |
| US7083901B2 (en) * | 2002-10-01 | 2006-08-01 | International Business Machines Corporation | Joining member for Z-interconnect in electronic devices without conductive paste |
| TW573332B (en) * | 2002-11-29 | 2004-01-21 | Via Tech Inc | Lamination process and structure |
| CN1756654B (zh) * | 2002-12-27 | 2011-05-11 | 日本电气株式会社 | 薄片材料及布线板 |
| EP1636842B1 (en) * | 2003-06-03 | 2011-08-17 | Casio Computer Co., Ltd. | Stackable semiconductor device and method of manufacturing the same |
| TWI278048B (en) * | 2003-11-10 | 2007-04-01 | Casio Computer Co Ltd | Semiconductor device and its manufacturing method |
| JP3925809B2 (ja) * | 2004-03-31 | 2007-06-06 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| KR100632560B1 (ko) * | 2004-08-05 | 2006-10-09 | 삼성전기주식회사 | 병렬적 인쇄회로기판 제조 방법 |
| US7290332B1 (en) * | 2004-08-31 | 2007-11-06 | Exatron, Inc. | Method of constructing an interposer |
| US7627947B2 (en) * | 2005-04-21 | 2009-12-08 | Endicott Interconnect Technologies, Inc. | Method for making a multilayered circuitized substrate |
| US20070037432A1 (en) * | 2005-08-11 | 2007-02-15 | Mershon Jayne L | Built up printed circuit boards |
| IL171378A (en) * | 2005-10-11 | 2010-11-30 | Dror Hurwitz | Integrated circuit support structures and the fabrication thereof |
| TWI272887B (en) * | 2005-12-09 | 2007-02-01 | High Tech Comp Corp | Printed circuit board and manufacturing method thereof |
| CN1993018A (zh) * | 2005-12-26 | 2007-07-04 | 宏达国际电子股份有限公司 | 印刷电路板及其制造方法 |
| US7557036B2 (en) * | 2006-03-30 | 2009-07-07 | Intel Corporation | Method, system, and apparatus for filling vias |
| US7523545B2 (en) * | 2006-04-19 | 2009-04-28 | Dynamic Details, Inc. | Methods of manufacturing printed circuit boards with stacked micro vias |
| US7546676B2 (en) * | 2007-05-31 | 2009-06-16 | Symbol Technologies, Inc. | Method for manufacturing micro-strip antenna element |
| JP5436774B2 (ja) * | 2007-12-25 | 2014-03-05 | 古河電気工業株式会社 | 多層プリント基板およびその製造方法 |
| KR20110113980A (ko) * | 2010-04-12 | 2011-10-19 | 삼성전자주식회사 | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 |
| JP5603744B2 (ja) * | 2010-11-10 | 2014-10-08 | 日東電工株式会社 | 回路付サスペンション基板およびその製造方法 |
| TWI617225B (zh) * | 2010-12-24 | 2018-03-01 | Ｌｇ伊諾特股份有限公司 | 印刷電路板及其製造方法 |
| TWI542264B (zh) * | 2010-12-24 | 2016-07-11 | Ｌｇ伊諾特股份有限公司 | 印刷電路板及其製造方法 |
| JP5686009B2 (ja) * | 2011-03-18 | 2015-03-18 | 富士通株式会社 | 基板ユニット、及び、基板ユニットの製造方法 |
| US10020244B2 (en) * | 2012-03-27 | 2018-07-10 | Cree, Inc. | Polymer via plugs with high thermal integrity |
| KR20140048564A (ko) * | 2012-10-16 | 2014-04-24 | 삼성전기주식회사 | 코어기판, 그의 제조방법 및 메탈 비아용 구조체 |
| CN104885576B (zh) * | 2012-12-31 | 2017-12-05 | 阿莫绿色技术有限公司 | 柔性印刷电路基板及其制造方法 |
| CN104185372B (zh) * | 2013-05-22 | 2018-01-26 | 北大方正集团有限公司 | 一种双面电路板及其制作方法、多层电路板及其制作方法 |
| US9711442B1 (en) * | 2016-08-24 | 2017-07-18 | Nanya Technology Corporation | Semiconductor structure |
| US10667396B2 (en) | 2017-08-25 | 2020-05-26 | Tactotek Oy | Multilayer structure for hosting electronics and related method of manufacture |
| JP7119583B2 (ja) * | 2018-05-29 | 2022-08-17 | Tdk株式会社 | プリント配線板およびその製造方法 |
| KR102775371B1 (ko) * | 2019-10-30 | 2025-03-04 | 삼성전자 주식회사 | 발진기 구조체 및 발진기 구조체를 포함하는 전자 장치 |
| WO2021095865A1 (ja) * | 2019-11-13 | 2021-05-20 | パナソニックＩｐマネジメント株式会社 | 多層プリント配線板の製造方法及び多層プリント配線板 |
| CN114203889B (zh) * | 2020-09-18 | 2024-09-24 | 欣兴电子股份有限公司 | 电路板及其制作方法 |
| US11950378B2 (en) * | 2021-08-13 | 2024-04-02 | Harbor Electronics, Inc. | Via bond attachment |
| KR20230158679A (ko) * | 2022-05-11 | 2023-11-21 | 현대모비스 주식회사 | 차량용 터치식 패널 구조체 및 이의 제조방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3672986A (en) * | 1969-12-19 | 1972-06-27 | Day Co Nv | Metallization of insulating substrates |
| US3700538A (en) * | 1970-09-10 | 1972-10-24 | Nasa | Polyimide resin-fiberglass cloth laminates for printed circuit boards |
| US3742597A (en) * | 1971-03-17 | 1973-07-03 | Hadco Printed Circuits Inc | Method for making a coated printed circuit board |
| US4595606A (en) * | 1984-07-18 | 1986-06-17 | Rohm And Haas Company | Solderable conductive compositions having high adhesive strength |
| US4883718A (en) * | 1985-02-12 | 1989-11-28 | Mitsui Toatsu Chemicals, Inc. | Flexible copper-clad circuit substrate |
| DE3684307D1 (de) * | 1985-10-31 | 1992-04-16 | Mitsui Toatsu Chemicals | Flexibles laminat fur platine fur gedruckte schaltkreise und verfahren zu seiner herstellung. |
| US5180523A (en) * | 1989-11-14 | 1993-01-19 | Poly-Flex Circuits, Inc. | Electrically conductive cement containing agglomerate, flake and powder metal fillers |
| US5108825A (en) * | 1989-12-21 | 1992-04-28 | General Electric Company | Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it |
| JP2857237B2 (ja) * | 1990-08-10 | 1999-02-17 | 古河電気工業株式会社 | 多層回路基板の製造方法 |
| JP3004071B2 (ja) * | 1991-04-16 | 2000-01-31 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
| US5374469A (en) * | 1991-09-19 | 1994-12-20 | Nitto Denko Corporation | Flexible printed substrate |
| US5326643A (en) * | 1991-10-07 | 1994-07-05 | International Business Machines Corporation | Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier |
| JP2707903B2 (ja) * | 1992-01-28 | 1998-02-04 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
| GB2265021B (en) * | 1992-03-10 | 1996-02-14 | Nippon Steel Chemical Co | Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit |
| JP2748768B2 (ja) * | 1992-03-19 | 1998-05-13 | 株式会社日立製作所 | 薄膜多層配線基板およびその製造方法 |
| JP2601128B2 (ja) * | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
| US5340947A (en) * | 1992-06-22 | 1994-08-23 | Cirqon Technologies Corporation | Ceramic substrates with highly conductive metal vias |
| CN1088074C (zh) * | 1993-08-03 | 2002-07-24 | 钟渊化学工业株式会社 | 热塑性聚酰亚胺聚合物 |
| JP3087152B2 (ja) * | 1993-09-08 | 2000-09-11 | 富士通株式会社 | 樹脂フィルム多層回路基板の製造方法 |
-
1996
- 1996-06-24 JP JP16268896A patent/JPH09116273A/ja active Pending
- 1996-08-06 KR KR1019960032696A patent/KR100232414B1/ko not_active Expired - Fee Related
- 1996-08-09 US US08/695,387 patent/US5744758A/en not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1009205A4 (en) * | 1997-06-06 | 2004-06-23 | Ibiden Co Ltd | SINGLE-SIDED PCB AND METHOD FOR THE PRODUCTION THEREOF |
| US7721427B2 (en) | 1997-06-06 | 2010-05-25 | Ibiden Co., Ltd. | Method for manufacturing single sided substrate |
| EP1009204A4 (en) * | 1997-06-06 | 2004-06-23 | Ibiden Co Ltd | MULTI-LAYER PRINTED WIRING BOARD AND MANUFACTURING METHOD FOR SAID BOARD |
| US6376049B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6376052B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its production process, resin composition for filling through-hole |
| WO2001039561A1 (fr) * | 1999-11-26 | 2001-05-31 | Matsushita Electric Industrial Co., Ltd. | Panneau de connexion et procede de production associe |
| JP2001217356A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板および半導体装置 |
| JP2001217544A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板 |
| US6774316B1 (en) | 1999-11-26 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Wiring board and production method thereof |
| JP2001217550A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板および半導体装置 |
| JP2001284809A (ja) * | 2000-04-03 | 2001-10-12 | Ibiden Co Ltd | 多層回路基板および、その製造方法 |
| KR100449227B1 (ko) * | 2000-11-27 | 2004-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 세라믹 기판 및 그 제조 방법 |
| JP2002261444A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 積層配線基板およびその製造方法 |
| JP2003008214A (ja) * | 2001-06-26 | 2003-01-10 | Ibiden Co Ltd | 積層配線板の製造方法 |
| US7421779B2 (en) | 2003-02-13 | 2008-09-09 | Fujikura Ltd. | Multilayer board manufacturing method |
| WO2004073370A1 (ja) * | 2003-02-13 | 2004-08-26 | Fujikura Ltd. | 多層基板およびその製造方法 |
| US8726495B2 (en) | 2003-02-13 | 2014-05-20 | Fujikura Ltd. | Multi-layer board manufacturing method thereof |
| JP2006303364A (ja) * | 2005-04-25 | 2006-11-02 | Toppan Printing Co Ltd | Ｂｇａ型多層回路配線板 |
| JP2014154593A (ja) * | 2013-02-05 | 2014-08-25 | Ngk Spark Plug Co Ltd | 高周波パッケージ |
| US12036776B2 (en) | 2018-12-13 | 2024-07-16 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate and method for manufacturing resin multilayer substrate |
| WO2022186037A1 (ja) * | 2021-03-04 | 2022-09-09 | Tdk株式会社 | 多層配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100232414B1 (ko) | 1999-12-01 |
| US5744758A (en) | 1998-04-28 |
| KR970014494A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09116273A (ja) | 多層回路基板及びその製造方法 | |
| JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP4361826B2 (ja) | 半導体装置 | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
| JP4208631B2 (ja) | 半導体装置の製造方法 | |
| US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
| KR101027711B1 (ko) | 다층 배선 기판의 제조 방법 | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| KR100285116B1 (ko) | 반도체패키지의제조방법 | |
| JPH1145955A (ja) | 素子内蔵多層配線基板およびその製造方法 | |
| JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JPH09321439A (ja) | 積層回路基板 | |
| JP2003068923A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP4183708B2 (ja) | 部品内蔵基板の製造方法 | |
| JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
| JP4606685B2 (ja) | 回路部品内蔵モジュール | |
| JPH10303561A (ja) | 多層配線基板及びその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| US20230180398A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
| JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |