[go: up one dir, main page]

JP2001217544A - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JP2001217544A
JP2001217544A JP2000245650A JP2000245650A JP2001217544A JP 2001217544 A JP2001217544 A JP 2001217544A JP 2000245650 A JP2000245650 A JP 2000245650A JP 2000245650 A JP2000245650 A JP 2000245650A JP 2001217544 A JP2001217544 A JP 2001217544A
Authority
JP
Japan
Prior art keywords
layer
multilayer
circuit board
via hole
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000245650A
Other languages
English (en)
Other versions
JP4592890B2 (ja
Inventor
Motoo Asai
元雄 浅井
Takashi Kariya
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000245650A priority Critical patent/JP4592890B2/ja
Priority to TW089124881A priority patent/TW512653B/zh
Priority to KR1020017006409A priority patent/KR100763692B1/ko
Priority to PCT/JP2000/008291 priority patent/WO2001039267A1/ja
Priority to EP00977912A priority patent/EP1156525A4/en
Priority to EP06025045A priority patent/EP1760778A3/en
Priority to CNB008030944A priority patent/CN1319157C/zh
Priority to US09/821,460 priority patent/US6534723B1/en
Priority to MYPI20011869A priority patent/MY127326A/en
Publication of JP2001217544A publication Critical patent/JP2001217544A/ja
Application granted granted Critical
Publication of JP4592890B2 publication Critical patent/JP4592890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 高密度配線化およびLSI等の半導体チップ
の高密度実装に有利な多層回路基板を提供すること。 【解決手段】 内層に導体回路を有する多層化基板の一
方の表面上に、層間樹脂絶縁層と導体層とが交互に積層
され、各導体層間がビアホールにて接続されたビルドア
ップ配線層が形成されてなる多層回路基板において、上
記多層化基板は、絶縁性硬質基材の片面または両面に導
体回路を有し、この絶縁性硬質基材を貫通して前記導体
回路に達する孔内に、導電性ペースト層またはめっき層
を設けたビアホールを有する回路基板の複数枚が接着剤
層を介して積層され、一括して加熱プレスされることに
より形成され、さらに、ビルドアップ配線層の最も外側
の導体層表面には導電性バンプが形成され、多層化基板
のビルドアップ配線層が形成されない表面には、導電性
ピンまたは導電性ボールが形成されていることを特徴と
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ベースとなる多
層化基板の片面にビルドアップ配線層が形成された多層
回路基板に係り、とくに、ベースとなる基板の多層化
が、充填ビアホールを備えた複数の片面または両面回路
基板を積層し、接着剤を介して一括加熱プレスすること
により行なわれ、その多層化基板内の導体回路と多層化
基板の片面に形成したビルドアップ配線層との電気的接
続が、多層化基板に形成した充填ビアホールと、その直
上に形成したビルドアップ配線層内のビアホールとを介
して確保できる高密度配線化に有利な多層回路基板につ
いて提案する。
【0002】
【従来の技術】近年、LSI等の半導体チップを含む電
子部品を実装するパッケージ基板は、電子工業の進歩に
伴う電子機器の小型化あるいは高速化に対応し、ファイ
ンパターンによる高密度化および信頼性の高いものが求
められている。このようなパッケージ基板として、19
97年、1月号の「表面実装技術」には、多層化基板の
両面にビルドアップ多層配線層が形成されたものが開示
されている。
【0003】ところが、上掲の従来技術に係るパッケー
ジ基板では、多層化基板内の導体層とビルドアップ配線
層との接続は、多層化基板の表面にスルーホールから配
線した内層パッドを設け、この内層パッドにビアホール
を接続させて行っていた。このため、スルーホールのラ
ンド形状がダルマ形状あるいは鉄アレイ形状となり、そ
の内層パッドの領域がスルーホールの配置密度の向上を
阻害し、スルーホールの形成数には一定の限界があっ
た。それ故に、配線の高密度化を図るためにコア基板を
多層化すると、外層のビルドアップ配線層は、多層化基
板内の導体層と十分な電気的接続を確保することができ
ないという問題があった。
【0004】なお、このような問題点については、本発
明らは先に、特願平第10−15346号(特開平第1
1−214846号)としてその改善方法を提案した。
このような改善提案による多層回路基板は、内層に導体
層を有する多層化基板上に、層間樹脂絶縁層と導体層と
が交互に積層されて各導体層間がビアホールにて接続さ
れたビルドアップ配線層が形成されてなる多層回路基板
において、多層化基板には、スルーホールが形成され、
そのスルーホールには充填材が充填されるとともに該充
填材のスルーホールからの露出面を覆って導体層が形成
され、その導体層にはビアホールが接続された構成であ
り、それによってスルーホールの配置密度が向上し、高
密度化したスルーホールを介して多層化したコア基板内
の導体回路との接続が確保できるようになっている。
【0005】
【発明が解決しようとする課題】しかしながら、かかる
構成の多層回路基板におけるスルーホールは、多層化さ
れたコア基板にドリル等で貫通孔を明け、その貫通孔の
壁面および基板表面に無電解めっきを施して形成される
ため、その開口性や経済性を考慮すると、形成され得る
スルーホール開口径の下限は300μm程度であり、現
在の電子産業界の要請を満足するような超高密度配線を
実現するためには、50〜250μm程度のより小さな
開口径と、より狭いスルーホールランドピッチを得るた
めの技術開発が望まれている。
【0006】そこで、本発明者らは、硬質材料からなる
コア材の片面または両面に導体回路を有し、その片面か
らコア材を貫通して導体回路に達する開口内に導電性物
質を充填したビアホールを形成してなる回路基板の複数
枚を互いに積層し、接着剤を介して一括して加熱プレス
することにより多層化基板を形成すれば、多層化基板に
スルーホールを設けることなく、多層化基板内の導体回
路同士、および多層化基板内の導体回路と多層化基板上
に形成したビルドアップ配線層との電気的接続が、多層
化基板に形成した充填ビアホールと、その直上に形成し
たビルドアップ配線層内のビアホールとを介して十分に
確保できることを知見し、さらに、ビルドアップ配線層
の最も外側に位置する導体回路の一部をはんだパッドに
形成し、そのはんだパッドに対してLSI等の半導体チ
ップを含んだ電子部品に接続できる導電性バンプを配設
し、さらに、多層化基板の外側に露出するビアホール直
上の導体回路に対して、あるいはビアホールから露出す
る導電性物質の一部をはんだパッドに形成しそのはんだ
パッドに対して、マザーボードに直接的に接続できる導
電性ピンまたは導電性ボールを配設することによって高
密度配線および電子部品の高密度実装化が可能となるこ
とを知見した。本発明の目的は、このような高密度配線
および高密度実装化に有利な多層回路基板を提供するこ
とにある。
【0007】
【課題を解決するための手段】発明者らは、上記目的の
実現に向け鋭意研究した結果、以下に示す内容を要旨構
成とする発明に想到した。すなわち、 (1) 本発明の多層回路基板は、内層に導体回路を有
する多層化基板の片面上に、層間樹脂絶縁層と導体層と
が交互に積層され、各導体層間がビアホールにて接続さ
れたビルドアップ配線層が形成されてなる多層回路基板
において、上記多層化基板は、絶縁性硬質基材の片面ま
たは両面に導体回路を有し、この絶縁性硬質基材を貫通
して前記導体回路に達する孔内に、導電性物質が充填さ
れてなるビアホールを有する回路基板の複数枚が、接着
剤層を介して積層され、一括して加熱プレスされること
で形成され、さらに、上記ビルドアップ配線層の最も外
側の導体層表面には、ビアホール直上に位置して、LS
I等の半導体チップを含む電子部品に接続されるはんだ
バンプが配設され、前記多層化基板の他方の表面に露出
する導体回路の表面には、前記充填ビアホールの直上に
位置して、マザーボードに接続される導電性ピンまたは
導電性ボールが配設されていることを特徴とする。上記
多層化基板を構成する各回路基板のビアホール形成用開
口内に充填される導電性物質は、金属粒子と、熱硬化性
樹脂または熱可塑性樹脂とからなる導電性ペースト、も
しくは電解めっき処理によって形成された電解銅めっき
であることが望ましい。
【0008】また、上記多層化基板を構成する各回路基
板は、そのビアホール位置に対応して、そのビアホール
に電気的接続された突起状導体が形成されていることが
望ましく、その突起状導体は、導電性ペーストから形成
されることが望ましい。
【0009】さらに、上記ビルドアップ配線層のビアホ
ールの一部は、上記多層化基板に形成されたビアホール
の直上に位置して、そのビアホールに直接接続されてい
ることが望ましい。
【0010】また、上記多層化基板を構成する各回路基
板の絶縁性基材は、ガラス布エポキシ樹脂基材、ガラス
布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフ
ェニレンエーテル樹脂基材、アラミド不織布−エポキシ
樹脂基材、アラミド不織布−ポリイミド樹脂基材、から
選ばれるいずれかの硬質基材から形成されることが望ま
しく、厚さが20〜100μmのガラス布エポキシ樹脂
基材から形成されることがさらに望ましい。
【0011】このようなガラス布エポキシ樹脂基材から
形成された絶縁性基材に形成される充填ビアホール径
は、50〜250μmであることが望ましい。
【0012】上記ビアホールは、パルスエネルギーが
0.5〜100mJ、パルス幅が1〜100μs、パル
ス間隔が0.5ms以上、ショット数が3〜50の条件
で、ガラス布エポキシ樹脂基材の表面に照射される炭酸
ガスレーザによって形成された開口に対して形成される
ことが望ましい。
【0013】
【発明の実施の形態】本発明は、絶縁性硬質基材の片面
または両面に導体回路を有し、この絶縁性硬質基材を貫
通して前記導体回路に達する貫通孔に導電性物質が充填
されてなる回路基板の複数枚を接着剤層を介して互いに
積層し、かつ一括して加熱プレスすることにより形成し
た多層化基板の一方の表面に、絶縁層層と導体層とが交
互に積層され、導体層間の電気的接続がビアホールを介
して行われるようなビルドアップ配線層が形成されてな
る多層回路基板において、ビルドアップ配線層の最も外
側の導体層表面には、ビアホール直上に位置してLSI
等の半導体チップを含む電子部品に接続されるはんだバ
ンプが配設され、またビルドアップ配線層が形成されな
い多層化基板の他方の表面に露出する導体回路上には、
充填ビアホールの直上に位置して、マザーボードに接続
される導電性ピンまたは導電性ボールが配設されている
点に特徴がある。
【0014】このような本発明の構成によれば、コア基
板にスルーホールを設けることが不要となるので、従来
技術に比べてランドなどのパッド配設の自由度が向上す
る。その結果、充填ビアホールを高密度に設けることが
できるので、多層化基板内における配線の高密度化が可
能となり、こうして高密度化されたビアホールを介し
て、外層のビルドアップ配線層は、多層化基板内の導体
回路と十分な接続を確保することが可能になり、高密度
配線化が可能となる。
【0015】また、ビルドアップ配線層内に高密度に形
成されたビアホールのうち、最も外側に位置するソルダ
ーレジスト層に形成された開口内に露出する導体回路
(導体パッド)に対して導電性バンプを配設し、多層化
基板のビルドアップ配線層が形成されない側の表面に露
出するビアホール直上の導体パッドに対して導電性ピン
または導電性ボールを配設するので、ビルドアップ配線
層は、このような導電性バンプ、導電性ピンまたは導電
性ボールを介して、LSI等の半導体チップを含んだ電
子部品やマザーボードに最短の配線長で接続され、高密
度配線化および電子部品の高密度実装化が可能となる。
【0016】本発明において、多層化基板を構成する各
回路基板は、従来のような半硬化状態のプリプレグでは
なく、完全に硬化した硬質の樹脂材料から形成された絶
縁性樹脂基材から形成されるのが望ましい。
【0017】このような絶縁性基材としては、ガラス布
エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン
樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、
アラミド不織布−エポキシ樹脂基材、アラミド不織布−
ポリイミド樹脂基材から選ばれるリジッド(硬質)な積
層基材が使用され、ガラス布エポキシ樹脂基材が最も望
ましい。
【0018】上記絶縁性基材上に導体回路を形成する場
合に、絶縁性基材上に銅箔を加熱プレスによって圧着さ
せる工程において、プレス圧による絶縁性基材の最終的
な厚みの変動がなくなるので、ビアホールの位置ずれが
最小限度に抑えられ、ビアランド径を小さくでき、その
結果、配線ピッチを小さくして配線密度を向上させるこ
とができる。
【0019】また、硬化された樹脂基材を絶縁性基材と
して用いるので、基材の厚みを実質的に一定に保つこと
ができ、ひいてはビアホール形成用開口を形成する際の
レーザ加工条件の設定が容易となる。
【0020】上記絶縁性基材の厚さは、20〜600μ
mが望ましい。その理由は、絶縁性を確保するためであ
る。20μm未満の厚さでは強度が低下して取扱が難し
くなるとともに、電気的絶縁性に対する信頼性が低くな
るからであり、600μmを超えると微細なビアホール
形成用開口が難くなると共に、基板そのものが厚くなる
ためである。
【0021】また、上記範囲の厚さを有するガラスエポ
キシ基板上に形成されるビアホール形成用開口は、パル
スエネルギーが0.5〜100mJ、パルス幅が1〜1
00μs、パルス間隔が0.5ms以上、ショット数が3
〜50の条件で照射される炭酸ガスレーザによって形成
されることが好ましく、その開口径は、50〜250μ
mの範囲であることが望ましい。その理由は、50μm
未満では開口に導電性物質を充填し難くなると共に、接
続信頼性が低くなるからであり、250μmを超える
と、高密度化が困難になるからである。
【0022】このような炭酸ガスレーザによる開口形成
の前に、絶縁性基材の導体回路形成面と反対側の面に樹
脂フィルムを粘着させ、あるいは必要に応じて、半硬化
状態の樹脂接着剤層を介して樹脂フィルムを粘着させ、
その樹脂フィルム上からレーザ照射を行うのが望まし
い。前者の方法は、片面に予め銅箔を貼り付けた絶縁性
基材に銅箔の反対側からレーザ照射を行なうことによっ
て、非貫通孔を設け、その非貫通孔内に銅箔をめっきリ
ードとして電解めっき層を充填した後、エッチング処理
することによって片面回路基板を製作する場合、あるい
は片面銅張積層板をエッチング処理して導体回路を予め
形成した絶縁性基材にレーザ照射により非貫通孔を設
け、その非貫通孔内に銅箔をめっきリードとして電解め
っき層を充填することによって片面回路基板を製作する
場合に採用され、後者は、絶縁性基材に予めレーザ照射
により貫通孔を設け、その貫通孔を導電性ペーストで充
填した後に、絶縁性基材の両面に銅箔を貼り付け、エッ
チング処理することによって両面回路基板を製作する場
合に採用される。この樹脂接着剤は、銅箔を絶縁性基材
の表面に接着するためのものであり、たとえば、ビスフ
ェノールA型エポキシ樹脂から形成され、その厚みは1
0〜50μmの範囲が好ましい。
【0023】上記絶縁性基材上にあるいはその絶縁性基
材上に形成した樹脂接着剤層の上に貼付けられた樹脂フ
ィルムは、ビアホール形成用の開口内に電解めっきを充
填してビアホールを形成する際の保護フィルムとして、
あるいは開口内に導電性ペーストを充填してビアホール
と突起状導体を形成する際の、あるいは電解めっき層の
上に導電性ペーストを充填して電解めっき層の直上に突
起状導体(バンプ)を形成する際の印刷用マスクとして
機能し、導電性物質の充填後は、絶縁性基材あるいは接
着剤層から剥離されるような粘着剤層を有する。この樹
脂フィルムは、たとえば、粘着剤層の厚みが1〜20μ
mであり、フィルム自体の厚みが10〜50μmである
PETフィルムから形成されるのが好ましい。
【0024】その理由は、PETフィルムの厚さに依存
して後述する突起状導体の高さが決まるので、10μm
未満の厚さでは突起状導体が低すぎて接続不良になりや
すく、逆に50μmを超えた厚さでは、接続界面で突起
状導体が拡がりすぎるので、ファインパターンの形成が
できないからである。
【0025】上記絶縁性基材に形成した開口内部に充填
される導電性物質としては、電解めっき処理によって形
成される金属めっきや導電性ペーストが好ましい。導電
性ペーストは、工程をシンプルにして、製造コストを低
減させ、歩留まりを向上させる点では好ましいが、接続
信頼性の点から金属めっきがより好ましい。
【0026】上記導電性ペーストとしては、銀、銅、
金、ニッケル、半田から選ばれる少なくとも1種以上の
金属粒子からなる導電性ペーストを使用できる。上記金
属粒子としては、金属粒子の表面に異種金属をコーティ
ングしたものも使用できる。具体的には銅粒子の表面に
金、銀から選ばれる貴金属を被覆した金属粒子を使用す
ることができる。このような導電性ペーストとしては、
金属粒子に、エポキシ樹脂、フェノール樹脂などの熱硬
化性樹脂と、ポリフェニレンスルフイド(PPS)など
の熱可塑性樹脂とを加えた有機系導電性ペーストが望ま
しい。
【0027】上記絶縁性基材の片面または両面に形成さ
れる導体回路は、厚さが5〜18μmの銅箔を半硬化状
態に保持された樹脂接着剤層を介して熱プレスした後、
適切なエッチング処理をすることによって形成されるの
が好ましい。このような熱プレスは、適切な温度および
加圧力のもとで行なわれる。より好ましくは、減圧下に
おいて行なわれ、半硬化状態の樹脂接着剤層のみを硬化
することによって、銅箔を絶縁性基材に対してしっかり
と接着され得るので、従来のプリプレグを用いた回路基
板に比べて製造時間が短縮される。
【0028】このような導体回路が絶縁性基材の両面に
形成されるような回路基板は、多層コア基板のコアとし
て適切であるが、各ビアホールに対応した基板表面に
は、導体回路の一部としてのビアランド(パッド)が、そ
の口径が50〜250μmの範囲に形成されるのが好ま
しい。
【0029】また、導体回路が絶縁性基材の片面に形成
されるような回路基板は、それらの複数枚を順次重ね合
わせて多層化基板とすることができるだけでなく、両面
回路基板をコアとし、その両側に積層される積層用回路
基板として適切であり、ビアホールに充填された導電性
物質の位置の真上に突起状導体が形成されることが好ま
しい。
【0030】上記突起状導体は、導電性ペーストや低融
点金属から形成されることが好ましく、各回路基板を積
層して、一括して加熱プレスする工程において、導電性
ペーストあるいは低融点金属が熱変形するので、前記ビ
アホール内に充填される導電性物質の高さのばらつきを
吸収することができ、それ故に、接続不良を防止して接
続信頼性に優れた多層コア基板を得ることができる。こ
のような突起状導体は、ビアホール内に充填される導電
性ペーストと同一の材料で、しかも同一の充填工程によ
って形成することもできる。
【0031】さらに、多層コア基板上に形成するビルド
アップ配線層を、後述するような樹脂の塗布および硬化
によって形成する場合には、多層コア基板表面に設けた
導体回路の表面には、粗化層が形成されていることが有
利である。その理由は、多層コア基板上に積層されるビ
ルドアップ配線層内の層間樹脂絶縁層やビアホールとの
密着性を改善することができるからである。とくに、導
体回路の側面に粗化層が形成されていると、その導体回
路側面と層間樹脂絶縁層との密着不足によってこれらの
界面を起点として層間樹脂絶縁層に向けて発生するクラ
ックを抑制することができる。
【0032】一方、ビルドアップ配線層を、後述するよ
うな樹脂フィルムの積層および加熱加圧による硬化によ
って形成する場合には、粗化層の形成は必ずしも必要で
ない。
【0033】このような導体回路の表面に形成される粗
化層の厚さは、 0.1〜10μmがよい。この理由
は、厚すぎると層間ショートの原因となり、薄すぎると
被着体との密着力が低くなるからである。この粗化層と
しては、有機酸と第二銅錯体の混合水溶液で処理して形
成したもの、あるいは銅−ニッケル−リン針状合金のめ
っき処理にて形成したものがよい。
【0034】これらの粗化処理のうち、有機酸−第二銅
錯体の混合水溶液を用いた処理では、スプレーやバブリ
ングなどの酸素共存条件下で次のように作用し、導体回
路である銅などの金属箔を溶解させる。 Cu+Cu(II)A →2Cu(I)An/2 2Cu(I)An/2 +n/4O +nAH (エ
アレーション)→2Cu(II)A +n/2HO Aは錯化剤(キレート剤として作用)、nは配位数であ
る。
【0035】この処理で用いられる第二銅錯体は、アゾ
ール類の第二銅錯体がよい。このアゾール類の第二銅錯
体は、金属銅などを酸化するための酸化剤として作用す
る。アゾール類としては、ジアゾール、トリアゾール、
テトラゾールがよい。なかでもイミダゾール、2−メチ
ルイミダゾール、2−エチルイミダゾール、2−エチル
−4−メチルイミダゾール、2−フェニルイミダゾー
ル、2−ウンデシルイミダゾールなどがよい。このアゾ
ール類の第二銅錯体の含有量は、1〜15重量%がよ
い。この範囲内にあれば、溶解性および安定性に優れる
からである。
【0036】また、有機酸は、酸化銅を溶解させるため
に配合させるものである。具体例としては、ギ酸、酢
酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリ
ル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グ
ルタル酸、マレイン酸、安息香酸、グリコール酸、乳
酸、リンゴ酸、スルファミン酸から選ばれるいずれか少
なくとも1種がよい。この有機酸の含有量は、0.1〜
30重量%がよい。酸化された銅の溶解性を維持し、か
つ溶解安定性を確保するためである。なお、発生した第
一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅
錯体となって、再び銅の酸化に寄与する。また、有機酸
に加えて、ホウフッ酸、塩酸、硫酸などの無機酸を添加
してもよい。
【0037】この有機酸−第二銅錯体からなるエッチン
グ液には、銅の溶解やアゾール類の酸化作用を補助する
ために、ハロゲンイオン、例えば、フッ素イオン、塩素
イオン、臭素イオンなどを加えてもよい。このハロゲン
イオンは、塩酸、塩化ナトリウムなどを添加して供給で
きる。
【0038】ハロゲンイオン量は、0.01〜20重量
%がよい。この範囲内にあれば、形成された粗化層は層
間樹脂絶縁層との密着性に優れるからである。この有機
酸−第二銅錯体からなるエッチング液は、アゾール類の
第二銅錯体および有機酸(必要に応じてハロゲンイオ
ン)を、水に溶解して調製する。
【0039】また、銅−ニッケル−リンからなる針状合
金のめっき処理では、硫酸銅1〜40g/l、硫酸ニッ
ケル 0.1〜6.0 g/l、クエン酸10〜20g/l、
次亜リン酸塩10〜100 g/l、ホウ酸10〜40
g/l、界面活性剤001〜10g/lからなる液組成
のめっき浴を用いることが望ましい。
【0040】本発明においては、多層コア基板は、上記
片面回路基板の複数枚を積層して、それらを一括して加
熱加圧することによって形成されるが、その多層コア基
板上に形成されるビルドアップ配線層を構成する層間樹
脂絶縁層は、熱硬化性樹脂、熱可塑性樹脂、あるいは熱
硬化性樹脂と熱可塑性樹脂の複合体を用いることができ
る。
【0041】熱硬化性樹脂としては、エポキシ樹脂、ポ
リイミド樹脂、フェノール樹脂、熱硬化性ポリフェニレ
ンエーテル(PPE)などが使用できる。熱可塑性樹脂
としては、フェノキシ樹脂、ポリテトラフルオロエチレ
ン(PTFE)等のフッ素樹脂、ポリエチレンテレフタ
レート(PET)、ポリスルフォン(PSF)、ポリフ
ェニレンスルフィド(PPS)、熱可塑型ポリフェニレ
ンエーテル(PPE)、ポリエーテルスルフォン(PE
S)、ポリエーテルイミド(PEI)、ポリフェニレン
スルフォン(PPES)、4フッ化エチレン6フッ化プ
ロピレン共重合体(FEP)、4フッ化エチレンパーフ
ロロアルコキシ共重合体(PFA)、ポリエチレンナフ
タレート(PEN)、ポリエーテルエーテルケトン(P
EEK)、ポリオレフィン系樹脂などが使用できる。熱
硬化性樹脂と熱可塑性樹脂の複合体としては、エポキシ
樹脂−PES、エポキシ樹脂−PSF、エポキシ樹脂−
PPS、エポキシ樹脂−PPES、エポキシ樹脂−フェ
ノキシ樹脂、フェノール樹脂−フェノキシ樹脂などが使
用できる。
【0042】また本発明において、ビルドアップ配線層
を構成する層間樹脂絶縁層は、ポリオレフィン系樹脂等
の所望枚数の樹脂フィルムを積層し、加熱プレスした
後、熱硬化させて一体化させて形成することができる。
ポリオレフィン系樹脂層の厚さは、5〜200μmの範
囲が望ましい。その理由は、5μm未満では層間絶縁の
確保が難しく、200μmを超えるとレーザ加工による
開口を形成し難くなるからである。
【0043】また本発明において、ビルドアップ配線層
を構成する層間樹脂絶縁層としては、無電解めっき用接
着剤を用いることができる。この無電解めっき用接着剤
としては、硬化処理された酸あるいは酸化剤に可溶性の
耐熱性樹脂粒子が、硬化処理によって酸あるいは酸化剤
に難溶性となる未硬化の耐熱性樹脂中に分散されてなる
ものが最適である。この理由は、酸や酸化剤で処理する
ことにより、耐熱性樹脂粒子が溶解除去されて、表面に
蛸つぼ状のアンカーからなる粗化面が形成できるからで
ある。粗化面の深さは、0.1〜20μmがよい。密着
性を確保するためである。また、セミアディティブプロ
セスにおいては、 0.1〜5μmがよい。密着性を確
保しつつ、無電解めっき膜を除去できる範囲だからであ
る。
【0044】上記無電解めっき用接着剤において、特に
硬化処理された前記耐熱性樹脂粒子としては、平均粒
径が10μm以下の耐熱性樹脂粉末、平均粒径が2μ
m以下の耐熱性樹脂粉末を凝集させた凝集粒子、平均
粒径が2〜10μmの耐熱性樹脂粉末と平均粒径が2μ
m以下の耐熱性樹脂粉末との混合物、平均粒径が2〜
10μmの耐熱性樹脂粉末の表面に平均粒径が2μm以
下の耐熱性樹脂粉末または無機粉末のいずれか少なくと
も1種を付着させてなる疑似粒子、平均粒径が0.1
〜0.8μmの耐熱性樹脂粉末と平均粒径が 0.8μ
mを超え2μm未満の耐熱性樹脂粉末との混合物、平
均粒径が0.1〜10 μmの耐熱性樹脂粉末、から選
ばれるいずれか少なくとも1種を用いることが望まし
い。また上記樹脂粒子の代わりに金属粒子や無機粒子を
用いてもよく、さらにそれらの複数種類を適宜混合して
用いてもよい。より複雑なアンカーを形成できるからで
ある。上記無電解めっき用接着剤で使用される耐熱性樹
脂は、前述の熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹
脂と熱可塑性樹脂の複合体を使用できる。
【0045】本発明において、多層コア基板上に形成さ
れた導体回路とビルドアップ配線層内の導体回路との電
気的接続は、層間樹脂絶縁層内に形成したビアホールで
接続することができる。この場合、ビアホールは、めっ
き膜や充填材で充填してもよい。
【0046】以下、本発明の多層回路基板を製造する一
例について、添付図面を参照にして具体的に説明する。
なお、以下に述べる方法において、多層化基板上へのビ
ルドアップ配線層の形成は、セミアディティブ法によっ
て行うが、フルアディティブ法やマルチラミネーション
法、ピンラミネーション法を採用することもできる。
【0047】(A) 多層化基板の形成 (1)まず多層化基板を構成する両面回路基板を形成す
る。そのコア材としては、完全に硬化した絶縁性基材が
使用される。この絶縁性基材は、たとえば、ガラス布エ
ポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹
脂基材、ガラス布ポリフェニレンエーテル樹脂基材、ア
ラミド不織布−エポキシ樹脂基材、アラミド不織布−ポ
リイミド樹脂基材から選ばれるリジッド(硬質)な積層
基材が使用され、ガラス布エポキシ樹脂基材が最も好ま
しい。上記絶縁性基材10の厚さは、20〜600μm
が望ましい。その理由は、絶縁性を確保するためであ
る。20μm未満の厚さでは強度が低下して取扱いが難
しくなり、600μmを超えると微細なビアホールの形
成および導電性物質の充填が難しくなるからである。
【0048】このような絶縁性基材10の両面に半硬化
状態の接着剤、すなわちBステージの接着剤層12を設
け(図1(a)参照)、さらに、その接着剤層12の上に保
護フィルム14を貼付ける(図1(b)参照)。上記接着
剤12は導体回路を形成する銅箔を接着するためのもの
であり、たとえば、エポキシ樹脂ワニスが使用され、そ
の層厚は10〜50μmの範囲が好ましい。また上記保
護フィルム14は、後述する導電性ペーストの印刷用マ
スクとして使用され、たとえば、表面に粘着層を設けた
ポリエチレンテレフタレート(PET)フィルムが使用
され得る。前記PETフィルム14は、粘着剤層の厚み
が1〜20μm、フィルム自体の厚みが10〜50μm
であるようなものが使用される。
【0049】(2) ついで、絶縁性基材10上に貼付け
られたPETフィルム14上からレーザ照射を行って、
絶縁性基材を貫通するビアホール形成用開口16を形成
する(図1(c)参照)。このレーザ加工は、パルス発振
型炭酸ガスレーザ加工装置によって行われる。加工条件
は、、パルスエネルギーが0.5〜100mJ、パルス
幅が1〜100μs、パルス間隔が0.5ms以上、シ
ョット数が3〜50の範囲内であることが望ましい。こ
のような加工条件のもとで形成され得る開口16の開口
径は、50〜250μmであることが望ましい。その
後、開口16の内壁面に残留する樹脂を取り除くため
に、酸素プラズマ放電処理、コロナ放電処理等のデスミ
ア処理を行うことが、接続信頼性確保の点で望ましい。
【0050】(3)次に、前記(2)の工程においてPETフ
ィルム14に形成された開口からビアホール形成用開口
16内に、導電性ペースト18を印刷によって充填し、
あるいは基板上の金属箔をめっきリードとして電解めっ
き処理を施して、開口16内に電解めっき層を充填して
ビアホール20を形成する(図1(d)参照)。この際、
PETフィルム14は、印刷用マスクあるいはめっき保
護フィルムとして機能する。
【0051】上記導電性物質の充填方法には、絶縁性
基材を貫通して形成された開口16の上部をわずかに残
して開口内の隙間のほとんど全てに、めっき処理による
金属めっきを充填した後、PETフィルム14を貫通し
て形成された開口および接着剤層12を貫通して形成さ
れた開口内の隙間の全てに導電性ペーストを充填するや
り方と、絶縁性基材を貫通して形成された開口16
と、PETフィルム14を貫通して形成された開口と、
接着剤層12を貫通して形成された開口内の隙間の全て
に導電性ペーストを充填するやり方があるが、この実施
形態においては、の方法を採用する。上記めっき処理
としては電解めっき処理が好ましく、とくに、電解銅め
っき処理によって形成された電解銅めっきが好ましい。
また上記導電性ペーストは、銀、銅、金、ニッケル、半
田から選ばれる少なくとも1種以上の金属粒子からなる
導電性ペーストを使用できる。上記金属粒子としては、
金属粒子の表面に異種金属をコーティングしたものも使
用できる。具体的には銅粒子の表面に金、銀から選ばれ
る貴金属を被覆した金属粒子を使用することができる。
このような導電性ペーストとしては、金属粒子に、エポ
キシ樹脂、フェノール樹脂などの熱硬化性樹脂、ポリフ
ェニレンスルフイド(PPS)などの熱可塑性樹脂を加
えた有機系導電性ペーストが望ましい。
【0052】また、上記導電性ペーストに代えて、低融
点金属である半田ペーストを用いて印刷する方法、半田
めっきを行う方法、あるいは半田溶融液に浸漬する方法
により、導電性物質を開口内に形成することもでき、低
融点金属としては、Pb−Sn系はんだ、Ag−Sn系
はんだ、インジウムはんだ等を使用することができる。
【0053】(4)その後、PETフィルム14を接着剤
層12の表面から剥離させたのち(図1(e)参照)、銅
箔22を樹脂接着剤層12を介して絶縁性基材10の両
面に熱プレスによって圧着して、樹脂接着剤12を硬化
させる(図1(f)参照)。その際、銅箔22は硬化した
樹脂接着剤12を介して絶縁性基材10に接着され、導
電性ペースト18と銅箔22とが電気的に接続される。
銅箔22の厚さは、5〜18μmが望ましい。その理由
は、レーザ加工で絶縁性基材にビアホール形成用開口を
形成する際に、薄すぎると貫通してしまうからであり、
逆に厚すぎるとエッチングにより、回路パターンにアン
ダーカットが形成されるためファインパターンを形成し
難いからである。
【0054】(5)ついで、銅箔22上にエッチング保護
フィルムを貼付して、所定パターンのマスクを披覆した
後、エッチング処理を行って導体回路24(ビアランド
を含む)を形成する(図1(g)参照)。この処理工程に
おいては、先ず、銅箔22の表面に感光性ドライフィル
ムレジストを貼付するか、液状感光性レジストを塗布し
た後、所定の回路パターンに沿って露光、現像処理して
エッチングレジストを形成した後、エッチングレジスト
非形成部分の金属層をエッチングして、ビアランドを含
んだ導体パターン24を形成する。エッチング液として
は、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第
二鉄の水溶液から選ばれる少なくとも1種の水溶液が望
ましい。上記銅箔22をエッチングして導体回路24を
形成する前処理として、ファインパターンを形成しやす
くするため、あらかじめ、銅箔22の表面全面をエッチ
ングして厚さを1〜10μm、より好ましくは2〜8μ
m程度まで薄くすることができる。導体回路の一部とし
てのビアランドは、その内径がビアホール径とほぼ同様
であるが、その外径は、50〜250μmの範囲に形成
されることが好ましい。
【0055】(6)エッチング処理の後、(5)の工程におい
て形成した導体回路24の表面を粗化処理して(粗化層
の表示は省略する)、コア用回路基板30を形成する。
この粗化処理は、多層化する際に、接着剤層との密着性
を改善し、剥離(デラミネーション)を防止するためで
ある。粗化処理方法としては、例えば、ソフトエッチン
グ処理や、黒化(酸化)一還元処理、銅−ニッケルーリ
ンからなる針状合金めっき(荏原ユージライト製:商品
名インタープレート)の形成、メック社製の商品名「メ
ックエッチボンド」なるエッチング液による表面粗化が
ある。
【0056】この実施形態においては、上記粗化層の形
成は、エッチング液を用いて形成されるのが好ましく、
たとえば、導体回路の表面を第二銅錯体と有機酸の混合
水溶液からエッチング液を用いてエッチング処理するこ
とによって形成することができる。かかるエッチング液
は、スプレーやバブリングなどの酸素共存条件下で、銅
導体回路を溶解させることができ、反応は、次のように
進行するものと推定される。 Cu+Cu(II)A →2Cu(I)An/2 2Cu(I)An/2 +n/4O +nAH (エ
アレーション)→2Cu(II)A +n/2HO 式中、Aは錯化剤(キレート剤として作用)、nは配位
数を示す。
【0057】この式に示されるように、発生した第一銅
錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体
となって、再び銅の酸化に寄与する。本発明で用いられ
る第二銅錯体は、アゾール類の第二銅錯体がよい。この
有機酸−第二銅錯体からなるエッチング液は、アゾール
類の第二銅錯体および有機酸(必要に応じてハロゲンイ
オン)を、水に溶解して調製することができる。またエ
ッチング液は、たとえば、イミダゾール銅(II)錯体
10重量部、グリコール酸 7重量部、塩化カリウム
5重量部を混合した水溶液から形成される。
【0058】(7)次に、前記(6)の工程にて形成したコア
用回路基板に積層される片面回路基板を製造する。この
積層用片面回路基板の製造に当たって、片面に金属層4
2の形成された絶縁性基材40を出発材料として用い
る。使用する絶縁性基材40としては、コア用回路基板
と同様に、完全に硬化した樹脂材料から形成され、たと
えば、ガラス布エポキシ樹脂基材、アラミド不織布−エ
ポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビ
スマレイミド−トリアジン樹脂基材から選ばれるリジッ
ド(硬質)な積層基材が使用される。特に、ガラス布エ
ポキシ樹脂基材が好ましい。また、絶縁性基材40の一
方の表面に形成された金属層42は、銅箔を使用でき
る。銅箔は密着性改善のため、マット処理されていても
よく、また絶縁性基材40の表面に、金属を蒸着した
後、電解めっき処理を施して形成した銅めっきを、金属
層42とすることもできる。
【0059】上記絶縁性基材40の厚さは、20〜60
0μmが望ましい。その理由は、絶縁性を確保するため
である。20μm未満の厚さでは、強度が低下して取扱
が難しくなるとともに電気的絶縁性に対する信頼性が低
くなり、600μmを超えると、微細なビアホールの形
成および導電性物質の充填が難しくなるからである。一
方、金属層42の厚さは、5〜18μmが望ましい。そ
の理由は、レーザ加工で絶縁性基材にビアホール形成用
開口を形成する際に、薄すぎると貫通してしまうからで
あり、逆に厚すぎるとエッチングにより、ファインパタ
ーンを形成し難いからである。上記絶縁性基材40およ
び金属層42としては、特に、エポキシ樹脂をガラスク
ロスに含潰させてBステージとしたプリプレグと、銅箔
とを積層して加熱プレスすることにより得られる片面銅
張積層板を用いることが好ましい。その理由は、金属層
42がエッチングされた後の取扱中に、配線パターンや
ビアホールの位置がずれることがなく、位置精度に優れ
るからである。
【0060】(8)次に、絶縁性基材40の金属層42形
成面と反対側の表面に保護フィルム44を貼付する(図
2(a)参照)。この保護フィルム44は、表面に粘着層
を設けたポリエチレンテレフタレート(PET)フィル
ムが使用され得る。
【0061】(9)ついで、絶縁性基材40の保護フィル
ム44上からレーザ照射を行って、保護フィルム44お
よび絶縁性基材40を貫通して金属層42に至るビアホ
ール形成用開口46を形成する(図2(b)参照)。この
開口46の形成は、パルス発振型炭酸ガスレーザ加工装
置によって行われる。このようなビアホール形成用開口
46の加工条件は、、パルスエネルギーが0.5〜10
0mJ、パルス幅が1〜100μs、パルス間隔が0.
5ms以上、ショット数が3〜50の範囲であることが
望ましく、このような加工条件のもとで形成される開口
46の開口径は、50〜250μmであることが望まし
い。その後、開口46の内壁面に残留する樹脂を取り除
くために、酸素プラズマ放電処理、コロナ放電処理等の
デスミア処理を行うことが、接続信頼性確保の点で望ま
しい。
【0062】(10)次に、レーザ加工で形成したビアホー
ル形成用開口46内に、導電性物質48を充填してビア
ホール49を形成する。このような導電性物質48は、
上記(3)の工程と同様に、導電性ペーストの充填あるい
は電解めっき処理による金属めっきの充填により形成さ
れるのが好ましい。
【0063】(11)その後、絶縁性基材40に貼付した保
護フィルム44の上に、さらにエッチング保護フィルム
50を貼付し(図2(c)参照)、一方、金属層42には
所定パターンのマスクで披覆した後、上記(5)の工程に
したがうエッチングを行って、導体回路52を形成する
(図2(d)参照)。この処理工程においては、先ず、金
属層42の表面に感光性ドライフィルムレジストを貼付
するか、液状感光性レジストを塗布した後、所定の回路
パターンに沿って露光、現像処理してエッチングレジス
トを形成した後、エッチングレジスト非形成部分の金属
層42をエッチングして導体パターン52を形成する。
【0064】(12)エッチング処理の後、保護フィルム4
4および50を剥離し(図2(e)参照)、必要に応じ
て、導体回路52の表面を粗化処理する。この粗化処理
は、多層化する際に、接着剤層との密着性を改善し、剥
離(デラミネーション)を防止するためであり、その粗
化処理方法は、上記(6)の工程にしたがって行う。
【0065】絶縁性基板40から保護フィルム50を剥
離した状態においては、開口46内に充填した導電性物
質48は、絶縁性基板40の表面から保護フィルム44
の厚さ分だけ突出しており、この突出部分53(以下、
「突起状導体」という)の高さは、10〜40μmの範
囲が望ましい。その理由は、10μm未満では、接続不
良を招きやすく、40μmを越えると抵抗値が高くなる
と共に、加熱プレス工程において突起状導体が熱変形し
た際に、絶縁性基板の表面に沿って拡がりすぎるので、
ファインパターンが形成できなくなるからである。ま
た、上記導電ペーストから形成される突起状導体は、プ
レキュアされた状態であることが望ましい。その理由
は、突起状導体は半硬化状態でも硬いので、後述するよ
うな積層プレスの段階で軟化した有機系接着剤層を貫通
し、積層される他の回路基板のビアホールと電気的接触
が可能となるからである。また、加熱プレス時に変形し
て接触面積が増大し、導通抵抗を低くすることができる
だけでなく、突起状導体の高さのばらつきを是正するこ
とができる。
【0066】(13)次いで、絶縁性基材40の突起状導体
53側の表面に樹脂接着剤54を塗布する(図2(f)参
照)。上記積層用回路基板は、それらの複数枚が相互に
積層接着されたり、予め製造されたコア用回路基板に積
層接着されて多層化されるが、接着剤はこのような積層
段階で使用される。例えば、絶縁性基材40の突起状導
体53側の表面全体および/または導体回路52側の表
面全体に塗布され、乾燥化された状態の未硬化樹脂から
なる接着剤層54として形成される。この接着剤層は、
取扱が容易になるため、プレキュアしておくことが好ま
しく、その厚さは、5〜50μmの範囲が望ましい。
【0067】前記接着剤層54は、有機系接着剤からな
ることが望ましく、有機系接着剤としては、エポキシ樹
脂、ポリイミド樹脂、フェノール樹脂、熱硬化型ポリフ
ェノレンエーテル(PPE)、エポキシ樹脂と熱可塑性
樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との
複合樹脂、BTレジンから選ばれる少なくとも1種の樹
脂であることが望ましい。有機系接着剤である未硬化樹
脂の塗布方法は、カーテンコータ、スピンコータ、ロー
ルコータ、スプレーコート、スクリーン印刷などを使用
できる。また、接着剤層の形成は、接着剤シートをラミ
ネートすることによってもできる。
【0068】上記導体回路の形成直後に、その導体回路
52やビアホール49の検査が可能であり、積層する前
に不良個所の有無を検査することかできる。上記コア用
片面回路基板に対する積層段階では、不良のない片面回
路基板のみを用いることができるので、多層化基板、ひ
いては多層回路基板を高い歩留まりで製造することがで
きる。
【0069】(B)上記(1)〜(13)の工程によって製造
された複数の両面および片面回路基板、たとえば4枚の
回路基板を相互に積層して多層化基板を製造する。 (1)まず、コア用両面回路基板30と積層用片面回路基
板32、34および36を互いに対向するように積層す
る(図3参照)。この重ね合わせは、隣接する片面回路基
板の突起状導体53と導体回路52とが、対向するよう
な位置に配置することにより行なわれる、すなわち、各
回路基板の周囲に設けられたガイドホールにガイドピン
(図示せず)を挿通することにより、位置合わせしなが
ら行なわれる。また、位置合わせは、画像処理にて行っ
てもよい。
【0070】(2)上記積層された4層基板を、熱プレス
を用いて150〜200℃で加熱し、0.5〜10MP
a、望ましくは2〜5MPaで加熱プレスすることによ
り、回路基板30〜36を、1度のプレス成形により一
体化し、多層化基板60を得る(図4参照)。ここで
は、先ず、加圧されることで、積層用片面回路基板32
の突起状導体53が、未硬化の接着剤54を周囲に押し
出し、その突起状導体53がコア用両面回路基板30の
導体回路52に当接して両者の電気的接続がなされる。
同様に、積層用片面回路基板34の突起状導体53が積
層用片面回路基板36の導体回路52と当接して両者の
電気的接続がなされ、積層用片面回路基板36の突起状
導体53は、コア用両面回路基板30の導体回路52に
当接して両者の電気的接続がなされる。
【0071】更に、加圧と同時に加熱することで、各回
路基板30〜36の接着剤層54が硬化し、隣接する片
面回路基板との間で強固な接着が行われる。なお、熱プ
レスとしては、真空熱プレスを用いることが好適であ
る。このように、積層された4層の回路基板を一括して
加熱加圧しながら、各回路基板の突起状導体を接着剤層
に嵌入・貫通せしめて、その突起状導体と対向する前記
導体回路に接続させて一体化することにより、多層化基
板60が製造される。上述した実施形態では、4層の回
路基板を用いて多層化したが、3層、5層あるいは6層
を超える多層化基板の製造にも適用できる。
【0072】(C)ビルドアップ配線層の形成 上記(A)および(B)の工程によって形成された多層化基
板60の片面に、ビルドアップ配線層を形成する。図5
においては、多層化基板60を構成する両面および片面
回路基板の図示は、簡単化の目的ですべて省略する(図
5(a)参照)。 (1)多層化基板60の片面にある導体回路52の表面に
銅−ニッケル−リンからなる粗化層62を形成する(図
5(b)参照)。この粗化層62は、無電解めっきによ
り形成される。この無電解めっき水溶液の液組成は、銅
イオン濃度、ニッケルイオン濃度、次亜リン酸イオン濃
度が、それぞれ2.2×10−2〜4.1×10−2
mol/l、 2.2×10−3〜4.1×10−3
ol/l、0.20〜0.25mol/lであることが
望ましい。この範囲で析出する被膜の結晶構造は針状構
造になるため、アンカー効果に優れるからである。この
無電解めっき水溶液には上記化合物に加えて錯化剤や添
加剤を加えてもよい。粗化層の形成方法としては、前述
したように、銅−ニッケル−リン針状合金めっきによる
処理、酸化−還元処理、銅表面を粒界に沿ってエッチン
グする処理にて粗化面を形成する方法などがある。
【0073】(2) 次に、前記(1)で作製した粗化層を有
する多層化基板60の上に、層間樹脂絶縁層64を形成
する(図5(c))。特に本発明では、後述するビアホ
ール70を形成する層間樹脂絶縁材として、熱硬化性樹
脂と熱可塑性樹脂の複合体を樹脂マトリックスとした無
電解めっき用接着剤を用いることが望ましい。また、半
硬化状態の樹脂フィルムを積層して用いてもよい。
【0074】(3) 前記(2)で形成した無電解めっき用接
着剤層を乾燥した後、ビアホール形成用の開口部65を
設ける(図5(d))。感光性樹脂の場合は、露光,現
像してから熱硬化することにより、また、熱硬化性樹脂
の場合は、熱硬化したのちレーザー加工することによ
り、前記接着剤層64にビアホール形成用の開口部65
を設ける。
【0075】(4) 次に、硬化した前記接着剤層64の表
面に存在するエポキシ樹脂粒子を酸あるいは酸化剤によ
って分解または溶解して除去し、接着剤層表面に粗化処
理を施して粗化面66とする(第1図(e))。ここ
で、上記酸としては、リン酸、塩酸、硫酸、あるいは蟻
酸や酢酸などの有機酸があるが、特に有機酸を用いるこ
とが望ましい。粗化処理した場合に、ビアホールから露
出する金属導体層を腐食させ難いからである。一方、上
記酸化剤としては、クロム酸、過マンガン酸塩(過マン
ガン酸カリウムなど)を用いることが望ましい。
【0076】(5) 次に、接着剤層64表面の粗化面66
に触媒核を付与する。触媒核の付与には、貴金属イオン
や貴金属コロイドなどを用いることが望ましく、一般的
には、塩化パラジウムやパラジウムコロイドを使用す
る。なお、触媒核を固定するために加熱処理を行うこと
が望ましい。このような触媒核としてはパラジウムがよ
い。
【0077】(6) さらに、(無電解めっき用)接着剤層
64の表面に無電解めっきを施し、粗化面全域に追従す
るように、無電解めっき膜67を形成する(図5
(f))。このとき、無電解めっき膜67の厚みは、
0.1〜5μmの範囲が好ましく、より望ましくは
0.5〜3μmとする。次に、無電解めっき膜67上に
めっきレジスト68を形成する(図6(a))。めっきレ
ジスト組成物としては、特にクレゾールノボラック型エ
ポキシ樹脂やフェノールノボラック型エポキシ樹脂のア
クリレートとイミダゾール硬化剤からなる組成物を用い
ることが望ましいが、他に市販品のドライフィルムを使
用することもできる。
【0078】(7) さらに、無電解めっき膜67上のめっ
きレジスト非形成部に電解めっきを施して、上層導体回
路72を形成すべき導体層を設けると共に開口65内部
に電解めっき膜69を充填してビアホール70を形成す
る(図6(b))。この時、開口5の外側に露出する電
解めっき膜9の厚みは、5〜30μmが望ましい。ここ
で、上記電解めっきとしては、銅めっきを用いることが
望ましい。
【0079】(8) さらに、めっきレジスト68を除去し
た後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、
過硫酸アンモニウムなどのエッチング液でめっきレジス
ト下の無電解めっき膜を溶解除去して、独立した上層導
体回路72と充填ビアホール70とする。
【0080】(9) 次に、上層導体回路72の表面に粗化
層74を形成する。粗化層74の形成方法としては、エ
ッチング処理、研磨処理、酸化還元処理、めっき処理が
ある。これらの処理のうち、酸化還元処理は、NaOH
(20g/l)、NaClO 2(50g/l)、NaP
(15.0g/l)を酸化浴(黒化浴)とし、Na
OH(2.7g/l)、NaBH(1.0g/l)を
還元浴とする。また、銅−ニッケル−リン合金層からな
る粗化層は、無電解めっき処理による析出により形成さ
れる。
【0081】この合金の無電解めっき液としては、硫酸
銅1〜40g/l、硫酸ニッケル0.1 〜6.0g/
l、クエン酸10〜20g/l、次亜リン酸塩10〜1
00g/l、ホウ酸10〜40g/l、界面活性剤0.
01〜10g/lからなる液組成のめっき浴を用いるこ
とが望ましい。さらに、この粗化層74の表面をイオン
化傾向が銅より大きくチタン以下である金属もしくは貴
金属の層にて被覆する。スズの場合は、ホウフッ化スズ
−チオ尿素、塩化スズ−チオ尿素液を使用する。このと
き、Cu−Snの置換反応により0.1〜2μm程度の
Sn層が形成される。貴金属の場合は、スパッタや蒸着
などの方法が採用できる。
【0082】(10) 次に、この基板上に層間樹脂絶縁層
として、無電解めっき用接着剤層76を形成する。 (11) さらに、前記工程(3)〜(9)を繰り返して、ビアホ
ール70の真上に他のビアホール80を設けると共に上
記上層導体回路72よりもさらに外側に上層導体回路8
2および粗化層84を設ける(図6(c)参照)。この
ビアホール80の表面は、はんだパッドとして機能する
導体パッドに形成される。
【0083】(12) 次いで、こうして得られた配線基板
の外表面に、ソルダーレジスト組成物90を塗布し、そ
の塗膜を乾燥した後、この塗膜に、開口部を描画したフ
ォトマスクフィルムを載置して露光、現像処理すること
により、導体層のうちはんだパッド(導体パッド、ビア
ホールを含む)部分を露出させた開口91を形成する
(図7(a)参照)。ここで、露出する開口の開口径
は、はんだパッドの径よりも大きくすることができ、は
んだパッドを完全に露出させてもよい。また、逆に前記
開口の開口径は、はんだパッドの径よりも小さくするこ
とができ、はんだパッドの縁周をソルダーレジスト層9
0で被覆することができる。この場合、はんだパッドを
ソルダーレジスト層90で抑えることができ、はんだパ
ッドの剥離を防止できる。
【0084】(13) さらに、前記ソルダーレジスト層9
0の開口部91から露出した前記はんだパッド部上に
「ニッケル−金」からなる金属層を形成する。ニッケル
層92は1〜7μmが望ましく、金層は0.01〜0.
06μmがよい。この理由は、ニッケル層92は、厚す
ぎると抵抗値の増大を招き、薄すぎると剥離しやすいか
らである。一方金層94は、厚すぎるとコスト増にな
り、薄すぎるとはんだ体との密着効果が低下するからで
ある。
【0085】(14)さらに、多層化基板の片面に形成した
ビルドアップ配線層の最も外側に位置するソルダーレジ
スト層の一方に形成した開口部91(上方に位置する開
口部)から露出する導体回路(はんだパッド)上には、
はんだ体を供給してはんだバンプ96を形成するととも
に、多層化基板のビルドアップ配線層が形成されない側
の表面に露出した導体回路52(はんだパッド)上に
は、はんだ体を供給してTピン96又ははんだボール1
00を形成することによって、多層回路基板が製造され
る(図7(b)参照)。
【0086】はんだ体の供給方法としては、はんだ転写
法や印刷法を用いることができる。ここで、はんだ転写
法は、プリプレグにはんだ箔を貼合し、このはんだ箔を
開口部分に相当する箇所のみを残してエッチングするこ
とにより、はんだパターンを形成してはんだキャリアフ
ィルムとし、このはんだキャリアフィルムを、基板のソ
ルダーレジスト開口部分にフラックスを塗布した後、は
んだパターンがパッドに接触するように積層し、これを
加熱して転写する方法である。一方、印刷法は、パッド
に相当する箇所に貫通孔を設けた印刷マスク(メタルマ
スク) を基板に載置し、はんだペーストを印刷して加熱
処理する方法である。はんだとしては、スズ−銀、スズ
−インジウム、スズ−亜鉛、スズ−ビスマスなどが使用
できる。
【0087】なお、導電性バンプ96を形成するはんだ
体としては、融点が比較的に低いスズ/鉛はんだ(融点
183℃)やスズ/銀はんだ(融点220℃)を用い、
導電性ピン98や導電性ボール100を接続するはんだ
体としては、融点が230℃〜270℃と比較的融点の
高いスズ/アンチモンはんだ、スズ/銀はんだ、スズ/
銀/銅はんだを用いることが好ましい。
【0088】
【実施例】(実施例1) (1)エポキシ樹脂をガラスクロスに含潰させてBステ
ージとしたプリプレグと、銅箔とを積層して加熱プレス
することにより得られる片面銅張積層板を基板として用
いて、両面回路基板を製作する。この絶縁性基材10の
厚さは75μm、銅箔12の厚さは、12μmであっ
た。この積層板の銅箔形成面と反対側の表面に、厚みが
10μmの粘着剤層を有し、フィルム自体の厚みが12
μmのPETフィルム14をラミネートする。
【0089】(2)次いで、PETフィルム14上から
パルス発振型炭酸ガスレーザを照射して銅箔12に達す
るビアホール形成用の非貫通孔16を形成し、さらに銅
箔12をめっきリードとして電解銅めっき処理を施し
て、非貫通孔16上部にわずかの隙間を残してその非貫
通孔内部に電解銅めっき18を充填して、充填ビアホー
ル20を形成する。
【0090】この実施例においては、ビアホール形成用
の非貫通孔の形成には、三菱電機製の高ピーク短パルス
発振型炭酸ガスレーザ加工機を使用し、全体として厚さ
22μmのPETフィルムを樹脂面にラミネートした、
基材厚75μmのガラス布エポキシ樹脂基材に、マスク
イメージ法でPETフィルム側からレーザビーム照射し
て100穴/秒のスピードで、150μmφのビアホー
ル形成用の開口を形成した。
【0091】(3)PETフィルム14を印刷用マスク
として、レーザ照射により形成された開口から、充填ビ
アホール20の上部に残った隙間に導電性ペースト22
を充填した。
【0092】(4)PETフィルム14を絶縁性基材1
0の表面から剥離すると、絶縁性基材10のビアホール
20側の表面に、ビアホール20の真上に突起状導体2
4が形成される。さらに、エポキシ樹脂接着剤を突起状
導体側の全面に塗布し、100℃で30分間の乾燥を行
って厚さ20μmの接着剤層26を形成した後、厚さ1
2μmの銅箔28を、加熱温度180℃、加熱時間70
分、圧力2MPa、真空度2.5×10Paの条件の
もとで、接着剤層26上に加熱プレスする。
【0093】(5)その後、基板両面の銅箔12および
28に適切なエッチング処理を施して、導体回路30お
よび32(ビアランドを含む)を形成して、コア用両面
回路基板34を作製した。
【0094】(6)次に、積層用の片面回路基板を作製
する。この回路基板は両面回路基板と同様に、片面銅張
積層板を基板として用いる。絶縁性基材10の厚さは7
5μm、銅箔12の厚さは、12μmである。この積層
板の銅箔形成面と反対側の表面に、厚みが10μmの粘
着剤層を有し、フィルム自体の厚みが12μmのPET
フィルム14をラミネートする。
【0095】(7)ついで、上記(2)および(3)の
工程にしたがった処理を行って、充填ビアホール20の
わずかな隙間に導電性ペースト22を充填して、突起状
導体44を形成する。
【0096】(8)上記PETフィルム14を覆って、
エッチング保護フィルムとしての厚さ22μmのPET
フィルム25を貼付けた後、絶縁性基材10の充填ビア
ホール20と反対側の表面に貼付けた銅箔12に適切な
エッチング処理を施して、導体回路40を形成する。
【0097】(9)その後、PETフィルム14および
25をすべて絶縁性基材10から剥離すると、絶縁性基
材10のビアホール20側の表面に、ビアホール20の
真上に突起状導体44が形成される。さらに、エポキシ
樹脂接着剤を突起状導体側の全面に塗布してプレキュア
して、多層化のための接着剤層46を形成する。このよ
うな積層用片面回路基板を3枚作製する。
【0098】(10)上記(1)〜(9)の処理によっ
て形成された、1層の両面回路基板34をコアとして、
その両面に対して3層の片面回路基板50、52および
54を所定の位置にスタックし(図3参照)、真空熱プ
レスを用いて180℃の温度で積層プレスして全層がI
VH構造を有する多層コア基板60を作成した(図4参
照)。このように製造された多層コア基板60において
は、L/S=75μm/75μm、ランド径が250μ
m、ビアホール口径が150μm、導体層の厚みが12
μm、そして絶縁層の厚みが75μmであった。本発明
の多層回路基板は、上記多層コア基板60の片面にビル
ドアップ配線層を形成することによって製作されるの
で、ビルドアップ配線層の形成前に、多層コア基板60
の片面に保護フィルム(図示を省略)を貼り付けてお
く。
【0099】(11)次に、片面に保護フィルムを貼り
付けた多層コア基板60を、硫酸銅8g/l、硫酸ニッ
ケル0.6g、クエン酸15g/l、次亜リン酸ナトリ
ウム29g/l、ホウ酸31g/l、界面活性剤 0.
1g/lからなるpH=9の無電解めっき液に浸漬し
て、多層コア基板60の片側の導体回路40の表面に厚
さ3μmの銅−ニッケル−リンからなる粗化層62を形
成した。次いで、その基板を水洗いし、0.1mol/
lホウふっ化スズ−1.0mol/lチオ尿素液からな
る無電解スズ置換めっき浴に50℃で1時間浸漬し、前
記粗化層63の表面に 0.3μmのスズ層を設けた
(図5(b) 参照、但し、スズ層については図示しな
い)。
【0100】(12) 下記〜で得た組成物を混合撹
拌して、無電解めっき用接着剤を調製した。 クレゾールノボラック型エポキシ樹脂(日本化薬製、
分子量2500)の25%アクリル化物を35重量部(固形
分80%)、感光性モノマー(東亜合成製、アロニック
スM315 )4重量部、消泡剤(サンノプコ製、S−65)
0.5 重量部、NMP 3.6重量部を撹拌混合した。 ポリエーテルスルフォン(PES)8重量部、エポキ
シ樹脂粒子(三洋化成製、ポリマーポール)の平均粒径
0.5μmのものを 7.245重量部、を混合した
後、さらにNMP20重量部を添加し撹拌混合した。 イミダゾール硬化剤(四国化成製、2E4MZ-CN)2重量
部、光開始剤(チバガイギー製、イルガキュア I−90
7 )2重量部、光増感剤(日本化薬製、DETX-S)0.2
重量部、NMP1.5重量部を撹拌混合した。
【0101】(13) 前記(12)で調製した無電解め
っき用接着剤を上記(11)の処理を施した基板60に
塗布し(図5(c) 参照)、乾燥させて接着剤層を形成し
たその基板60の両面に、85μmφの黒円が印刷され
たフォトマスクフィルムを密着させ、超高圧水銀灯によ
り 500mJ/cmで露光した。これをDMDG
(ジエチレングリコールジメチルエーテル)溶液でスプ
レー現像することにより、接着剤層に85μmφのビア
ホールとなる開口65を形成した。さらに、当該基板を
超高圧水銀灯により3000mJ/cmで露光し、1
00 ℃で1時間、その後 150℃で5時間の加熱処理
をすることにより、フォトマスクフィルムに相当する寸
法精度に優れた開口を有する厚さ35μmの層間絶縁材
層64(接着剤層)を形成した(図5(d) 参照)。な
お、ビアホールとなる開口65には、スズめっき層を部
分的に露出させた。
【0102】(14)ビアホール形成用開口65を形成し
た基板を、クロム酸に20分間浸漬し、接着剤層表面に
存在するエポキシ樹脂粒子を溶解除去して、当該接着剤
層64の表面をRmax=1〜5μm程度の深さで粗化して
粗化面66を形成し、その後、中和溶液(シプレイ社
製)に浸漬してから水洗した。
【0103】(15)接着剤層表面の粗化層66(粗化深
さ 3.5μm)に対し、パラジウム触媒(アトテック
製)を付与することにより、接着剤層64およびビアホ
ール形成用開口65の表面に触媒核を付与した。
【0104】(16)以下の組成の無電解銅めっき浴中に
基板を浸漬して、粗化面全体に厚さ0.6 μmの無電
解銅めっき膜67を形成した(図5(f)参照)。この
とき、その無電解めっき膜67は、薄いために、その膜
表面には、接着剤層64の粗化面66に追従した凹凸が
観察された。 〔無電解めっき水溶液〕 NiSO :0.003mol/l 酒石酸 :0.20mol/l 硫酸銅 :0.03mol/l HCHO :0.05mol/l NaOH :0.10mol/l α、α’−ビピリジル :40mg/l ポリエチレングリコール(PEG):0.1g/l 〔無電解めっき条件〕 33℃の液温度
【0105】(17) 前記(16)で形成した無電解銅
めっき膜67上に市販の感光性ドライフィルムを張り付
け、マスクを載置して、100mJ/cmで露光、
0.8%炭酸ナトリウムで現像処理し、厚さ15μmの
めっきレジスト68を設けた(図6(a)参照)。
【0106】(18) 次に、以下の条件にて、めっき
レジスト非形成部分に電解めっきを施し、厚さ20μm
の電解めっき膜69を設けて上層導体回路72を形成す
べき導体層を設けると同時に、開口部内をめっき膜69
で充填してビアホール70を形成した(図6(b) 参
照)。 〔電解めっき水溶液〕 硫酸銅・5水和物 :60g/l レベリング剤(アトテック製、HL) :40ml/l 硫酸 :190g/l 光沢剤(アトテック製、UV) :0.5 ml/l 塩素イオン :40ppm 〔電解めっき条件〕 バブリング :3.0リットル/分 電流密度 :0.5A/dm 設定電流値 : 0.18 A めっき時間 : 130分
【0107】(19) めっきレジスト68を剥離、除
去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウ
ム、過硫酸アンモニウムなどのエッチング液でめっきレ
ジスト下の無電解めっき膜67を溶解、除去して、無電
解めっき膜67と電解銅めっき膜69からなる厚さ約2
0μm、L/S=25μm/25μmの上層導体回路7
2を形成した。このとき、ビアホール70の表面は平坦
であり、導体回路表面とビアホール表面のレベルは同一
であった。
【0108】(20)この基板に上記(11)と同様の
処理を行って粗化層84を形成し、さらに上記(12)
〜(19)の手順を繰り返して、さらに上層の層間樹脂
絶縁層76と導体回路82(ビアホール80を含む)を
1層積層し、片面3層のビルドアップ配線層を得た(図
7(a)参照)。なお、ここでは、導体回路82の表面
に銅−ニッケル−リンからなる粗化層84を設けるが、
この粗化層84表面にはスズ置換めっき層を形成しな
い。
【0109】(21)一方、DMDGに溶解させた60
重量%のクレゾールノポラック型エポキシ樹脂(日本化
薬製)のエポキシ基50%をアクリル化した感光性付与
のオリゴマー(分子量4000)を46.67重量部、
メチルエチルケトンに溶解させた80重量%のビスフェ
ノールA型エポキシ樹脂(油化シェル製、エピコート1
001)14.121重量部、イミダゾール硬化剤(四
国化成製、2E4MZ−CN)1.6重量部、感光性モ
ノマーである多価アクリルモノマー(日本化薬製、R6
04)1.5重量部、同じく多価アクリルモノマー(共
栄社化学製、DPE6A)30重量部、アクリル酸エス
テル重合物からなるレベリング剤(共栄社製、ポリフロ
ーNo.75)0.36重量部を混合し、この混合物に
対して光開始剤としてのペンゾフェノン(関東化学製)
20重量部、光増感割としてのEAB(保土ヶ谷化学
製)0.2重量部を加え、さらにDMDG(ジエチレング
リコールジメチルエーテル)10重量部を加えて、粘度
を25℃で1.4±0.3pa・sに調整したソルダー
レジスト組成物を得た。なお、粘度測定は、B型粘度計
(東京計器、DVL‐B型)を用いて行い、60rpm
の場合はローターNo.4、6rpmの場合はローター
No.3によった。
【0110】(22)上記(20)で得られたビルドア
ップ配線層の表面に、前記(21)で得られたソルダー
レジスト組成物を20μmの厚さで塗布した。次いで、
70℃で20分間、70℃で30分間の乾燥処理を行っ
た後、クロム層によってソルダーレジスト開口部の円パ
ターン(マスクパターン)が描画された厚さ5mmのソ
ーダライムガラス基坂を、クロム層が形成された側をソ
ルダーレジスト層に密着させて1000mJ/cm
紫外線で露光し、DMTG現像処理した。さらに、80
℃で1時間、100℃で1時間、120℃で1時間、1
50℃で3時間の条件で加熱処理し、パッド部分が開口
した(開口径200μm)ソルダーレジスト層90(厚
み20μm)を形成した。
【0111】(23)次に、ソルダーレジスト層90を
形成した基板を、塩化ニッケル30g/1、次亜リン酸
ナトリウム10g/1、クエン酸ナトリウム10g/1
からなるpH=5の無電解ニッケルめっき液に20分間
浸漬して、開口部に厚さ5μmのニッケルめっき層92
を形成した。さらに、その基板を、シアン化金力リウム
2g/1、塩化アンモニウム75g/1、クエン酸ナト
リウム50g/1、次亜リン酸ナトリウム10g/1か
らなる無電解金めっき液に93℃の条件で23秒間浸漬
して、ニッケルめっき層92上に厚さ0.03μmの金
めっき層94を形成した。
【0112】(24)ついで、上記(11)の工程にお
いて多層化基板60の片面に貼りつけた保護フィルムを
剥離させた後、その多層化基板60の片面に形成された
導体回路40(はんだパッド)上に、融点が230℃の
スズ/アンチモンはんだからなるはんだペーストを印刷
し、融点近傍の雰囲気温度でリフローさせることで、は
んだパッド上にTピン96又ははんだボール100を固
着させ、ビルドアップ配線層のソルダーレジスト層90
の開口から露出する金めっき層94(はんだパッド)上
には、融点が183℃のスズ/鉛はんだからなるはんだ
ペーストを印刷し、融点近傍の雰囲気温度でリフローさ
せることで、はんだパッド上にはんだバンプ96を形成
して多層回路基板を製作した(図7(b)参照)。
【0113】このようにして製造した多層回路基板で
は、多層コア基板のビアホールのランド形状を真円とす
ることができ、ランドピッチを600μm程度にできる
ため、ビアホールを密集して形成でき、ビアホールの高
密度化が容易に達成できる。しかも、多層コア基板中の
ビアホール数を増やすことができるので、多層コア基板
内の導体回路とビルドアップ配線層内の導体回路との電
気的接続を十分に確保することができる。また、ビルド
アップ配線層の外側に設けたソルダーレジスト層90の
開口から露出した金めっき層94(はんだパッド)に形
成したはんだバンプ96を介してLSI等の半導体チッ
プを含む電子部品に接続され、多層コア基板の片面の導
体回路40(はんだパッド)に形成した導電性ピン98
または導電性ボール100を介してマザーボード上の接
続端子等に接続されるので、電子部品の高密度実装が可
能となる。
【0114】(実施例2)多層コア基板を構成する両面
回路基板および片面回路基板のビアホール形成用の非貫
通孔に、導電性ペーストを充填してビアホールを形成す
るとともに、そのビアホール形成と同一工程によってビ
アホール上に導電性ペーストを充填して、突起状導体を
形成したこと以外は、実施例1と同様にして多層回路基
板を製作した。
【0115】(実施例3)層間樹脂絶縁層を、厚さ20
μmのエポキシ樹脂フィルムを熱圧着させることにより
形成し、炭酸ガスレーザを照射して直径60μmのビア
ホール形成用の開口を設け、その開口内壁面を含んだ層
間樹脂絶縁層の表面を過マンガン酸溶液によって粗化処
理を行ったこと以外は、実施例1と同様にして多層回路
基板を製造した。上記エポキシ樹脂フィルムは、フェノ
キシ樹脂との樹脂複合体であることが望ましく、粗化層
形成用の粒子を含有させている。
【0116】(実施例4)多層コア基板を構成する両面
回路基板および片面回路基板のビアホール形成用の非貫
通孔に、導電性ペーストを充填してビアホールを形成す
るとともに、そのビアホール形成と同一工程によってビ
アホール上に導電性ペーストを充填して、突起状導体を
形成したこと以外は、実施例3と同様にして多層回路基
板を製作した。
【0117】(実施例5)層間樹脂絶縁層を、厚さ20μ
mのポリオレフィン樹脂フィルムを熱圧着させることに
より形成し、炭酸ガスレーザを照射して直径60μmの
ビアホール形成用の開口を設け、その後、無電解めっき
膜を形成する代わりに、粗化処理を施さないで、スパッ
タリングによって開口内壁面を含んだ層間樹脂絶縁層の
表面に厚さ0.1μmのCuスパッタ膜またはCu−N
iスパッタ膜を形成したこと以外は実施例1と同様にし
て多層回路基板を製造した。
【0118】(実施例6)多層コア基板を構成する両面
回路基板および片面回路基板のビアホール形成用の非貫
通孔に、導電性ペーストを充填してビアホールを形成す
るとともに、そのビアホール形成と同一工程によってビ
アホール上に導電性ペーストを充填して、突起状導体を
形成したこと以外は、実施例5と同様にして多層回路基
板を製作した。
【0119】(比較例) (1) 厚さ0.8μmの両面銅張積層板からなる絶縁
基板をコア基板とし、そのコア基板に直径300μmの
貫通孔をドリルで削孔し、その後、無電解めっき、電解
めっき処理を施してスルーホールを含む導体層を形成
し、さらに、スルーホールを含む導体層の全表面に粗化
層を設け、スルーホール内に非導電性の穴埋め用充填材
を充填し、乾燥、硬化させた。 (2) 次いで、スルーホールからはみ出した充填材を
取り除いて平坦化し、その表面に無電解めっき、電解め
っき処理を施して厚付けして導体回路、およびスルーホ
ールに充填された充填材を覆う導体層となる部分を形成
した。 (3) 導体回路およびスルーホールに充填された充填
材を覆う導体層となる部分を形成した基板の表面に、エ
ッチングレジストを形成し、そのエッチングレジスト非
形成部分のめっき膜をエッチング除去し、さらにエッチ
ングレジストを剥離除去して、独立した導体回路および
充填材を覆う導体層を形成した。さらに、実施例1の
(11)〜(23)と同様の工程に従って多層回路基板
を製造した。
【0120】上記実施例1〜6および比較例について、
ICチップからはんだバンプ、BGA(ボールグリッド
アレイ)またはPGA(ピングリッドアレイ)までの配線
長およびコアのランド形成数を調べた結果、配線長を1
0〜25%短縮させ、単位面積(cm)当りのコアラ
ンド数を10〜30%増加させることができ、電気特性
や信頼性に悪影響をもたらすものは確認されなかった。
【0121】
【発明の効果】以上説明したように、本発明の多層回路
基板によれば、レーザ加工により形成した微細な充填ビ
アホールおよび導体回路を有する多数の回路基板を積層
して一括熱プレスすることによって形成した多層化基板
の片面にビルドアップ配線層を形成したので、多層化基
板内の配線を高密度化できるとともに、従来のようなス
ルーホールを設けることなく、ビルドアップ配線層との
電気的接続が充填ビアホールを介して十分に確保するこ
とができる。
【0122】さらに、ビルドアップ配線層の層数を少な
くできるので、配線板上に載置されるLSI等の半導体
チップを含む電子部品を含めた配線板全体としての厚み
を薄くすることができるという効果を得ることができ
る。
【0123】さらにまた、ビルドアップ配線層のソルダ
ーレジスト層に設けた開口内に露出する導体パッド、す
なわちビアホール直上のはんだパッド上に、導電性バン
プを配設し、多層化基板のビルドアップ配線層が形成さ
れない側の表面に露出する導体回路(はんだパッド)上
には、導電性ピンまたは導電性ボールが配設されるの
で、ビルドアップ配線層内の配線層は、ビアホール直上
にある導電性バンプを介して、LSI等の半導体チップ
を含んだ電子部品に接続され、多層化基板内の配線層
は、充填ビアホール直上の導電性ピンまたは導電性ボー
ルを介してマザーボードに最短の配線長で接続され、高
密度配線化および電子部品の高密度実装化が可能とな
る。
【0124】更に、多層化基板は、片面あるいは両面回
路基板を同一材料で形成し、それらを積層した構造なの
で、熱膨張に起因する界面を起点とするクラックや剥離
が起きにくく、したがって、温度サイクル試験に対する
信頼性も向上する。また、片面回路基板だけを用いて多
層化基板を構成した場合には、配線形成の有無に関わら
ず反りが発生し難くなるという効果も得られる。
【図面の簡単な説明】
【図1】(a) 〜(f) は、本発明にかかる多層回路基板の
ベースとなる多層化基板の製造工程の一部を示す図であ
る。
【図2】(a) 〜(e) は、本発明にかかる多層回路基板の
ベースとなる多層化基板の製造工程の一部を示す図であ
る。
【図3】本発明にかかる多層回路基板のベースとなる多
層化基板の製造工程の一部を示す図である。
【図4】本発明にかかる多層回路基板における積層され
た多層化基板を示す図である。
【図5】(a)〜(f) は、本発明にかかる多層回路
基板の製造工程の一部を示す図である。
【図6】(a)〜(c) は、本発明にかかる多層回路
基板の製造工程の一部を示す図である。
【図7】(a)〜(b) は、本発明にかかる多層回路
基板の製造工程の一部を示す図である。
【符号の説明】
10 絶縁性基材 12 接着剤 14 保護フィルム 16 ビアホール形成用開口 18 導電性ペースト 20 ビアホール 22 銅箔 24 導体回路 30 両面回路基板 32、34,36 片面回路基板 40 絶縁性基材 42 銅箔 44 PETフィルム 46 ビアホール形成用開口 48 導電性ペースト 49 ビアホール 50 エッチング保護フィルム 52 導体回路 53 突起状導体 54 接着剤層 60 多層化基板 62 粗化層 64 無電解めっき用接着剤層 65 ビアホール形成用開口 66 粗化層 67 無電解めっき膜 68 めっきレジスト 69 電解めっき膜 70 ビアホール 72 導体回路 74 粗化層 76 無電解めっき用接着剤層 80 ビアホール 82 導体回路 84 粗化層 90 ソルダーレジスト層 92 ニッケルめっき層 94 金めっき層 96 はんだバンプ 98 Tピン 100 はんだボール
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 X H01L 23/12 1/03 610L H05K 1/03 610 610N 1/11 N 1/11 3/00 N 3/00 H01L 23/12 N Fターム(参考) 5E317 AA24 BB01 BB02 BB03 BB12 CC25 CC33 CC53 CD32 GG14 5E346 AA04 AA05 AA06 AA12 AA22 AA32 AA43 AA51 BB15 BB16 CC02 CC04 CC09 CC32 DD02 DD12 DD25 DD32 DD33 DD44 EE06 EE09 EE13 EE15 EE19 EE33 EE38 FF06 FF07 FF09 FF10 FF12 FF18 FF24 FF35 FF45 GG15 GG17 GG18 GG19 GG22 GG25 GG27 GG28 HH11 HH22 HH25

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 内層に導体回路を有する多層化基板の一
    方の表面上には、層間樹脂絶縁層と導体層とが交互に積
    層され、各導体層間がビアホールにて接続されたビルド
    アップ配線層が形成されてなる多層回路基板において、 上記多層化基板は、絶縁性硬質基材の片面または両面に
    導体回路を有し、この絶縁性硬質基材を貫通して前記導
    体回路に達する孔内に、導電性物質が充填されてなるビ
    アホールを有する回路基板の複数枚が、接着剤層を介し
    て積層され、一括して加熱プレスされることで形成さ
    れ、さらに、 上記ビルドアップ配線層の最も外側の導体層表面には、
    ビアホール直上に位置して、LSI等の半導体チップを
    含む電子部品に接続されるはんだバンプが配設され、ま
    た前記多層化基板の他方の表面に露出する導体回路上に
    は、前記充填ビアホールの直上に位置して、マザーボー
    ドに接続される導電性ピンまたは導電性ボールが配設さ
    れていることを特徴とする多層回路基板。
  2. 【請求項2】 上記導電性物質は、金属粒子と、熱硬化
    性樹脂または熱可塑性樹脂とからなる導電性ペーストで
    あることを特徴とする請求項1に記載の多層回路基板。
  3. 【請求項3】 上記導電性物質層は、電解めっき処理に
    よって形成された電解銅めっきであることを特徴とする
    請求項1に記載の多層回路基板。
  4. 【請求項4】 上記多層化基板を構成する各回路基板
    は、そのビアホール位置に対応して、そのビアホールに
    電気的接続された突起状導体が形成されていることを特
    徴とする請求項1ないし3のいずれかに記載の多層回路
    基板。
  5. 【請求項5】 上記突起状導体は、導電性ペーストから
    形成されることを特徴とする請求項4に記載の多層回路
    基板。
  6. 【請求項6】 上記ビルドアップ配線層のビアホールの
    一部は、上記多層化基板に形成されたビアホールの直上
    に位置して、そのビアホールに直接接続されていること
    を特徴とする請求項1〜5のいずれかに記載の多層回路
    基板。
  7. 【請求項7】上記多層化基板を構成する各回路基板の絶
    縁性基材は、ガラス布エポキシ樹脂基材、ガラス布ビス
    マレイミドトリアジン樹脂基材、ガラス布ポリフェニレ
    ンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基
    材、アラミド不織布−ポリイミド樹脂基材、から選ばれ
    るいずれかの硬質基材から形成されることを特徴とする
    請求項1〜6のいずれかに記載の多層回路基板。
  8. 【請求項8】 上記多層化基板を構成する各回路基板の
    絶縁性基材は、厚さが20〜100μmのガラス布エポ
    キシ樹脂基材から形成され、前記充填ビアホール径は5
    0〜250μmであることを特徴とする請求項7に記載
    の多層回路基板。
  9. 【請求項9】 上記多層化基板を構成する各回路基板の
    ビアホールは、パルスエネルギーが0.5〜100m
    J、パルス幅が1〜100μs、パルス間隔が0.5ms
    以上、ショット数が3〜50の条件で、ガラス布エポキ
    シ樹脂基材の表面に照射される炭酸ガスレーザによって
    形成された開口に対して形成されたことを特徴とする請
    求項8に記載の多層回路基板。
JP2000245650A 1999-11-26 2000-08-14 多層回路基板 Expired - Fee Related JP4592890B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000245650A JP4592890B2 (ja) 1999-11-26 2000-08-14 多層回路基板
TW089124881A TW512653B (en) 1999-11-26 2000-11-23 Multilayer circuit board and semiconductor device
PCT/JP2000/008291 WO2001039267A1 (fr) 1999-11-26 2000-11-24 Carte de circuit imprime multicouches et dispositif semi-conducteur
EP00977912A EP1156525A4 (en) 1999-11-26 2000-11-24 MULTILAYER CONDUCTOR PLATE AND SEMICONDUCTOR COMPONENT
KR1020017006409A KR100763692B1 (ko) 1999-11-26 2000-11-24 다층 회로기판 및 반도체 장치
EP06025045A EP1760778A3 (en) 1999-11-26 2000-11-24 Multilayer circuit board
CNB008030944A CN1319157C (zh) 1999-11-26 2000-11-24 多层电路板和半导体装置
US09/821,460 US6534723B1 (en) 1999-11-26 2000-11-24 Multilayer printed-circuit board and semiconductor device
MYPI20011869A MY127326A (en) 2000-08-14 2001-04-19 Multilayer printed-circuit board and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33553499 1999-11-26
JP11-335534 1999-11-26
JP2000245650A JP4592890B2 (ja) 1999-11-26 2000-08-14 多層回路基板

Publications (2)

Publication Number Publication Date
JP2001217544A true JP2001217544A (ja) 2001-08-10
JP4592890B2 JP4592890B2 (ja) 2010-12-08

Family

ID=26575206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000245650A Expired - Fee Related JP4592890B2 (ja) 1999-11-26 2000-08-14 多層回路基板

Country Status (1)

Country Link
JP (1) JP4592890B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224750A (ja) * 2008-03-18 2009-10-01 Samsung Electro Mech Co Ltd 多層プリント基板及びその製造方法
JP2009253270A (ja) * 2008-04-02 2009-10-29 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2009253262A (ja) * 2008-04-03 2009-10-29 Samsung Electro Mech Co Ltd 多層プリント回路基板およびその製造方法
KR100956889B1 (ko) * 2008-03-25 2010-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102484951A (zh) * 2009-09-02 2012-05-30 松下电器产业株式会社 印刷电路板、积层多层基板及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198946A (ja) * 1992-01-23 1993-08-06 Furukawa Electric Co Ltd:The 多層プリント回路基板の製造方法
JPH07240582A (ja) * 1994-02-28 1995-09-12 Hitachi Ltd 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JPH1126945A (ja) * 1997-07-07 1999-01-29 Toagosei Co Ltd 多層プリント配線板の製造方法
JPH1154926A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 片面回路基板およびその製造方法
JPH1154934A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH11214846A (ja) * 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板
JPH11251754A (ja) * 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198946A (ja) * 1992-01-23 1993-08-06 Furukawa Electric Co Ltd:The 多層プリント回路基板の製造方法
JPH07240582A (ja) * 1994-02-28 1995-09-12 Hitachi Ltd 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JPH1154926A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 片面回路基板およびその製造方法
JPH1154934A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH1126945A (ja) * 1997-07-07 1999-01-29 Toagosei Co Ltd 多層プリント配線板の製造方法
JPH11251754A (ja) * 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板
JPH11214846A (ja) * 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224750A (ja) * 2008-03-18 2009-10-01 Samsung Electro Mech Co Ltd 多層プリント基板及びその製造方法
JP2011077537A (ja) * 2008-03-18 2011-04-14 Samsung Electro-Mechanics Co Ltd 多層プリント基板及びその製造方法
KR100956889B1 (ko) * 2008-03-25 2010-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009253270A (ja) * 2008-04-02 2009-10-29 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2009253262A (ja) * 2008-04-03 2009-10-29 Samsung Electro Mech Co Ltd 多層プリント回路基板およびその製造方法
CN102484951A (zh) * 2009-09-02 2012-05-30 松下电器产业株式会社 印刷电路板、积层多层基板及其制造方法

Also Published As

Publication number Publication date
JP4592890B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
KR100763692B1 (ko) 다층 회로기판 및 반도체 장치
US6376049B1 (en) Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
KR100906931B1 (ko) 필드 바이어 구조를 갖는 다층프린트 배선판
WO2008053833A1 (fr) Tableau de câblage imprimé multicouche
WO2007074941A1 (ja) 多層プリント配線板
JP4592891B2 (ja) 多層回路基板および半導体装置
JP4824202B2 (ja) 半田ペースト、その半田ペーストを用いて形成した半田バンプを有する多層プリント配線板および半導体チップ
JP4592889B2 (ja) 多層回路基板
JP2003332739A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP4592929B2 (ja) 多層回路基板
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP2001217356A (ja) 多層回路基板および半導体装置
JP4592890B2 (ja) 多層回路基板
JP4159136B2 (ja) 多層プリント配線板
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP4037697B2 (ja) 多層化回路基板およびその製造方法
JP2004335505A (ja) 多層プリント配線板
JP4017451B2 (ja) 多層化回路基板およびその製造方法
JP4748889B2 (ja) 多層プリント配線板の製造方法
JP2002204075A (ja) 多層プリント配線板の製造方法
JP2002271027A (ja) 多層プリント配線板
JP2004079554A (ja) 片面回路基板およびその製造方法
JP2002204076A (ja) 多層プリント配線板およびその製造方法
JP2004311705A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4592890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees