[go: up one dir, main page]

JPH09115829A - アルミニウム配線部を有する半導体装置およびその製造方法 - Google Patents

アルミニウム配線部を有する半導体装置およびその製造方法

Info

Publication number
JPH09115829A
JPH09115829A JP7268172A JP26817295A JPH09115829A JP H09115829 A JPH09115829 A JP H09115829A JP 7268172 A JP7268172 A JP 7268172A JP 26817295 A JP26817295 A JP 26817295A JP H09115829 A JPH09115829 A JP H09115829A
Authority
JP
Japan
Prior art keywords
film
aluminum
titanium
orientation
aluminum film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7268172A
Other languages
English (en)
Inventor
Koichi Kusuyama
幸一 楠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP7268172A priority Critical patent/JPH09115829A/ja
Priority to GB9621415A priority patent/GB2306774B/en
Priority to US08/730,598 priority patent/US5869901A/en
Priority to KR1019960046188A priority patent/KR970023857A/ko
Priority to DE19642740A priority patent/DE19642740A1/de
Publication of JPH09115829A publication Critical patent/JPH09115829A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】アルミニウム配線を、（１１１）配向チタンア
ルミニウム膜と（１１１）配向アルミニウム膜、ないし
は（１１１）配向チタンアルミニウム膜と（１１１）配
向アルミニウム合金膜の２層構造とすることによって、
エレクトロマイグレーション耐性の高い、高（１１１）
配向のアルミニウム配線を有する信頼性の高い半導体装
置およびその製造方法を提供する。 【解決手段】半導体基板上に、絶縁膜を介して（１１
１）配向性を持つチタンアルミニウム膜と、該チタンア
ルミニウム膜上に、エピタキシャル成長させた（１１
１）配向性を持つアルミニウム膜、またはアルミニウム
合金膜からなる導体層を形成したアルミニウム配線部を
有する半導体装置とするものである。このような構造と
することにより、アルミニウム配線のエレクトロマイグ
レーション耐性を向上することができ、信頼性の高い半
導体装置の配線構造が実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板表面に
アルミニウム膜、もしくはアルミニウムを主成分とする
合金膜から構成されるアルミニウム配線部を有する半導
体装置およびその製造方法に関する。
【０００２】
【従来技術】シリコンを代表とする半導体を用いた半導
体装置の配線材料としては、通常、アルミニウム、もし
くはアルミニウムを主成分とし、シリコン、銅、パラジ
ウム、チタン、スカンジウム、ボロン等を含むアルミニ
ウム合金膜が用いられる。これらのアルミニウム配線
は、電流を流すと電子によってアルミニウム原子が押し
流される現象、いわゆるエレクトロマイグレーション現
象によって性能が劣化し信頼性が低下することがよく知
られている。このようなエレクトロマイグレーション現
象は、配線に流れる電流の密度の増加、配線の温度の上
昇によって加速されるため、半導体装置、特にメモリ素
子等の微細化、すなわち高集積度化の進んだデバイス
や、大密度の電流を取り扱うパワーデバイスにおいて、
極めて重大な問題となっている。エレクトロマイグレー
ション耐性の高い半導体装置用アルミニウム配線として
は、従来、アルミニウム膜中に銅等を添加したアルミニ
ウム合金膜等が用いられ、種々の改善技術が提案されて
いる。中でも、アルミニウム膜自体の結晶構造に着目し
た場合、Ｘ線回折法によってアルミニウム膜の配向性を
評価したときの（１１１）配向が強いアルミニウム膜の
エレクトロマイグレーション耐性は高いことが知られて
いる。このような知見は、影山らの報告〔Proc. of 29t
h International Reliability Physics Symposium, 199
1, p97〕、または、H. Shibata、M.Murota、K. Hashimo
toらの報告〔Japanese Journal of Applied Physics, V
ol.32 (1993) p.4479〜4484〕等によって知られてい
る。また、（１１１）配向の半値幅とエレクトロマイグ
レーション耐性の関係についても、豊田、金子、川ノ上
蓮沼らの報告〔LSI配線における原子輸送、応力問題研
究会予稿集ｐ.19〜20、主催：応用物理学会薄膜・表面
分科会、1994年5月27日、東京〕によって、アルミニウ
ム膜のＸ線回折の（１１１）ピークの半値幅が狭いアル
ミニウム配線ほどエレクトロマイグレーション耐性が高
いことが知られている。一般に、アルミニウム膜の結晶
構造は面心立方格子で、最稠密面である（１１１）面を
表面、界面とすることによって系のエネルギーを最小に
することができるため、（１１１）配向を示す。しか
し、シリコン酸化膜上に形成したアルミニウム膜におい
ては、（１１１）配向性が悪く、Ｘ線回折の（１１１）
ピークの半値幅が数度以上と広い。これは、次のような
原因によるものと考えられる。すなわち、半導体装置の
製造工程で、アルミニウム膜を形成する工程における半
導体基板の加熱温度はアルミニウム、ないしはアルミニ
ウム合金の融点と比較して、融点以下ではあるが相対的
に高い。このため、アルミニウム膜の成膜工程の初期過
程で、アルミニウム膜が連続膜として成長する以前に
は、アルミニウム膜は図７に示すように島状に成長す
る。この時、島状のアルミニウム膜５７の表面は、エネ
ルギー的に最も安定な（１１１）面を形成し、下地の絶
縁膜５１の表面と島状のアルミニウム膜５７を構成する
結晶の（１１１）面の間には、アルミニウムと下地の膜
との濡れ角によって決まる傾き、例えば、下地膜として
シリコン酸化膜を用いた場合には数度程度の傾きが存在
する。アルミニウム膜の形成が進行して、アルミニウム
膜が連続膜として成長した後には、下地の絶縁膜５１の
表面とアルミニウム膜の表面は平行となるが、下地の絶
縁膜５１の表面とアルミニウム膜の（１１１）面の関係
は、アルミニウム膜の形成初期過程の状態を保持するた
め、アルミニウム膜の表面と（１１１）面は数度程度の
傾斜角を有する。このようなアルミニウム膜において
は、Ｘ線回折法で表面に平行な結晶方位を測定した場合
に（１１１）配向性の強度が弱く、エレクトロマイグレ
ーション耐性が低い。このような知見については、例え
ば、上記した豊田、金子、川ノ上蓮沼らの報告〔LSI配
線における原子輸送、応力問題研究会予稿集ｐ.19〜2
0、主催：応用物理学会薄膜・表面分科会、1994年5月27
日、東京〕らの報告によって広く知られている。このよ
うなアルミニウム膜の例として、図８に、シリコン基板
上にシリコン熱酸化膜を５０ｎｍ形成し、ＤＣマグネト
ロンスパッタ法で１％シリコン入りアルミニウム膜を２
μｍ形成した場合のＸ線回折法によるアルミニウム（１
１１）反射ロッキングカーブを示す。このロッキングカ
ーブより、アルミニウム膜を構成する結晶の（１１１）
面がアルミニウム膜表面に対して平均４.５度傾いてい
ること、（１１１）反射ロッキングカーブのピークの半
値幅が６.７度と広く、アルミニウム膜の膜質は必ずし
も良くないことが分かる。アルミニウム膜の（１１１）
配向性を改善するための手法としては、アルミニウム
膜と格子定数の近い窒化チタン膜上にアルミニウム膜を
エピタキシャル成長する方法、非晶質膜を下地膜とし
て利用する方法、アルミニウムと反応性の高い金属膜
を下地膜として利用する方法等が知られている。アルミ
ニウム膜と格子定数の近い窒化チタン膜上に、アルミニ
ウム膜をエピタキシャル成長する方法は、Kageyama,Has
himoto,Onodaらの報告〔29th Annual Proceeding of In
ternational Reliability Physics Symposium, p.97〜1
01, 主催：Institute of Electrical and Electronics
Engineers, 1991〕等によって知られている。この方法
は、アルミニウム膜と同様に（１１１）配向性を持ち、
アルミニウム膜の格子定数（０.４０４９ｎｍ）に近い
格子定数を持つ窒化チタン膜（０.４２３９ｎｍ）上
に、アルミニウム膜をエピタキシャル成長することによ
って、アルミニウム膜の（１１１）配向性を向上するこ
とを目的とした技術である。また、非晶質膜、例えば非
晶質Ｔａ−Ａｌ膜を下地膜として利用する方法は、上記
の豊田、金子、川ノ上蓮沼らの報告〔LSI配線における
原子輸送、応力問題研究会予稿集ｐ.19〜20、主催：応
用物理学会薄膜・表面分科会、1994年5月27日、東京〕
等によって知られている。この方法は、アルミニウム膜
の成長の初期段階で、下地の表面エネルギーを大きくす
ることによって、アルミニウム膜の成長様式を島状成長
から層状成長に近づけ、アルミニウム膜の（１１１）配
向性を向上することを目的としている。また、アルミニ
ウムと反応性の高い金属を下地膜として利用する方法
は、例えば、特開平５ー９０２６８号公報に提案されて
いる。この方法は、アルミニウムと反応性の高い金属が
下地にあると、成長初期にアルミニウムがアルミニウム
同士で結合して、島状成長するよりも平に成長した方が
エネルギーの点で有利になるためで、平に成長するアル
ミニウム膜はアルミニウムの表面エネルギーが最も小さ
くなる（１１１）が配向した一軸配向膜となることを利
用している。
【０００３】
【発明が解決しようとする課題】上述したアルミニウム
配線の（１１１）配向性を改善するための手法におい
て、下記のような問題点が存在する。まず、アルミニウ
ム膜と格子定数の近い窒化チタン膜上にアルミニウム膜
をエピタキシャル成長する方法は、アルミニウム膜の格
子定数（０.４０４９ｎｍ）と窒化チタン膜（０.４２３
９ｎｍ）の格子の不整合が約４.５％と大きいという問
題がある。一般に、下地膜と形成される膜の間の格子不
整合が５％程度まではエピタキシャル成長が可能である
とされるが、格子不整合が大きいほど形成される膜の結
晶性、配向性は低下する。したがって、アルミニウム膜
の下地膜として窒化チタン膜を利用することは、エピタ
キシャル成長を利用してアルミニウム膜の配向性を向上
する観点からは、必ずしも充分であるとは言えない。次
に、非晶質膜を下地膜として利用する方法では、非晶質
膜を形成することが難しく、アルミニウム膜のステップ
カバレッジが劣化するという問題がある。すなわち、非
晶質膜（アモルファス膜）の形成方法には、析出法、急
冷法、凝縮法等が知られているが、いずれの場合にも、
非晶質膜の形成中、およびアルミニウム膜の形成中の基
板温度を、非晶質膜の結晶化温度より低くする必要があ
る。このような知見は、金原、魚住らの解説〔応用物
理、第４５巻、第１２号、１１６５頁〜１１７１頁、１
９７６年、「蒸着による非晶質薄膜の生成」〕等によっ
て知られている。一般に、金属の結晶化温度は酸化物等
と比較して低く、例えば、金属であるＣｒで２２０Ｋ
（絶対温度）、合金であるＳｎ−Ｃｕで６０Ｋ程度であ
る。したがって、非晶質膜を形成するためには、基板を
冷却しながら成膜する必要があり、水冷装置、液体窒素
あるいは液体ヘリウムによる冷却装置が必要となる。ま
た、非晶質膜上にアルミニウム膜を形成する際にも、非
晶質膜を結晶化させないように低温でアルミニウム膜を
成膜する必要がある。したがって、段差部におけるステ
ップカバレッジの改善を目的とした基板の昇温が制限さ
れることになる。また、一般に、半導体装置の配線用の
アルミニウム膜の成膜方法としてスパッタ法や蒸着法等
の真空中、ないしは減圧下で膜を形成する方法が用いら
れるが、下地膜として非晶質膜を利用する場合は、真空
の質を向上するために基板の昇温も制限され、この点で
も好ましくない。また、アルミニウムと反応性の高い金
属を下地膜として利用する方法においては、下地金属の
厚さに上限が存在する。すなわち、下地金属の膜厚が５
００Åを越えると、下地層の表面に凹凸が現われて、そ
の上の（１１１）配向性が低下することが知られてい
る。このような下地金属の厚さの上限は、コンタクト部
において、該下地金属膜をアルミニウムとシリコンのバ
リアメタルとして利用する場合に、バリア性の不十分の
原因となり好ましくない。また、アスペクト比の高いコ
ンタクト孔が存在する半導体装置において、平坦部の下
地金属膜の厚さに上限が存在すると、コンタクト孔の底
部および側壁部に十分な厚さの下地金属膜を形成するこ
とが難しく、場合によっては不連続な下地金属膜が形成
される。このような不連続の下地金属膜やコンタクト孔
の底部および側壁部の下地金属膜の厚さの不足は、バリ
ア性の低下や、アルミニウム膜の成長過程における初期
のアルミニウムの島状成長の原因となり好ましくない。
【０００４】本発明の目的は、上記従来技術における問
題点を解消するものであり、アルミニウム配線を、（１
１１）配向チタンアルミニウム膜と（１１１）配向アル
ミニウム膜、ないしは（１１１）配向チタンアルミニウ
ム膜と（１１１）配向アルミニウム合金膜の２層構造と
することによって、エレクトロマイグレーション耐性の
高い、高（１１１）配向のアルミニウム配線部を有する
信頼性の高い半導体装置およびその製造方法を提供する
ことにある。
【０００５】
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、半導体基板上に、絶縁膜を介して、少なく
とも（１１１）配向性を持つチタンアルミニウム膜と、
該チタンアルミニウム膜上に、エピタキシャル成長した
（１１１）配向性を持つアルミニウム膜、もしくはアル
ミニウム合金膜からなる導体層を形成した構造のアルミ
ニウム配線部を有する半導体装置とするものである。こ
のように、アルミニウム配線の下地として（１１１）配
向のチタンアルミニウム膜を用いることにより、該チタ
ンアルミニウム膜と結晶格子定数のほぼ等しい高（１１
１）配向のアルミニウム膜、もしくはアルミニウム合金
膜をエピタキシャル成長することが可能となる。その結
果、アルミニウム膜、もしくはアルミニウム合金膜は、
強い（１１１）配向性と、狭い半値幅を持つようになり
エレクトロマイグレーション耐性が向上し、信頼性の高
い半導体装置のアルミニウム配線構造が得られる。ま
た、本発明は請求項２に記載のように、請求項１におい
て、絶縁膜とチタンアルミニウム膜との間にチタン膜を
設けたアルミニウム配線部を有する半導体装置とするも
のであって、このような構造とすることにより、上記請
求項１の共通の効果に加えて、上記チタン膜上に成膜す
る（１１１）配向性を持つチタンアルミニウム膜の形成
が容易となり、高（１１１）配向性を持つアルミニウム
膜、もしくはアルミニウム合金膜からなるエレクトロマ
イグレーション耐性の良好な信頼性の高いアルミニウム
配線構造が得られる。また、本発明は請求項３に記載の
ように、請求項１において、絶縁膜とチタンアルミニウ
ム膜との間に窒化チタン膜からなる単層膜、もしくは窒
化チタン膜とチタン膜からなる２層膜を設けたアルミニ
ウム配線部を有する半導体装置とするものである。この
ような構造とすることによって、上記請求項１の共通の
効果に加えて、上記窒化チタン膜、もしくは窒化チタン
膜とチタン膜からなる２層膜上に成膜する（１１１）配
向性を持つチタンアルミニウム膜の形成が容易となり、
高（１１１）配向性を持つアルミニウム膜、もしくはア
ルミニウム合金膜からなるエレクトロマイグレーション
耐性の良好な信頼性の高いアルミニウム配線構造が得ら
れる。また、本発明は請求項４に記載のように、請求項
２において、絶縁膜とチタンアルミニウム膜との間に窒
化チタン膜からなる単層膜、もしくは窒化チタン膜とチ
タン膜からなる２層膜を設けたアルミニウム配線部を有
する半導体装置とするものである。このような構造とす
ることによって、上記請求項１の共通の効果に加えて、
上記窒化チタン膜、もしくは窒化チタン膜とチタン膜か
らなる２層膜によって拡散層とアルミニウム配線の界面
部におけるアロイピットの発生とシリコン固相エピタキ
シャル成長の発生を防止する能力を高めることが可能と
なり、良好で信頼性の高いアルミニウム配線構造が得ら
れる。また、本発明は請求項５に記載のように、アルミ
ニウム配線部を有する半導体装置の製造方法において、
半導体基板上に絶縁膜を形成する工程と、上記絶縁膜上
に、直接、もしくはチタン膜を介して、（１１１）配向
性を持つチタンアルミニウム膜を形成する工程と、上記
チタンアルミニウム膜上に（１１１）配向性を持つアル
ミニウム膜、もしくはアルミニウム合金膜をエピタキシ
ャル成長する工程を、少なくとも用いるものである。こ
のような製造工程とすることにより、アルミニウム配線
を、（１１１）配向チタンアルミニウム膜と（１１１）
配向アルミニウム膜、ないしは（１１１）配向チタンア
ルミニウム膜と（１１１）配向アルミニウム合金膜の２
層構造とすることが可能となり、エレクトロマイグレー
ション耐性の高い、高（１１１）配向のアルミニウム配
線を有する信頼性の高い半導体装置を歩留まり良く製造
することができる。また、本発明によれば、チタンアル
ミニウムをアルミニウム膜の下地膜として利用したこと
により、従来から半導体装置の製造工程においてアルミ
ニウム膜のパターニング加工の際に利用されているドラ
イエッチング技術を容易に適用することが可能となる。
本発明に用いるチタンアルミニウム膜は、従来の半導体
装置のバリアメタルとして実績のあるチタンと、主たる
配線材料であるアルミニウムによって構成されるので、
被エッチング物質をプラズマガス中の化学反応によって
蒸気圧の高い化合物に変えることによりエッチングを行
うドライエッチング技術の適用が容易となる。また、本
発明は請求項６に記載のように、アルミニウム配線部を
有する半導体装置の製造方法において、半導体基板上に
絶縁膜を形成する工程と、上記絶縁膜上にチタン膜を形
成する工程と、上記チタン膜上に、基板温度２６０℃以
上でアルミニウム膜を形成することによって、上記チタ
ン膜とアルミニウム膜とを合金化反応させて（１１１）
配向性を持つチタンアルミニウム膜を形成する工程と、
上記チタンアルミニウム膜上に、（１１１）配向性を持
つアルミニウム膜、もしくはアルミニウム合金をエピタ
キシャル成長する工程を、少なくとも用いるものであ
る。このような製造工程とすることににより、チタン膜
とアルミニウム膜との合金化反応によって（１１１）配
向性を持つチタンアルミニウム膜を容易に形成すること
が可能となり、エレクトロマイグレーション耐性の高
い、高（１１１）配向のアルミニウム配線を有する信頼
性の高い半導体装置を歩留まりよく実現できる効果があ
る。さらに、チタンアルミニウム膜の下地としてチタン
膜を形成し、該チタン膜とアルミニウム膜との合金化反
応でチタンアルミニウム膜を形成した場合は、最終のア
ルミニウム配線構造としてチタン膜が残存するか否かに
かかわらず、チタン膜表面ではアルミニウム原子のマイ
グレーションが容易となるため、コンタクト部をはじめ
とする段差部におけるアルミニウム膜のカバレッジが良
好となる。また、本発明は請求項７に記載のように、ア
ルミニウム配線部を有する半導体装置の製造方法におい
て、半導体基板上に絶縁膜を形成する工程と、上記絶縁
膜上に窒化チタン膜、もしくは窒化チタン膜とチタン膜
からなる２層膜を形成する工程と、上記窒化チタン膜、
もしくは窒化チタン膜とチタン膜からなる２層膜上に、
（１１１）配向性を持つチタンアルミニウム膜を形成す
る工程と、上記チタンアルミニウム膜上に（１１１）配
向性を持つアルミニウム膜、もしくはアルミニウム合金
膜をエピタキシャル成長する工程を、少なくとも用いる
ものである。このような製造工程とすることににより、
（１１１）配向性を持ち、アルミニウム膜の格子定数に
近い格子定数を有する窒化チタン膜上に、（１１１）配
向性を持つチタンアルミニウム膜のエピタキシャル成長
が容易となり、さらに（１１１）配向性を持つチタンア
ルミニウム膜上に、（１１１）配向性を有するアルミニ
ウム膜またはアルミニウム合金膜を、高（１１１）配向
にエピタキシャル成長することが可能となり、エレクト
ロマイグレーション耐性の高い、高（１１１）配向のア
ルミニウム配線を有する信頼性の高い半導体装置を歩留
まりよく製造できる。また、アルミニウムと反応性の高
い金属を下地膜として利用する方法の問題点である、下
地金属の厚さに上限があるという問題が生じない。アル
ミニウムと反応性の高い金属を下地膜として利用する方
法においては、下地金属の膜厚が５００Åを越えると下
地層の表面に凹凸が現われ、その上に成膜される薄膜の
（１１１）配向性が低下するが、本発明による下地のチ
タンアルミニウム膜と、その上部に形成するアルミニウ
ム膜のエピタキシャル成長を利用しているため、例えば
１０００Åのチタン膜を下地膜として適用した場合で
も、アルミニウム膜の（１１１）配向性を向上させるこ
とができる。したがって、コンタクト部において下地金
属膜をアルミニウムとシリコンのバリアメタルとして適
用する場合においても膜厚を十分に確保することが可能
となる。また、アスペクト比の高いコンタクト孔が存在
する半導体装置においても、コンタクト孔の底部および
側壁部に十分な厚さの下地金属膜を形成することができ
ると共に、平坦部の下地金属膜の厚さに制限されること
なく、（１１１）配向性の良好なアルミニウム膜を形成
することが可能となる。
【０００６】本発明の半導体装置のアルミニウム配線構
造の特徴は、（１１１）配向性を持つチタンアルミニウ
ム膜と、該チタンアルミニウム膜上にエピタキシャル成
長した（１１１）配向性を持つアルミニウム膜からなる
導体層によって構成することにより、アルミニウム膜の
（１１１）配向性を向上し、その半値幅を狭くすること
によってエレクトロマイグレーション耐性を向上するこ
とを基本とするものであり、以下に示す本発明者による
種々の実験の結果ならびに知見に基づくものである。な
お、本発明のアルミニウム配線部を有する半導体装置に
おいて、下地膜と、その上に形成した膜において、１以
上の結晶面が平行に成長した場合を“エピタキシャル成
長”と定義した。したがって、（１１１）配向性を持つ
チタンアルミニウム膜上に、エピタキシャル成長した
（１１１）配向性を持つアルミニウム膜の場合、チタン
アルミニウム膜とアルミニウム膜の界面と平行に、チタ
ンアルミニウム（１１１）およびアルミニウム（１１
１）が形成されているが、チタンアルミニウム膜および
アルミニウム膜を形成する個々の結晶粒について見た場
合は、隣接したチタンアルミニウム結晶粒とアルミニウ
ム結晶粒の（１１１）以外の結晶面が平行であるとは限
らない。これは、チタンアルミニウム膜とアルミニウム
膜を構成する結晶粒の大きさの違い、およびそれぞれの
融点の違いに起因しているものと考えられる。半導体装
置を製造するために利用される一般的な成膜装置、例え
ば、ＤＣマグネトロンスパッタ装置などで形成したチタ
ンアルミニウム膜は、アルミニウム膜と比較して結晶粒
が小さい。このようなチタンアルミニウム膜の上に、ア
ルミニウム膜を形成し、かつエピタキシャル成長した場
合に、成膜の初期過程、すなわちチタンアルミニウム結
晶粒よりアルミニウム結晶粒の方が同程度のうちは、チ
タンアルミニウム結晶粒とアルミニウム結晶粒のそれぞ
れの結晶面は一致する。ところが、アルミニウム膜厚が
増加すると、隣接するアルミニウム結晶粒同士が合併
し、より大きな結晶粒を形成することにより単位体積あ
たりの界面の面積が小さくなり、表面・界面エネルギー
を小さくして、より安定な状態に落ち着く。この時、表
面は（１１１）面を維持するため（１１１）配向性は変
化しない。一方、チタンアルミニウム膜は、アルミニウ
ム膜より融点が高いため、アルミニウム成膜時の基板加
熱温度程度、高々６００℃以下では結晶粒の再成長によ
る結晶粒径の増大は起こらない。したがって、隣接する
結晶粒に合併されたアルミニウム結晶粒においては、下
地のチタンアルミニウム膜の結晶粒と上部のアルミニウ
ム膜の結晶粒の結晶面のうち（１１１）面は平行である
が他の結晶面は平行とならない。他方、隣接するアルミ
ニウム結晶粒を合併した結晶粒、少なくともその一部
は、下地のチタンアルミニウム膜を構成する結晶粒と
（１１１）面以外にも平行な結晶面を有する。以上のこ
とから本発明のアルミニウム配線構造では、下地膜とそ
の上に形成した膜において、１以上の結晶面、主に（１
１１）が平行に成長した場合を広義の意味で“エピタキ
シャル成長”と定義するものである。
【０００７】次に、本発明の実験について説明する。ま
ず、実験に用いた試料は、半導体基板としてＳｉ（１０
０）基板を、その上の絶縁膜として５０ｎｍのシリコン
熱酸化膜を、さらに導体層として、ＤＣマグネトロンス
パッタ法でチタン膜を１００ｎｍ、１％シリコン入りア
ルミニウム膜を２μｍ形成した。なお、アルミニウム膜
の成膜時の基板温度は２６０℃であった。次に、この試
料をＸ線回折法を用いてアルミニウム膜の配向性、アル
ミニウム膜の配向性を示す半値幅、アルミニウム膜とチ
タン膜の反応性について評価した。その結果、試料のア
ルミニウム膜の（１１１）配向が極めて良いこと、その
半値幅が狭いことが判明した。このときの、Ｘ線回折の
アルミニウム（１１１）反射のロッキングカーブを図９
に示す。測定は、上述した図８（従来技術）の場合と同
一の条件で行った。図８のシリコン酸化膜を下地膜とし
て利用した場合のアルミニウム（１１１）反射のロッキ
ングカーブと比較して、図９に示した下地膜としてチタ
ン膜を用いた場合は、アルミニウム膜の（１１１）面と
アルミニウム膜の表面が平行で、ピークの半値幅が０.
９７度と狭く（１１１）配向性が良いことが分かる。ま
た、（１１１）反射のピークのＸ線強度は、下地にチタ
ンアルミニウム膜がない図８の場合の１６ｋ（カウント
／秒）に対して、図９の場合は６５ｋ（カウント／秒）
と強く、この点からも（１１１）配向性が良いことを示
している。
【０００８】次に、本発明者は、チタン膜上に形成した
アルミニウム膜の（１１１）配向性が良い理由を解明す
るために、断面透過型電子顕微鏡写真の観察と電子線回
折像の観察を行った。その結果を、図１０（ａ）、
（ｂ）に示す。なお、図１０（ａ）は、断面透過型電子
顕微鏡写真をスケッチして図面化したものであり、図１
０（ｂ）は、電子線回折像をスケッチして図面化したも
のである。図１０（ａ）は、下地にチタン膜６０を有す
る試料の断面透過型電子顕微鏡写真のスケッチ図面を示
すもので、シリコン基板５８上に、酸化膜５９、チタン
膜６０、チタンアルミニウム膜６１およびアルミニウム
膜６２が積層されていることを示すものである。そし
て、図１０（ｂ）に示す、図１０（ａ）のチタン膜６０
とアルミニウム膜６２の界面付近の電子線回折像の結果
より、試料はチタン膜、チタンアルミニウム膜、アルミ
ニウム膜の３層構造を有し、チタンアルミニウム膜 ６
１の（１１１）面とアルミニウム膜６２の（１１１）面
が平行で、チタンアルミニウム膜６１上にアルミニウム
膜６２がエピタキシャル成長していることが判明した。
なお、上述したように本発明においては、多結晶チタン
アルミニウム膜上に多結晶アルミニウム膜を成長した場
合でも、結晶がある定まった方位関係で成長する場合に
はすべて「エピタキシャル成長」と表現した。また、本
発明の実験試料は、アルミニウム膜の成膜後、熱処理を
実施していないので、図１０（ａ）で観察されたチタン
アルミニウム膜６１は、チタン膜６０上にアルミニウム
膜６２を形成する初期の段階で、下地のチタン膜６０と
スパッタされて飛来したアルミニウム原子が反応するこ
とによって形成されたものと考えられる。以上に示した
ように、本発明者はチタン膜上にアルミニウム膜を形成
するとき、チタン膜とアルミニウム膜の界面に、（１１
１）配向性を持つチタンアルミニウム膜が形成された場
合に、アルミニウム膜の（１１１）配向性が極めて良好
であることを見出した。このような（１１１）配向性が
良好なアルミニウム膜は、配線としてエレクトロマイグ
レーション耐性が極めて高いことが期待できる。そこ
で、次に、図８（従来技術）に示したＸ線回折法によっ
て配向性を評価した１％シリコン入りアルミニウム膜
と、図１０（ｂ）に示したＸ線回折法によって配向性を
評価したチタンアルミニウム膜上にエピタキシャル成長
した高（１１１）配向の１％シリコン入りアルミニウム
膜について、エレクトロマイグレーション耐性の評価を
行った。その結果を図１１に示す。エレクトロマイグレ
ーション耐性の評価に用いたアルミニウム配線の寸法
は、配線長が５００μｍ、配線幅が１.５μｍ、アルミ
ニウム膜厚が２μｍである。また、評価条件は、基板温
度２００℃、印加した電流は定電流で、電流密度が１.
５×１０7（Ａ／ｃｍ2）となるようにコントロールして
いる。この時、アルミニウム配線温度は、ジュール発熱
により約３５０℃〜３９０℃に上昇している。 図１１
に示すように、通常の構造で形成した１％シリコン入り
アルミニウム配線と比較して、チタンアルミニウム膜上
にエピタキシャル成長した高（１１１）配向の１％シリ
コン入りアルミニウム配線は、エレクトロマイグレーシ
ョン寿命が著しく長く、寿命のばらつきも小さいことが
分かる。以上に示したように、チタン膜上にアルミニウ
ム膜を形成するとき、チタン膜とアルミニウム膜の界面
にチタンアルミニウム膜を形成したアルミニウム膜を配
線に用いることにより、エレクトロマイグレーション耐
性に優れた高信頼性のアルミニウム配線構造を実現でき
ることが分かる。次に、チタン膜上にアルミニウム膜を
形成するとき、チタン膜とアルミニウム膜の界面に、
（１１１）配向のチタンアルミニウム膜を形成すること
により、高（１１１）配向のアルミニウム膜が形成でき
る理由について説明する。まず、チタンアルミニウム膜
（ＴｉＡｌ）は、Ｌ１0型と呼ばれる正方晶の結晶構造
を持つが、ａ軸の格子定数が０.３９８ｎｍ、ｃ軸の格
子定数が０.４０５ｎｍで、ａ軸とｃ軸の格子定数がほ
ぼ等しく、面心立方晶構造に近いため、薄膜を形成した
ときの膜の配向は、エネルギー的に最も安定した（１１
１）配向となる。また、チタンアルミニウム膜の融点
は、チタンとアルミニウムの組成比にも依存するが、ア
ルミニウムの原子の比率が約４９％から約５６％の範囲
で、融点がおおむね１３５０℃から１４５０℃と、配線
に用いられるアルミニウム膜、ないしはアルミニウム合
金膜の融点（約６６０℃）と比較して十分に高い。した
がって、半導体装置の配線を形成する条件、すなわち、
成膜時の半導体基板の加熱を６００℃以下で行う場合
は、チタンアルミニウム膜は凝集しにくく、その成膜の
初期過程の早い段階から連続膜として形成され易く、シ
リコン酸化膜からなる下地上のアルミニウム膜やアルミ
ニウム合金膜と比較して島状成長する期間が短い。した
がって、チタンアルミニウム膜は、アルミニウム膜より
（１１１）配向し易く、成膜の初期過程から（１１１）
配向を持つ連続膜として形成され、チタンアルミニウム
膜を構成する（１１１）結晶面は、膜表面に対して平行
で、傾きを持たない。一方、面心立方晶であるアルミニ
ウム膜の格子定数は０.４０５ｎｍで、チタンアルミニ
ウム膜の格子定数とほぼ等しい。このため、チタンアル
ミニウム膜の上に形成したアルミニウム膜、もしくはア
ルミニウム合金膜は、図１２に示したように、それぞれ
の＜１１１＞軸における格子整合〔アルミニウム膜（１
１１）の格子間隔０.５７３ｎｍ／チタンアルミニウム
膜（１１１）の格子間隔０.５６８ｎｍ〕が約０.９９１
（約９９.１％）と良く、エピタキシャル成長すること
が可能である。この時のアルミニウム膜、もしくはアル
ミニウム合金膜の配向は、下地のチタンアルミニウム膜
の配向である（１１１）配向を引き継ぐことになる。こ
のように、アルミニウム膜の下地としてチタンアルミニ
ウム膜を用いた場合は、下地にシリコン酸化膜を利用し
た場合と比較して、高（１１１）配向で、Ｘ線回折の
（１１１）ピークの半値幅の狭いアルミニウム膜を形成
することが可能となる。さらに、チタンアルミニウム膜
を下地として利用した場合は、従来の窒化チタン膜（格
子定数：０.４２３９ｎｍ）とアルミニウム膜の格子整
合（アルミニウム（１１１）の格子間隔／窒化チタン
（１１１）の格子間隔＝約９５．５％）と比較して格子
整合が良好であるため、より（１１１）配向性の良いア
ルミニウム膜を形成することが可能となる。なお、アル
ミニウム膜における下地膜との格子整合と（１１１）配
向性については、上記のH.Shibata、M.Murota、K.Hashimo
toらの報告〔Japanese Journal of Applied Physics, V
ol.32 （1993） p.4479〜4484〕によって知られてい
る。また、本実験結果からも明らかなように、高（１１
１）配向のアルミニウム膜を形成するために必要な下地
膜は、（１１１）配向のチタンアルミニウム膜であり、
シリコン酸化膜等のアモルファス膜上、絶縁膜上に（１
１１）配向のチタンアルミニウム膜を形成したものを下
地膜として利用することによっても、高（１１１）配向
のアルミニウム膜を形成することができる。さらに、図
９におけるＸ線回折のアルミニウム（１１１）反射のロ
ッキングカーブを示した試料を、４００℃で１０分間、
窒素ガス雰囲気中で熱処理を実施した後、Ｘ線回折と電
子線回折を実施した。図１３にＸ線回折の測定結果、図
１４に電子線回折の結果を示す。図１３において、熱処
理後のアルミニウム膜の配向性、（１１１）ピークの半
値幅は、ほとんど変化がないことが分かる。一方、図１
４に示した電子線回折の結果より、アルミニウム膜とチ
タン膜、ないしはチタンアルミニウム膜の反応が進行
し、Ｔｉ3Ａｌが形成されることが分かる。この結果よ
り、一度（１１１）配向のチタンアルミニウム膜上に高
（１１１）配向のアルミニウム膜が形成された後は、ア
ルミニウム膜を融点以下の温度で熱処理しても、アルミ
ニウム膜とチタン膜、ないしはチタンアルミニウム膜の
反応は進行するが、アルミニウム膜の配向性は極端には
劣化せず、エレクトロマイグレーション耐性に優れた高
信頼性のアルミニウム配線構造を実現できることが分か
る。以上に示したように、（１１１）配向のチタンアル
ミニウム膜上に形成したアルミニウム膜、もしくはアル
ミニウム合金膜は（１１１）配向が強く、エレクトロマ
イグレーション耐性が高いため、信頼性の高い半導体装
置のアルミニウム配線構造として極めて有効である。
【０００９】
【発明の実施の形態】
〈第１の実施の形態〉図１に本実施の形態の一例を示
す。図において、半導体基板１０上に、絶縁膜１１を形
成する。絶縁膜１１としては、例えば、熱酸化膜、ＣＶ
Ｄ法で形成したシリコン酸化膜、ＰＳＧ膜、ＢＰＳＧ
膜、ＳＯＧ塗布膜等、または、これらの膜の組み合わせ
を用いる。次に、（１１１）配向のチタンアルミニウム
膜１２を形成する。（１１１）配向のチタンアルミニウ
ム膜の形成方法としては、チタンアルミニウムターゲッ
トを用いたスパッタ法、蒸着法等を用いる。このように
して形成したチタンアルミニウム膜は、表面エネルギー
的に安定な（１１１）配向を持つ。次に、（１１１）配
向のチタンアルミニウム膜１２上に、（１１１）配向の
アルミニウム膜１３をエピタキシャル成長する。（１１
１）配向のアルミニウム膜１３の形成方法としては、
（１１１）配向のチタンアルミニウム膜１２と同様に、
スパッタ法、蒸着法等を用いる。この時、（１１１）配
向のチタンアルミニウム膜１２上に、（１１１）配向の
アルミニウム膜１３をエピタキシャル成長するために
は、（１１１）配向のチタンアルミニウム膜１２を形成
した後、大気、もしくは酸素、炭素、窒素等がチタンア
ルミニウム膜１２の表面と反応したり、表面に吸着する
恐れのあるガスに暴露することなく、（１１１）配向の
アルミニウム膜１３を形成することが望ましい。また、
（１１１）配向のアルミニウム膜１３として、シリコ
ン、銅、パラジウム、チタン、スカンジウム、ボロンの
うちのいずれかの元素、もしくは、これらの元素のうち
の複数の元素を０.１〜４％含むアルミニウム合金膜を
用いることができる。
【００１０】〈第２の実施の形態〉図２に、本実施の形
態の一例を示す。図において、半導体基板２０上に、絶
縁膜２１を形成する。絶縁膜２１としては、例えば、熱
酸化膜、ＣＶＤ法で形成したシリコン酸化膜、ＰＳＧ
膜、ＢＰＳＧ膜、ＳＯＧ塗布膜等、または、これらの膜
の組み合わせを用いる。次に、チタン膜２４を形成す
る。チタン膜２４の形成方法としては、チタンターゲッ
トを用いたスパッタ法、蒸着法等を用いる。ついで、チ
タン膜２４上に、（１１１）配向のアルミニウム膜２３
を形成する。この時、チタン膜２４を形成した後、大
気、もしくは酸素、炭素、窒素等がチタン膜２４の表面
と反応したり、表面に吸着する恐れのあるガスに暴露す
ることなく、（１１１）配向のアルミニウム膜２３を形
成することが望ましい。（１１１）配向のアルミニウム
膜２３の形成方法としては、チタン膜２４と同様に、ス
パッタ法、蒸着法等を用いる。さらに、（１１１）配向
のアルミニウム膜２３を形成する際に、半導体基板２０
を加熱することにより、チタン膜２４と（１１１）配向
のアルミニウム膜２３は反応し、（１１１）配向のアル
ミニウム膜２３の形成初期の段階では、（１１１）配向
のチタンアルミニウム膜２２が形成される。半導体基板
２０の加熱温度としては、本発明の課題を解決するため
の手段で述べたように、２６０℃以上とすることが好ま
しい。 この時、チタンアルミニウム膜２２は（１１
１）配向性を持ち、この（１１１）配向のチタンアルミ
ニウム膜 ２２上に連続的に形成されるアルミニウム膜
２３もエピタキシャル成長するため（１１１）配向性を
持つことになる。また、（１１１）配向のアルミニウム
膜 ２３として、シリコン、銅、パラジウム、チタン、
スカンジウム、ボロンのうちのいずれかの元素、もしく
は、これらの元素のうちの複数の元素を０.１〜４％含
むアルミニウム合金膜とすることも可能である。また、
チタン膜２４の初期の厚さ、（１１１）配向のアルミニ
ウム膜２３を形成する際の半導体基板２０の加熱温度、
および（１１１）配向のアルミニウム膜２３の成膜速度
をコントロールすることによって、（１１１）配向のチ
タンアルミニウム膜２２の形成速度および膜厚を制御す
ることができる。したがって、これらの成膜条件を制御
することによって、アルミニウム配線構造を図２に示し
たように配線層の最下層にチタン膜２４を残す構造とす
ることも、また、図３に示したように配線層の最下層に
チタン膜２４を残さない構造とすることも可能である。
【００１１】〈第３の実施の形態〉図４に、本発明の実
施の形態の一例を示す。図において、半導体基板３０上
に、絶縁膜３１を形成する。絶縁膜３１としては、例え
ば、熱酸化膜、ＣＶＤ法で形成したシリコン酸化膜、Ｐ
ＳＧ膜、ＢＰＳＧ膜、ＳＯＧ塗布膜等、または、これら
の膜の組み合わせを用いる。次に、チタン膜３５と窒化
チタン膜３６を形成する。窒化チタン膜３６の形成方法
としては、チタン膜３５をスパッタ法、蒸着法等を用い
て形成した後、窒素雰囲気中で熱処理を実施する方法、
ＣＶＤ法、窒素を含む雰囲気中で反応性スパッタを行う
方法等、いずれの手法を用いても良い。また、チタン膜
３５の表面側を窒素雰囲気中で熱処理を実施することに
よって、チタン膜３５と窒化チタン膜３６の２層構造と
することも可能である。次に、窒化チタン膜３６上に
（１１１）配向のチタンアルミニウム膜３２を形成す
る。成膜方法に関しては、第１の実施の形態と同様に、
（１１１）配向のチタンアルミニウム膜３２上に、（１
１１）配向のアルミニウム膜３３をエピタキシャル成長
する。また、（１１１）配向のアルミニウム膜３３とし
て、シリコン、銅、パラジウム、チタン、スカンジウ
ム、ボロンのうちのいずれかの元素、もしくは、これら
の元素のうちの複数の元素を０.１〜４％含むアルミニ
ウム合金膜を用いることも可能である。
【００１２】〈第４の実施の形態〉図５に、本実施の形
態の一例を示す。半導体基板４０上に、絶縁膜４１を形
成する。絶縁膜４１としては、例えば、熱酸化膜、ＣＶ
Ｄ法で形成したシリコン酸化膜、ＰＳＧ膜、ＢＰＳＧ
膜、ＳＯＧ塗布膜等、または、これらの膜の組み合わせ
を用いる。次に、チタン膜４５と窒化チタン膜４６を形
成する。窒化チタン膜４６の形成方法としては、チタン
膜４５をスパッタ法、蒸着法等を用いて形成した後、窒
素雰囲気中で熱処理を実施する方法、ＣＶＤ法、窒素を
含む雰囲気中で反応性スパッタ法等いずれの手法を用い
ても良い。また、チタン膜４５の表面側を窒素雰囲気中
で熱処理を実施することによって、チタン膜と窒化チタ
ン膜の２層構造とすることも可能である。次に、窒化チ
タン膜４６上に、チタン膜４４を形成する。成膜方法に
関しては第２の実施の形態などで示した方法と同様であ
る。すなわち、チタン膜４４上に、（１１１）配向のチ
タンアルミニウム膜４２を形成し、その上に、（１１
１）配向のアルミニウム膜４３を形成する。さらに、
（１１１）配向のアルミニウム膜４３を形成する際に、
半導体基板４０を加熱することによって、チタン膜４４
とアルミニウム膜４３が反応し、アルミニウム膜４３の
形成初期の段階にチタンアルミニウム膜４２が形成され
る。このようにして形成されたチタンアルミニウム膜４
２は（１１１）配向を持ち、このチタンアルミニウム膜
４２上に連続的に形成されるアルミニウム膜４３もエピ
タキシャル成長するため（１１１）配向を持つことにな
る。また、（１１１）配向のアルミニウム膜４３とし
て、シリコン、銅、パラジウム、チタン、スカンジウ
ム、ボロンのうちのいずれかの元素、もしくは、これら
の元素のうちの複数の元素を０.１〜４％含むアルミニ
ウム合金膜を用いることも可能である。また、チタン膜
４４の初期の厚さ、（１１１）配向のアルミニウム膜４
３を形成する際の半導体基板４０の加熱温度、および
（１１１）配向のアルミニウム膜４３の成膜速度をコン
トロールすることによって、（１１１）配向のチタンア
ルミニウム膜４２の形成速度および膜厚を制御すること
ができる。したがって、これらのパラメータによって最
終的な構造として、図５に示したように、（１１１）配
向のアルミニウム膜４３と窒化チタン膜４６の間にチタ
ン膜４４を残すことも、図６に示したように、（１１
１）配向のアルミニウム膜４３と窒化チタン膜４６の間
にチタン膜４４を残さない構造とすることも可能であ
る。
【００１３】
【発明の効果】本発明の半導体装置のアルミニウム配線
構造によれば、請求項１に記載のように、半導体基板上
に、絶縁膜を介して、少なくとも（１１１）配向性を持
つチタンアルミニウム膜と、該チタンアルミニウム膜上
に、エピタキシャル成長させた（１１１）配向性を持つ
アルミニウム膜、もしくはアルミニウム合金膜からなる
導体層を形成した構造のアルミニウム配線部を有する半
導体装置とするものである。このように、アルミニウム
配線の下地として（１１１）配向のチタンアルミニウム
膜を用いることにより、該チタンアルミニウム膜と結晶
格子定数のほぼ等しい高（１１１）配向のアルミニウム
膜、もしくはアルミニウム合金膜をエピタキシャル成長
することが可能となる。その結果、アルミニウム膜、も
しくはアルミニウム合金膜は、強い（１１１）配向性
と、狭い半値幅を持つようになりエレクトロマイグレー
ション耐性が向上し、信頼性の高い半導体装置のアルミ
ニウム配線構造が得られる。また、請求項２に記載のよ
うに、請求項１において、絶縁膜とチタンアルミニウム
膜との間にチタン膜を設けたアルミニウム配線部を有す
る半導体装置とするものであって、このような構造とす
ることにより、上記請求項１の共通の効果に加えて、上
記チタン膜上に形成する（１１１）配向性を持つチタン
アルミニウム膜の成膜が容易となり、高（１１１）配向
性を持つアルミニウム膜、もしくはアルミニウム合金膜
からなるエレクトロマイグレーション耐性の良好な信頼
性の高いアルミニウム配線構造が得られる。また、請求
項３に記載のように、請求項１において、絶縁膜とチタ
ンアルミニウム膜との間に窒化チタン膜からなる単層
膜、もしくは窒化チタン膜とチタン膜からなる２層膜を
設けたアルミニウム配線部を有する半導体装置とするも
のである。このような構造とすることによって、上記請
求項１の共通の効果に加えて、上記窒化チタン膜、もし
くは窒化チタン膜とチタン膜からなる２層膜上に成膜す
る（１１１）配向性を持つチタンアルミニウム膜の形成
が容易となり、高（１１１）配向性を持つアルミニウム
膜、もしくはアルミニウム合金膜からなるエレクトロマ
イグレーション耐性の良好な信頼性の高いアルミニウム
配線構造が得られる。また、請求項４に記載のように、
請求項２において、絶縁膜とチタンアルミニウム膜との
間に窒化チタン膜からなる単層膜、もしくは窒化チタン
膜とチタン膜からなる２層膜を設けたアルミニウム配線
部を有する半導体装置とするものである。このような構
造とすることによって、上記請求項１の共通の効果に加
えて、上記窒化チタン膜、もしくは窒化チタン膜とチタ
ン膜からなる２層膜上に成膜する（１１１）配向性を持
つチタンアルミニウム膜の形成が容易となり、高（１１
１）配向性を持つアルミニウム膜、もしくはアルミニウ
ム合金膜からなるエレクトロマイグレーション耐性の良
好な信頼性の高いアルミニウム配線構造が得られる。ま
た、上記窒化チタン膜によって、アルミニウム配線と半
導体基板のコンタクト部において発生するアロイピット
の形成やシリコン固相エピタキシャル成長による不良の
発生を制御することが可能となる。また、請求項５に記
載のように、アルミニウム配線部を有する半導体装置の
製造方法において、半導体基板上に絶縁膜を形成する工
程と、上記絶縁膜上に、直接、もしくはチタン膜を介し
て、（１１１）配向性を持つチタンアルミニウム膜を形
成する工程と、上記チタンアルミニウム膜上に（１１
１）配向性を持つアルミニウム膜、もしくはアルミニウ
ム合金膜をエピタキシャル成長する工程を、少なくとも
用いるものである。このような製造工程とすることにに
より、アルミニウム配線を、（１１１）配向チタンアル
ミニウム膜と（１１１）配向アルミニウム膜、ないしは
（１１１）配向チタンアルミニウム膜と（１１１）配向
アルミニウム合金膜の２層構造とすることが可能とな
り、エレクトロマイグレーション耐性の高い、高（１１
１）配向のアルミニウム配線を有する信頼性の高い半導
体装置を歩留まり良く製造することができる。また、本
発明によれば、チタンアルミニウムをアルミニウム膜の
下地膜として利用したことにより、従来から半導体装置
の製造工程においてアルミニウム膜のパターニング加工
の際に利用されているドライエッチング技術を容易に適
用することが可能となる。本発明に用いるチタンアルミ
ニウム膜は、従来の半導体装置のバリアメタルとして実
績のあるチタンと、主たる配線材料であるアルミニウム
によって構成されるので、被エッチング物質をプラズマ
ガス中の化学反応によって蒸気圧の高い化合物に変える
ことによりエッチングを行うドライエッチング技術の適
用が容易となる。また、請求項６に記載のように、アル
ミニウム配線部を有する半導体装置の製造方法におい
て、半導体基板上に絶縁膜を形成する工程と、上記絶縁
膜上にチタン膜を形成する工程と、上記チタン膜上に、
基板温度２６０℃以上でアルミニウム膜を形成すること
によって、上記チタン膜とアルミニウム膜とを合金化反
応させて（１１１）配向性を持つチタンアルミニウム膜
を形成する工程と、上記チタンアルミニウム膜上に、
（１１１）配向性を持つアルミニウム膜、もしくはアル
ミニウム合金をエピタキシャル成長する工程を、少なく
とも用いるものである。このような製造工程とすること
ににより、チタン膜とアルミニウム膜との合金化反応に
よって（１１１）配向性を持つチタンアルミニウム膜を
容易に形成することが可能となり、エレクトロマイグレ
ーション耐性の高い、高（１１１）配向のアルミニウム
配線を有する信頼性の高い半導体装置を歩留まりよく実
現できる。さらに、チタンアルミニウム膜の下地として
チタン膜を形成し、該チタン膜とアルミニウム膜との合
金化反応でチタンアルミニウム膜を形成した場合は、最
終のアルミニウム配線構造としてチタン膜が残存するか
否かにかかわらず、チタン膜表面ではアルミニウム原子
のマイグレーションが容易となるため、コンタクト部を
はじめとする段差部におけるアルミニウム膜のカバレッ
ジが良好になる。また、請求項７に記載のように、アル
ミニウム配線部を有する半導体装置の製造方法におい
て、半導体基板上に絶縁膜を形成する工程と、上記絶縁
膜上に窒化チタン膜、もしくは窒化チタン膜とチタン膜
からなる２層膜を形成する工程と、上記窒化チタン膜、
もしくは窒化チタン膜とチタン膜からなる２層膜上に、
（１１１）配向性を持つチタンアルミニウム膜を形成す
る工程と、上記チタンアルミニウム膜上に（１１１）配
向性を持つアルミニウム膜、もしくはアルミニウム合金
膜をエピタキシャル成長する工程を、少なくとも用いる
ものである。このような製造工程とすることににより、
（１１１）配向性を持ち、アルミニウム膜の格子定数に
近い格子定数を有する窒化チタン膜上に、（１１１）配
向性を持つチタンアルミニウム膜のエピタキシャル成長
が容易となり、さらに（１１１）配向性を持つチタンア
ルミニウム膜上に、（１１１）配向性を有するアルミニ
ウム膜またはアルミニウム合金膜を、高（１１１）配向
にエピタキシャル成長することが可能となり、エレクト
ロマイグレーション耐性の高い、高（１１１）配向のア
ルミニウム配線を有する信頼性の高い半導体装置を歩留
まりよく製造できる。さらに、アルミニウムと反応性の
高い金属を下地膜として利用する方法の問題点である、
下地金属の厚さに上限があるという問題が生じない。ア
ルミニウムと反応性の高い金属を下地膜として利用する
方法においては、下地金属の膜厚が５００Åを越えると
下地層の表面に凹凸が現われ、その上に成膜される薄膜
の（１１１）配向性が低下したが、本発明による下地の
チタンアルミニウム膜と、その上部に形成するアルミニ
ウム膜のエピタキシャル成長を利用しているため、例え
ば１０００Åのチタン膜を下地膜として適用した場合で
も、アルミニウム膜の（１１１）配向性を向上させるこ
とが可能となる。したがって、コンタクト部において下
地金属膜をアルミニウムとシリコンのバリアメタルとし
て適用する場合においても膜厚を十分に確保することが
可能となる。また、アスペクト比の高いコンタクト孔が
存在する半導体装置においても、コンタクト孔の底部お
よび側壁部に十分な厚さの下地金属膜を形成することが
できると共に、平坦部の下地金属膜の厚さに制限される
ことなく、（１１１）配向性の良好なアルミニウム膜を
形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態で例示した半導体装
置のアルミニウム配線構造の一例を示す模式図。
【図２】本発明の第２の実施の形態で例示した半導体装
置のアルミニウム配線構造の一例を示す模式図。
【図３】本発明の第２の実施の形態で例示した半導体装
置のアルミニウム配線構造の一例を示す模式図。
【図４】本発明の第３の実施の形態で例示した半導体装
置のアルミニウム配線構造の一例を示す模式図。
【図５】本発明の第４の実施の形態で例示した半導体装
置のアルミニウム配線構造の一例を示す模式図。
【図６】本発明の第４の実施の形態で例示した半導体装
置のアルミニウム配線構造の一例を示す模式図。
【図７】従来の絶縁膜上にアルミニウム膜を形成した場
合の成長過程の初期段階における成膜状態を示す模式
図。
【図８】従来のシリコン酸化膜上に形成した１％シリコ
ン入りアルミニウム膜のＸ線回折ロッキングカーブを示
すグラフ。
【図９】本発明のシリコン酸化膜上にチタン膜、１％シ
リコン入りアルミニウム膜を連続形成した場合のＸ線回
折ロッキングカーブを示すグラフ。
【図１０】図９に示すＸ線ロッキングカーブの測定に使
用した試料の断面透過電子顕微鏡写真のスケッチ図
（ａ）と電子線回折像のスケッチ図（ｂ）。
【図１１】従来のシリコン基板の熱酸化膜上にＤＣマグ
ネトロンスパッタ法で形成した１％シリコン入りアルミ
ニウム配線と、本発明のチタンアルミニウム膜上にエピ
タキシャル成長した高（１１１）配向の１％シリコン入
りアルミニウム配線とのエレクトロマイグレーション耐
性を比較して示す図。
【図１２】本発明のチタンアルミニウム膜（ａ）とアル
ミニウム膜（ｂ）との格子間隔を比較して示す模式図。
【図１３】図９におけるＸ線ロッキングカーブの測定に
使用した試料を４００℃、１０分間、窒素ガス中で熱処
理した後のＸ線回折ロッキングカーブを示すグラフ。
【図１４】図９におけるＸ線ロッキングカーブの測定に
使用した試料を４００℃、１０分間、窒素ガス中で熱処
理した後の電子線回折像のスケッチ図。
【符号の説明】
１０、２０、３０、４０、５０…半導体基板 １１、２１、３１、４１、５１…絶縁膜 １２、２２、３２、４２、…（１１１）配向のチタンア
ルミニウム膜 １３、２３、３３、４３…（１１１）配向のアルミニウ
ム（合金）膜 ２４、３５、４４、４５…チタン膜 ３６、４６…窒化チタン膜 ５７…島状のアルミニウム膜 ５８…シリコン基板 ５９…酸化膜 ６０…チタン膜 ６１…チタンアルミニウム膜 ６２…アルミニウム膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に、絶縁膜を介して、少なく
    とも（１１１）配向性を持つチタンアルミニウム膜と、
    該チタンアルミニウム膜上に、エピタキシャル成長した
    （１１１）配向性を持つアルミニウム膜、もしくはア
    ルミニウム合金膜からなる導体層を形成したことを特徴
    とするアルミニウム配線部を有する半導体装置。
  2. 【請求項２】請求項１において、絶縁膜とチタンアルミ
    ニウム膜との間にチタン膜を設けたことを特徴とするア
    ルミニウム配線部を有する半導体装置。
  3. 【請求項３】請求項１において、絶縁膜とチタンアルミ
    ニウム膜との間に窒化チタン膜からなる単層膜、もしく
    は窒化チタン膜とチタン膜からなる２層膜を設けたこと
    を特徴とするアルミニウム配線部を有する半導体装置。
  4. 【請求項４】請求項２において、絶縁膜とチタンアルミ
    ニウム膜との間に窒化チタン膜からなる単層膜、もしく
    は窒化チタン膜とチタン膜からなる２層膜を設けたこと
    を特徴とするアルミニウム配線部を有する半導体装置。
  5. 【請求項５】アルミニウム配線部を有する半導体装置の
    製造方法において、 半導体基板上に絶縁膜を形成する工程と、 上記絶縁膜膜上に、直接、もしくはチタン膜を介して、
    （１１１）配向性を持つチタンアルミニウム膜を形成す
    る工程と、 上記チタンアルミニウム膜上に（１１１）配向性を持つ
    アルミニウム膜、もしくはアルミニウム合金膜をエピタ
    キシャル成長する工程を、少なくとも含むことを特徴と
    するアルミニウム配線部を有する半導体装置の製造方
    法。
  6. 【請求項６】アルミニウム配線部を有する半導体装置の
    製造方法において、 半導体基板上に絶縁膜を形成する工程と、 上記絶縁膜上にチタン膜を形成する工程と、 上記チタン膜上に、基板温度２６０℃以上でアルミニウ
    ム膜を形成することによって、上記チタン膜とアルミニ
    ウム膜とを合金化反応させて（１１１）配向性を持つチ
    タンアルミニウム膜を形成する工程と、 上記チタンアルミニウム膜上に、（１１１）配向性を持
    つアルミニウム膜、もしくはアルミニウム合金をエピタ
    キシャル成長する工程を、少なくとも含むことを特徴と
    するアルミニウム配線部を有する半導体装置の製造方
    法。
  7. 【請求項７】アルミニウム配線部を有する半導体装置の
    製造方法において、 半導体基板上に絶縁膜を形成する工程と、 上記絶縁膜上に窒化チタン膜、もしくは窒化チタン膜と
    チタン膜からなる２層膜を形成する工程と、 上記窒化チタン膜、もしくは窒化チタン膜とチタン膜か
    らなる２層膜上に、（１１１）配向性を持つチタンアル
    ミニウム膜を形成する工程と、 上記チタンアルミニウム膜上に（１１１）配向性を持つ
    アルミニウム膜、もしくはアルミニウム合金膜をエピタ
    キシャル成長する工程を、少なくとも含むことを特徴と
    するアルミニウム配線部を有する半導体装置の製造方
    法。
JP7268172A 1995-10-17 1995-10-17 アルミニウム配線部を有する半導体装置およびその製造方法 Pending JPH09115829A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7268172A JPH09115829A (ja) 1995-10-17 1995-10-17 アルミニウム配線部を有する半導体装置およびその製造方法
GB9621415A GB2306774B (en) 1995-10-17 1996-10-14 Semiconductor device having aluminum interconnection
US08/730,598 US5869901A (en) 1995-10-17 1996-10-15 Semiconductor device having aluminum interconnection and method of manufacturing the same
KR1019960046188A KR970023857A (ko) 1995-10-17 1996-10-16 알루미늄 배선부를 갖는 반도체 장치 및 그 제조방법
DE19642740A DE19642740A1 (de) 1995-10-17 1996-10-16 Halbleiterbauelement mit einer Aluminium-Zwischenschaltung und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7268172A JPH09115829A (ja) 1995-10-17 1995-10-17 アルミニウム配線部を有する半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09115829A true JPH09115829A (ja) 1997-05-02

Family

ID=17454920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7268172A Pending JPH09115829A (ja) 1995-10-17 1995-10-17 アルミニウム配線部を有する半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5869901A (ja)
JP (1) JPH09115829A (ja)
KR (1) KR970023857A (ja)
DE (1) DE19642740A1 (ja)
GB (1) GB2306774B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269302B1 (ko) * 1997-07-23 2000-10-16 윤종용 반도체장치의금속배선및그형성방법
KR100316030B1 (ko) * 1997-12-30 2002-02-19 박종섭 반도체장치의알루미늄배선형성방법
JP2017168680A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087259A (en) * 1996-06-24 2000-07-11 Hyundai Electronics Industries Co., Ltd. Method for forming bit lines of semiconductor devices
JP3677135B2 (ja) 1997-01-09 2005-07-27 株式会社東芝 半導体集積回路とその製造方法
KR100244251B1 (ko) * 1997-06-19 2000-02-01 김영환 반도체 소자의 커패시터 제조 방법
JP3381767B2 (ja) * 1997-09-22 2003-03-04 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
JPH11243204A (ja) * 1998-02-25 1999-09-07 Matsushita Electric Ind Co Ltd アクティブマトリックス基板及びその液晶表示装置
KR100287179B1 (ko) * 1998-09-04 2001-04-16 윤종용 비트라인를포함하는반도체장치및그제조방법
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6383915B1 (en) * 1999-02-03 2002-05-07 Applied Materials, Inc. Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect
JP3437801B2 (ja) * 1999-07-28 2003-08-18 沖電気工業株式会社 半導体装置のための配線構造および配線形成方法
US6833623B2 (en) * 1999-08-11 2004-12-21 Micron Technology, Inc. Enhanced barrier liner formation for via
US6335557B1 (en) * 1999-11-17 2002-01-01 Agere Systems Guardian Corp. Metal silicide as a barrier for MOM capacitors in CMOS technologies
US6331460B1 (en) 1999-11-17 2001-12-18 Agere Systems Guardian Corp. Method of fabricating a mom capacitor having a metal silicide barrier
KR100367406B1 (ko) 2000-08-31 2003-01-10 주식회사 하이닉스반도체 고집적 반도체 소자의 게이트 형성방법
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
JP4752108B2 (ja) 2000-12-08 2011-08-17 ソニー株式会社 半導体装置およびその製造方法
ATE474071T1 (de) * 2003-08-11 2010-07-15 Honeywell Int Inc Target/trägerplatte-konstruktionen und herstellungsverfahren dafür
JP2006344635A (ja) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd 評価用半導体装置
US20080006098A1 (en) * 2006-07-07 2008-01-10 Infineon Technologies Sensor device and a method for its manufacturing
KR100840642B1 (ko) * 2006-12-05 2008-06-24 동부일렉트로닉스 주식회사 반도체 소자의 가드링 및 그 형성방법
US9698019B2 (en) * 2014-03-14 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. N-work function metal with crystal structure
US10453923B2 (en) * 2016-03-16 2019-10-22 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6783688B2 (ja) * 2017-03-14 2020-11-11 エイブリック株式会社 半導体装置および半導体装置の製造方法
US10354871B2 (en) * 2017-09-11 2019-07-16 General Electric Company Sputtering system and method for forming a metal layer on a semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
US4438450A (en) * 1979-11-30 1984-03-20 Bell Telephone Laboratories, Incorporated Solid state device with conductors having chain-shaped grain structure
JPH0687464B2 (ja) * 1986-12-17 1994-11-02 日本電装株式会社 アルミニウム合金配線装置およびその製造方法
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2937613B2 (ja) * 1991-07-16 1999-08-23 日本電気株式会社 薄膜配線およびその製造方法
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JPH05235416A (ja) * 1992-02-21 1993-09-10 Murata Mfg Co Ltd 強誘電体薄膜素子
JPH06268083A (ja) * 1993-03-11 1994-09-22 Sony Corp 半導体装置の配線
JP3422055B2 (ja) * 1993-11-08 2003-06-30 株式会社デンソー 半導体装置の電極配線
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
US5641992A (en) * 1995-08-10 1997-06-24 Siemens Components, Inc. Metal interconnect structure for an integrated circuit with improved electromigration reliability
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269302B1 (ko) * 1997-07-23 2000-10-16 윤종용 반도체장치의금속배선및그형성방법
KR100316030B1 (ko) * 1997-12-30 2002-02-19 박종섭 반도체장치의알루미늄배선형성방법
JP2017168680A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
GB2306774A (en) 1997-05-07
DE19642740A1 (de) 1997-04-24
GB9621415D0 (en) 1996-12-04
GB2306774B (en) 1997-12-17
KR970023857A (ko) 1997-05-30
US5869901A (en) 1999-02-09

Similar Documents

Publication Publication Date Title
JPH09115829A (ja) アルミニウム配線部を有する半導体装置およびその製造方法
US5409862A (en) Method for making aluminum single crystal interconnections on insulators
US6339020B1 (en) Method for forming a barrier layer
US5709958A (en) Electronic parts
US6001461A (en) Electronic parts and manufacturing method thereof
JPH01264258A (ja) 半導体装置およびその製造方法
JP4044236B2 (ja) 半導体装置の製造方法
EP0594286B1 (en) Electronic parts with metal wiring and manufacturing method thereof
JP3491237B2 (ja) 半導体装置の積層導電膜構造
JPH1064907A (ja) 電気的固体装置及びその製造方法
Kim et al. Diffusion barrier performance of chemically vapor deposited TiN films prepared using tetrakis‐dimethyl‐amino titanium in the Cu/TiN/Si structure
JP3315211B2 (ja) 電子部品
JPS59130488A (ja) 導電性金属を使用して平坦化非導電性層を製造する方法
JP4230713B2 (ja) 電子部品及びその製造方法
JPH1032203A (ja) 半導体装置の製造方法
JP3346794B2 (ja) 半導体装置及びその形成方法
JP4669108B2 (ja) 半導体装置用ＷＳｉ膜、半導体装置、半導体装置用ＷＳｉ膜の製造方法、及び半導体装置の製造方法
JPH0964044A (ja) 半導体装置及びその製造方法
JPH10209160A (ja) 配線及びそれを用いた表示装置
JPH09331034A (ja) 酸化物電極膜の形成方法
JPS60173867A (ja) 半導体表面に絶縁層を形成する方法
JP3528973B2 (ja) 半導体装置およびその製造方法
JP2795277B2 (ja) 半導体装置
JPH1197630A (ja) 強誘電体薄膜の製造方法及び強誘電体メモリ素子
JPH06275620A (ja) 半導体集積回路配線構造体