[go: up one dir, main page]

JPH0846603A - 信号断監視回路および信号周期検出回路 - Google Patents

信号断監視回路および信号周期検出回路

Info

Publication number
JPH0846603A
JPH0846603A JP6178732A JP17873294A JPH0846603A JP H0846603 A JPH0846603 A JP H0846603A JP 6178732 A JP6178732 A JP 6178732A JP 17873294 A JP17873294 A JP 17873294A JP H0846603 A JPH0846603 A JP H0846603A
Authority
JP
Japan
Prior art keywords
count value
value
counting
signal
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6178732A
Other languages
English (en)
Other versions
JP2697621B2 (ja
Inventor
Hitoshi Masuda
仁 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6178732A priority Critical patent/JP2697621B2/ja
Priority to US08/506,966 priority patent/US5568529A/en
Publication of JPH0846603A publication Critical patent/JPH0846603A/ja
Application granted granted Critical
Publication of JP2697621B2 publication Critical patent/JP2697621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07CTIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C3/00Registering or indicating the condition or the working of machines or other apparatus, other than vehicles
    • G07C3/02Registering or indicating working or idle time only
    • G07C3/04Registering or indicating working or idle time only using counting means or digital clocks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 クロック信号の断と任意周期のフレームパル
ス信号の断の双方をそれぞれ適切な断検出時間で検出で
きる信号断監視回路を提供する。 【構成】 第1のカウンタ12はクロック信号11を計
数し、フレームパルス信号13が到来するごとに初期化
される。第1および第2のラッチ回路15、17によっ
てフレームパルス信号13が前回到来したときと今回到
来したときの計数値を保持する。前回と今回の計数値が
所定の回数だけ連続して一致したときの計数値をフレー
ムパルス信号13の周期として第2のラッチ回路17に
保持する。これに所定の値を加算した値よりも第1のカ
ウンタ12の計数値が大きくなったとき計数動作を停止
させる。計数動作はフレームパルス信号13あるいはク
ロック信号11の断により停止するので、モノマルチバ
イブレータ32の出力を監視することによりこれらの断
を検出することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、信号の断を検出する信
号断監視回路に係わり、特に所定の周期で到来する信号
の断を検出する信号断監視回路に関する。
【0002】
【従来の技術】同期系のデータ伝送においては、送信側
はデータとともにクロック信号を送信し、受信側は送ら
れてきたデータをこのクロック信号に同期して取り込ん
でいる。また、データの始まるタイミングを受信側に知
らせるために、クロック信号とともにフレームパルス信
号を送信することが行われている。受信側はフレームパ
ルス信号が到来した時点をデータの開始するタイミング
として認識するようになっている。たとえば、1024
ビットで1フレームを構成してデータを送信する場合、
クロック信号の1024周期に1回の割合でフレームパ
ルス信号を周期的に送るようになっている。このような
同期系のデータ伝送では、クロック信号あるいはフレー
ムパルス信号のいずれかが断になると正常に通信を行う
ことができない。そこで、これらの信号の断を検出する
信号断監視回路を設け、信号の断が検出されたとき、予
め用意してある予備の伝送系に切り換えることが行われ
ている。
【0003】図5は従来から使用されている信号断監視
回路の概要を表わしたものである。フリップフロップ回
路101のデータ入力端子にはフレームパルス信号10
2が入力され、クロック端子にはクロック信号103が
入力されている。フリップフロップ回路101の出力は
トリガ信号104としてモノマルチバイブレータ105
に入力されている。モノマルチバイブレータ105には
図示しない外付けのコンデンサおよび抵抗が接続されて
いる。モノマルチバイブレータ105はトリガ信号10
4が入力されたとき外付けの抵抗およびコンデンサによ
って定まる時定数の長さだけパルス状の信号106を出
力するようになっている。時定数よりも短い時間間隔で
周期的にトリガ信号104を入力すれば、モノマルチバ
イブレータ105から連続した信号106を出力させる
ことができる。
【0004】この信号断監視回路の時定数はフレームパ
ルス信号102の周期よりも長い時間に設定してある。
モノマルチバイブレータ105のトリガ端子には、クロ
ック信号103の立ち上がりに同期してフレームパルス
信号102の値をサンプリングしたトリガ信号104が
入力される。したがって、クロック信号103とフレー
ムパルス信号102の双方が正常に到来しているとき
は、時定数よりも短い時間間隔でトリガ信号104が入
力されモノマルチバイブレータ105から連続した信号
が出力される。
【0005】フレームパルス信号102が断となった場
合には、フリップフロップ回路101の出力が変化しな
くなり、モノマルチバイブレータ105にトリガがかか
らなくなる。また、クロック信号103が断となったと
きもフリップフロップ回路101の出力は変化しなくな
り、モノマルチバイブレータ105にトリガがかからな
くなる。トリガ信号が入力されないとモノマルチバイブ
レータ105は前回トリガのかかった時点から時定数だ
けの時間が経過した時点で信号106の出力を停止す
る。したがって、モノマルチバイブレータ105の出力
106を断検出信号として使用し、これを監視すること
によって、フレームパルス信号102とクロック信号1
03の何れかが断となったことを検出することができ
る。
【0006】また、フレームパルス信号の断をデジタル
回路を用いて検出する信号断監視回路がある。カウンタ
によってクロック信号を計数し、フレームパルス信号が
到来するたびにこのカウンタの計数値をリセットする。
カウンタの計数値は、フレームパルス信号の周期の間で
計数できる値よりも大きい予め設定された値と比較され
ている。フレームパルス信号が断となったときは、カウ
ンタがリセットされなくなるので、その計数値が予め設
定された値よりも大きくなる。これを検出することによ
ってフレームパルス信号の断を検出することができる。
このような信号断監視回路については、特開平3−26
7833号公報に開示されている。
【0007】
【発明が解決しようとする課題】図5に示した信号断監
視回路ではモノマルチバイブレータの時定数はフレーム
パルス信号の周期に応じて設定される。たとえば、フレ
ームパルス信号の周期が、クロック信号の1000周期
分の長さに相当する場合には、モノマルチバイブレータ
の時定数はクロック信号の1000周期分以上の長さに
設定される。このため、フレームパルス信号が到来した
直後にクロック信号が断となるようなときは、これが検
出されるまでにほぼ設定された時定数と等しいだけの時
間がかかってしまう。このように断検出に時間がかかる
と、予備の伝送系への切り換えが遅くなり、クロック信
号が断となった後、正常な通信状態に復旧させるまでの
時間が長くかかってしまうという問題があった。
【0008】これを回避するために、フレームパルス信
号の断検出と、クロック信号の断検出をそれぞれ別々に
行う信号断監視回路もある。この回路はクロック信号を
トリガ信号として入力したモノマルチバイブレータを別
途設け、その時定数をクロック信号の数周期分の短い時
間に設定してある。しかし、モノマルチバイブレータを
別途設けると、外付けすべき抵抗やコンデンサの数が増
し、信号断監視回路の集積回路化が難しく、コストダウ
ンや小型化を図ることが困難になるという問題があっ
た。
【0009】また、特開平3−267833号公報に開
示されている信号断監視回路では、クロック信号が断と
なったときは計数動作が行われなくなるので、フレーム
パルス信号の断検出を行うことができなくなってしまう
という問題があった。しかも、クロック信号の断の検出
を行うこともできない。したがって、この信号断監視回
路でもやはりクロック信号の断を検出する回路を別途設
ける必要があり、信号断監視回路の回路構成が複雑にな
ってしまうという問題があった。
【0010】また、図5に示したの信号断監視回路で
は、モノマルチバイブレータに接続する外付けのコンデ
ンサや抵抗の値は、フレームパルス信号の周期に応じて
最適化して設定する必要がある。なぜならば、時定数を
必要以上に長くすると、断検出時間が長くなり、正常な
通信状態への復旧が一層遅れてしまうからである。この
ため、それぞれの通信状況、すなわちフレームパルス信
号の周期に対応して外付け部品を変更する必要があり、
この対応が煩雑であるという問題があった。また同様の
理由から特開平3−267833号公報に開示された信
号断監視回路においては、カウンタの計数値と比較され
る値をフレームパルス信号の周期に応じて予め設定しな
ければならず、その作業が煩雑であるという問題があっ
た。
【0011】そこで本発明の第1の目的は、クロック信
号の断とフレームパルス信号の断の双方をそれぞれ適切
な断検出時間で検出できる信号断監視回路を提供するこ
とにある。
【0012】本発明の第2の目的は、任意周期のフレー
ムパルス信号の断を検出することができる信号断監視回
路を提供することにある。
【0013】
【課題を解決するための手段】請求項1記載の発明で
は、クロック信号を計数する計数手段と、この計数手段
の計数値をその繰り返し周期が一定の所定のパルス信号
が到来した時点で初期化する初期化手段と、計数手段に
よって計数された値とこのパルス信号の繰り返し周期の
間に計数することができるクロック信号の数よりも大き
い予め定められた値とを比較する比較手段と、この比較
手段によって計数手段の計数値が予め定められた値より
も大きくなったことが検出された時点で計数手段の計数
動作を停止させる計数動作停止手段と、計数手段の計数
値を監視しこれが所定の期間にわたって変化しないとき
これを検出する計数動作停止検出手段とを信号断監視回
路に具備させている。
【0014】すなわち請求項1記載の発明では、計数手
段はクロック信号を計数しており、所定のパルス信号が
一定の繰り返し周期で到来するたびにその計数値は初期
化される。比較手段の比較値は繰り返し周期の間に計数
できるクロック信号の数よりも大きい値に予め設定され
ている。パルス信号が周期的に到来することによって計
数手段はその計数値がこの予め設定された値になる以前
に初期化される。パルス信号が断となったときは、計数
値が初期化されなくなり、計数手段の計数値は予め定め
られた値よりも大きくなり、このとき計数動作停止手段
によって計数動作は停止される。また、計数動作はクロ
ック信号が断となったときも停止する。したがって、計
数値を監視しこれが所定の期間にわたって変化しないと
きこれを検出することによって、パルス信号が断となっ
たこと、あるいはクロック信号が断となったことの双方
を検出することができる。
【0015】請求項2記載の発明では、クロック信号を
計数する第1の計数手段と、この第1の計数手段の計数
値を所定のパルス信号が到来するたびにその時点で初期
化する第1の初期化手段と、このパルス信号が到来した
時点でこの第1の計数手段の計数値を記憶する第1の計
数値記憶手段と、パルス信号が到来した時点でこの第1
の計数値記憶手段が記憶している値を記憶する第2の計
数値記憶手段と、パルス信号が到来するごとにこの第2
の計数値記憶手段が記憶している値と第1の計数値記憶
手段が記憶している値とを比較する第1の比較手段と、
この第1の比較手段の比較結果が第1の計数値記憶手段
が記憶している値と第2の計数値記憶手段が記憶してい
る値とが等しいことを表わしているとき1だけその計数
値を増加する第2の計数手段と、第1の比較手段の比較
結果が第1の計数値記憶手段が記憶している値と第2の
計数値記憶手段が記憶している値とが等しくないことを
表わしているときこの第2の計数手段の計数値を初期化
する第2の初期化手段と、第2の計数手段の計数値と予
め定められた値とを比較する第2の比較手段と、この第
2の比較手段の比較結果が第2の計数手段の計数値と予
め定められた値とが等しいことを表わしているとき第1
あるいは第2の計数値記憶手段の記憶している値をパル
ス信号の繰り返し周期に対応した値であると判定する周
期判定手段とを信号周期検出回路に具備させている。
【0016】すなわち請求項2記載の発明では、第1の
計数手段はクロック信号を計数するとともに、所定のパ
ルス信号が到来するたびにその計数値が初期化される。
パルス信号が前回到来したときの計数値と、今回到来し
たときの計数値をそれぞれ第1および第2の計数値記憶
手段に記憶し、前回と今回の計数値を比較する。比較結
果を基にこれらの計数値記憶手段に記憶されている計数
値が所定の回数だけ連続して一致したことを検出し、そ
のときの計数値をパルス信号の繰り返し周期に対応する
計数値であると判定している。これにより、パルス信号
の到来する周期がクロック信号の何周期に相当するかを
検出することができる。
【0017】請求項3記載の発明では、クロック信号を
計数する第1の計数手段と、この第1の計数手段の計数
値を所定のパルス信号が到来するたびにその時点で初期
化する第1の初期化手段と、このパルス信号が到来した
時点でこの第1の計数手段の計数値を記憶する第1の計
数値記憶手段と、パルス信号が到来した時点でこの第1
の計数値記憶手段が記憶している値を記憶する第2の計
数値記憶手段と、パルス信号が到来するごとにこの第2
の計数値記憶手段が記憶している値と第1の計数値記憶
手段が記憶している値とを比較する第1の比較手段と、
この第1の比較手段の比較結果が第1の計数値記憶手段
が記憶している値と第2の計数値記憶手段が記憶してい
る値とが等しいことを表わしているとき1だけその計数
値を増加する第2の計数手段と、第1の比較手段の比較
結果が第1の計数値記憶手段が記憶している値と第2の
計数値記憶手段が記憶している値とが等しくないことを
表わしているときこの第2の計数手段の計数値を初期化
する第2の初期化手段と、第2の計数手段の計数値と予
め定められた値とを比較する第2の比較手段と、この第
2の比較手段の比較結果が第2の計数手段の計数値と予
め定められた値とが等しいことを表わしているとき第1
あるいは第2の計数値記憶手段の記憶している値を保持
する保持手段と、この保持手段によって保持されている
値と第1の計数手段の計数値とを比較する第3の比較手
段と、この第3の比較手段によって第1の計数手段の計
数値が保持手段の保持している値よりも大きくなったこ
とが検出された時点で第1の計数手段の計数動作を停止
させる計数動作停止手段と、第1の計数手段の計数値を
監視しこれが所定の期間にわたって変化しないときこれ
を検出する計数動作停止検出手段とを信号断監視回路に
具備させている。
【0018】すなわち請求項3記載の発明では、まずパ
ルス信号の周期がクロック信号の何周期分に相当するか
を検出しその値を保持手段に保持する。その後、保持し
ている値よりも第1の計数手段の計数する計数値が大き
くなったことを検出したときにその計数動作を停止させ
ている。これにより検出した繰り返し周期よりも長い時
間にわたってパルス信号が到来しないとき第1の計数手
段の計数動作は停止する。またクロック信号が断となっ
たときも計数動作は停止する。したがって、計数値を監
視しこれが所定の時間にわたって変化しないときこれを
検出することによってパルス信号が断となったこと、あ
るいはクロック信号が断となったことの双方を検出する
ことができる。
【0019】請求項4記載の発明では、クロック信号を
計数する第1の計数手段と、この第1の計数手段の計数
値を所定のパルス信号が到来するたびにその時点で初期
化する第1の初期化手段と、このパルス信号が到来した
時点でこの第1の計数手段の計数値を記憶する第1の計
数値記憶手段と、パルス信号が到来した時点でこの第1
の計数値記憶手段が記憶している値を記憶する第2の計
数値記憶手段と、パルス信号が到来するごとにこの第2
の計数値記憶手段が記憶している値と第1の計数値記憶
手段が記憶している値とを比較する第1の比較手段と、
この第1の比較手段の比較結果が第1の計数値記憶手段
が記憶している値と第2の計数値記憶手段が記憶してい
る値とが等しいことを表わしているとき1だけその計数
値の増加する第2の計数手段と、第1の比較手段の比較
結果が第1の計数値記憶手段が記憶している値と第2の
計数値記憶手段が記憶している値とが等しくないことを
表わしているときこの第2の計数手段の計数値を初期化
する第2の初期化手段と、第2の計数手段の計数値と予
め定められた値とを比較する第2の比較手段と、この第
2の比較手段の比較結果が第2の計数手段の計数値と予
め定められた値とが等しいことを表わしているとき第1
あるいは第2の計数値記憶手段の記憶している値を保持
する保持手段と、この保持手段によって保持されている
値に所定の値を加算する加算手段と、この加算手段によ
って加算された結果の値と第1の計数手段の計数値とを
比較する第3の比較手段と、この第3の比較手段によっ
て第1の計数手段の計数値が加算手段によって加算され
た結果の値と等しいことが検出された時点で第1の計数
手段の計数動作を停止させる計数動作停止手段と、第1
の計数手段の計数値を監視しこれが所定の期間にわたっ
て変化しないときこれを検出する計数動作停止検出手段
とを信号断監視回路に具備させている。
【0020】すなわち請求項4記載の発明では、検出し
たパルス信号の繰り返し周期に対応する計数値に加算手
段によって所定の値を加算している。加算値によってパ
ルス信号についての断検出時間を設定することができ
る。
【0021】請求項5記載の発明では、計数手段あるい
は第1の計数手段はその計数値を複数ビットのディジタ
ル信号として出力するカウンタであって、計数動作停止
検出手段はこのディジダル信号の最下位ビットをトリガ
信号として入力するモノマルチバイブレータである。
【0022】すなわち請求項5記載の発明では、第1の
計数手段の出力するディジタル信号のうち最下位ビット
の信号によってモノマルチバイブレータにトリガをかけ
ている。これによりモノマルチバイブレータの時定数は
最下位ビットの信号の周期よりも長ければよいので、ク
ロック信号の断検出時間を短く設定することができる。
【0023】
【実施例】以下実施例につき本発明を詳細に説明する。
【0024】図1は本発明の一実施例における信号断監
視回路の概要を表わしたものである。信号断監視回路は
クロック信号11を計数する第1のカウンタ12を備え
ている。第1のカウンタ12にはロード信号としてフレ
ームパルス信号13が入力されるようになっている。第
1のカウンタ12はフレームパルス信号13が到来した
時点で、初期値として“0”がロードされるようになっ
ている。第1のカウンタ12は2の10乗まで計数する
ことができ、計数した値を10ビットのディジタル信号
14として出力するようになっている。第1のカンウタ
12の計数値を表わしたディジタル信号14は、第1の
ラッチ回路15に入力されている。第1のラッチ回路1
5はフレームパルス信号13が到来した時点で第1のカ
ウンタ12の計数値を保持するようになっている。第1
のラッチ回路15の出力するディジタル信号16の値は
第2のラッチ回路17によって保持されるようになって
いる。第2のラッチ回路17はフレームパルス信号13
が到来した時点で第1のラッチ回路15の出力16を保
持するようになっている。これらにより第1のラッチ回
路15には、今回フレームパルス信号13が到来した時
点の第1のカウンタ12の計数値が保持され、第2のラ
ッチ回路17には前回フレームパルス信号13が到来し
た時点の計数値が保持されるようになっている。そして
これらの値はフレームパルス信号13が到来するたびに
更新されるようになっている。
【0025】第1のラッチ回路15の出力16と第2の
ラッチ回路17の出力18は第1の比較回路19に入力
されている。第1の比較回路19は、入力された2つの
信号16、18の値が一致した場合には、一致したこと
を表わした一致信号21を出力するようになっている。
一方、一致しない場合には、不一致を表わした不一致信
号22を出力するようになっている。第2のカウンタ2
3は、第1の比較回路19から一致信号21が入力され
ると1だけカウントアップし、不一致信号22が入力さ
れるとカウント値がリセットされるようになっている。
第2のカウンタ23は“10”までカウントした以後は
カウント動作を停止し、カウント終了信号24を継続し
て出力するようになっている。加算回路25は、カウン
ト終了信号24が入力されると第2のラッチ回路17が
保持している値に、予め定められた値、ここでは“5”
を加算するようになっている。
【0026】第2のラッチ回路17のロード端子にはオ
ア回路26が接続されている。オア回路26にはフレー
ムパルス信号13とカウント終了信号24が入力されて
いる。フレームパルス信号13は負論理の信号であり、
信号が到来したときだけ“0”になる。一方カウント終
了信号24は正論理の信号であり、第2のカウンタ23
が“10”までカウントした時点で“1”になる。した
がって、カウント終了信号24が出力された以後は、第
2のラッチ回路17の保持している値はフレームパルス
信号13が到来しても更新されない。このように10回
連続して一致した時点におけるカンウント値を、カウン
ト終了信号24が出力された以後第2のラッチ回路17
は保持するようになっている。すなわち、フレームパル
ス信号13の周期に対応したクロック信号11の数を保
持している。加算回路25は第2のラッチ回路17の保
持している値に“5”を加えているので、加算回路25
の出力する値はフレームパルス信号13の周期よりも5
クロック分だけ長い時間に対応する値になっている。
【0027】加算回路25の出力27と第1のカウンタ
12の出力14は第2の比較回路28に入力されてい
る。第2の比較回路28は第1のカウンタ12の計数値
14が加算回路25の出力値27よりも大きくなった時
点で、カウント停止信号29を出力するようになってい
る。第1のカウンタ12はカウント停止信号29が入力
された以降は、クロック信号11のカウント動作を停止
するようになっている。ただし、フレームパルス信号1
3とカウント停止信号29が同時に入力されたときは、
フレームパルス信号13が優先されてカウント動作は停
止しないようになっている。第1のカウンタ12の出力
14のうち最下位ビットに対応する信号31は、トリガ
信号としてモノマルチバイブレータ32に入力されてい
る。第1のカウンタ12の最下位ビットが“0”から
“1”に変化したとき、モノマルチバイブレータ32に
トリガがかかるようになっている。モノマルチバイブレ
ータ32はトリガ信号31が入力された時点からクロッ
ク信号11の4周期分の長さに相当する時間だけ断検出
信号33を出力するようにその時定数が設定されてい
る。以下、このような構成の信号断監視回路の動作につ
いて説明する。
【0028】まず、信号断監視回路がフレームパルス信
号13の周期を検出するまでの動作について説明する。
【0029】フレームパルス信号13が到来した時点で
第1のカウンタ12の計数値は“0”にリセットされ
る。その後第1のカウンタ12はクロック信号11を基
に“0”からカウントアップしていく。つぎのフレーム
パルス信号13が到来した時点で第1のカウンタ12の
カウント値は第1のラッチ回路15に保持される。この
ときのカウント値が“1000”であったものとする。
第1のカウンタ12はフームパルス信号13の到来によ
って再びリセットされ、カウント値は“0”に戻る。フ
レームパルス信号13の周期が一定であれば、つぎにフ
レームパルス信号13が到来した時点で第1のカウンタ
12のカウント値も“1000”になる。そしてこの値
は第1のラッチ回路15に保持される。これと同時に第
2のラッチ回路17はそれまで第1のラッチ回路15が
保持していた値を保持する。こうして、今回、フレーム
パルス信号13が到来した時点における第1のカウンタ
12のカウント値は第1のラッチ回路15によって保持
され、前回のカウント値は第2のラッチ回路17によっ
て保持される。
【0030】第1の比較回路19はフレームパルス信号
13が到来するたびに第1のラッチ回路15の保持して
いる値と第2のラッチ回路17の保持している値を比較
する。これらの値が一致したとき、すなわち、フレーム
パルス信号13の周期が前回と今回で一致しているとき
は第1の比較回路19は一致信号21を出力する。第2
のカウンタ23は一致信号21をカウントアップする。
フレームパルス信号13の周期が前回と今回とで変化し
たときは、第1のラッチ回路15と第2のラッチ回路1
7の保持している値が不一致となり、第1の比較回路1
9は不一致信号22を出力する。第2のカウンタ23は
不一致信号22によってリセットされる。第2のカウン
タ23が“10”までカウントしたとき、すなわち10
周期の間フレームパルス信号13の周期が変化しなかっ
たとき第2のカウンタ23はカウント動作を停止し、カ
ウント終了信号24を出力する。
【0031】第2のカウンタ23からカウント終了信号
24が出力された後は、オア回路26によって第2のラ
ッチ回路17は第1のラッチ回路15の出力する値をリ
ロードしなくなり、10回連続して一致したときのカウ
ント値が以後保持される。こうして、信号断監視回路は
10回連続して一致したカウント値をフレームパルス信
号13の周期を表わした値として検出する。加算回路2
5は第2のラッチ回路17が保持している値に“5”を
加えた値を出力する。加算する値によって断検出時間を
設定することができる。
【0032】つぎに、クロック信号とフレームパルス信
号がともに正常に到来している場合における信号断監視
回路の動作について説明する。
【0033】図2はクロック信号およびフレームパルス
信号が正常に到来している場合における信号断監視回路
の各部の波形を表わしたものである。クロック信号11
(同図b)は継続的に到来しており、第1のカウンタ1
2はこれをカウントしている。フレームパルス信号13
(同図a)が到来した時点(時刻T11)で第1のカウン
タ12はリセットされ、そのカウント値14(同図d)
は“0”になる。フレームパルス信号13の周期はクロ
ック信号11の1000周期に相当するものとする。し
たがって、フレームパルス信号13が到来したときのカ
ウント値は“1000”になっている。図2では“N”
は“1000”を表わしている。時刻T 12に次のフレー
ムパルス信号13が到来すると第1のカウンタ12は再
びリセットされるので、第1のカウンタ12のカウント
値は“1000”より大きくなることがない。加算回路
25の出力は“1005”であるので、第2の比較回路
28からはカウント停止信号29は出力されず、第1の
カウンタ12は“1000”までを繰り返しカウントす
ることになる。
【0034】第1のカウンタ12の計数値を表わしたデ
ィジタル信号14のうち最下位ビットの信号31(同図
c)は、クロック信号11を2分周した周期の信号にな
っている。この信号31はモノマルチバイブレータ32
のトリガ信号として入力されおり、モノマルチバイブレ
ータ32はトリガがかかるたびにクロック信号11の4
周期分に相当するの長さの信号33を出力する。したが
って、第1のカウンタ12がカウント動作を行っている
間は、モノマルチバイブレータ32からは連続的に断検
出信号33(同図e)が出力される。このように、クロ
ック信号11とフレームパルス信号13がともに正常に
到来しているときは、第1のカウンタ12はカウント動
作を継続して行うので、モノマルチバイブレータ32か
ら連続してその値が“1”の断検出信号33が出力され
る。
【0035】つぎに、クロック信号が断となった場合に
おける信号断監視回路の動作を説明する。
【0036】図3はクロック信号が断となった場合にお
ける信号断監視回路の各部の波形を表わしたものであ
る。時刻T21にクロック信号11(同図b)が断になる
と、第1のカウンタ12はそれ以後カウントアップしな
くなる。したがって、最下位ビットの値31(同図c)
も変化しなくなり、モノマルチバイブレータ32にトリ
ガ信号が入力されなくなる。このため、最後にトリガ信
号が入力された時点(T 22)から4クロック分に相当す
る時間が経過した時点(T23)でモノマルチバイブレー
タ32の出力である断検出信号33(同図e)は“1”
から“0”に変化する。こうして、クロック信号11が
断になってから、4クロック以内に断検出信号33の値
が変化し、クロック信号11の断を短時間のうちに検出
することができる。
【0037】最後にフレームパルス信号が断となった場
合における信号断監視回路の動作を説明する。
【0038】図4はフレームパルス信号が断となった場
合における信号断監視回路の各部の波形を表わしたもの
である。時刻T31にフレームパルス信号13(同図a)
が断になったものとする。この場合、第1のカウンタ1
2が“1000”までカウントした時点(T32)になっ
てもフレームパルス信号13は到来しない。このため、
第1のカウンタ12はリセットされずに時刻T32以後は
“1000”を越えてカウントを継続する。第1のカウ
ンタ12のカウント値が“1005”まで達すると(時
刻T33)、第2の比較回路28はカウント停止信号29
(同図e)を出力する。図4ではカウント終了信号29
は時刻T33に“1”から“0”に変化している。これに
より第1のカウンタ12は時刻T33以後カウント動作を
停止する。カウント動作の停止によって最下位ビットの
値31(同図c)は変化しなくなり、モノマルチバイブ
レータ32にトリガ信号が入力されなくなる。したがっ
て、モノマルチバイブレータ32の出力する断検出信号
33(同図f)は、時刻T 33から4クロック分に相当す
る時間が経過した時点(T34)に“1”から“0”に変
化する。
【0039】こうして、フレームパルス信号13が断に
なるとそれ以後第1のカウンタ12がリセットされなく
なるので、カウント値が所定の値よりも大きくなりカウ
ント動作が停止される。カウント動作が停止することに
よってマルチバイブレータ32にトリガ信号が入力され
なくなり、フレームパルス信号13の断を検出すること
ができる。
【0040】このように、1つのモノマルチバイブレー
タによってクロック信号の断と、フレームパルス信号の
断の双方を検出することができるので、外付け部品の点
数が減り、信号断監視回路の集積回路化を図ることが容
易になる。さらに、モノマルチバイブレータの時定数を
フレームパルス信号の周期よりも短く設定することがで
きるので、クロック信号の断検出時間を短くすることが
できる。
【0041】以上説明した実施例では、フレームパルス
信号の周期を信号断監視回路によって検出したが、フレ
ームパルス信号の周期が既知の場合には、その周期に応
じた値を第2の比較回路に入力するようにしてもよい。
また、第1のラッチ回路および第2のラッチ回路によっ
て、前回の周期に対応するカウント値と今回の周期に対
応するカウント値を保持したが、記憶手段はラッチ回路
に限るものではない。
【0042】
【発明の効果】以上説明したように請求項1記載の発明
によれば、クロック信号を計数する計数手段をその繰り
返し周期が一定のパルス信号が到来するたびに初期化す
るとともに、計数値が所定の値よりも大きくなったとき
にその計数動作を停止させている。計数動作はクロック
信号が断となったときも停止するので、計数値が所定の
期間にわたって変化しないことを検出することで、パル
ス信号の断、あるいはクロック信号の断の双方を検出す
ることができる。また、計数値の変化しないことを検出
する所定の期間はパルス信号の周期よりも短く設定する
ことができるので、クロック信号の断を短い時間で検出
することができる。さらに1つの計数動作停止検出手段
によって2つの信号の断を検出しているので、信号断監
視回路の構成を簡略化でき、コストダウンおよび回路の
小型化を図ることができる。
【0043】また請求項2記載の発明によれば、第1の
計数手段によってクロック信号を計数し、パルス信号が
到来するごとにこれを初期化している。そしてパルス信
号が到来した時点の計数値が所定の回数連続して一致し
たことを検出したとき、その計数値をパルス信号の繰り
返し周期に対応した値であると判定している。これによ
り、計測中にパルス信号の周期が変動しても、その影響
を受けることなく安定した時点における繰り返し周期を
検出することができる。
【0044】さらに請求項3記載の発明によれば、到来
するパルス信号の周期を検出し、検出した周期を基準に
このパルス信号の断を検出している。これにより、外付
け部品や回路の設定を変更することなく任意周期のパル
ス信号の断を検出することができ、信号断監視回路の汎
用性を高くすることができる。
【0045】また請求項4記載の発明によれば、検出し
たパルス信号の周期に対応する計数値に加算手段によっ
て所定の値を加算しているので、加算値によってパルス
信号についての断検出時間を自由に設定することができ
る。
【0046】さらに請求項5記載の発明によれば、第1
の計数手段の出力するディジタル信号のうち最下位ビッ
トの信号によってモノマルチバイブレータにトリガをか
けている。これによりモノマルチバイブレータの時定数
は最下位ビットの信号の周期よりも長ければよいので、
クロック信号の断検出時間を短くすることができる。ま
た、1つのモノマルチバイブレータによって、2つの信
号の断を検出することができるので、時定数を設定する
ための外付け部品の点数がへり、信号断監視回路の集積
回路化を容易に図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例における信号断監視回路の回
路構成の概要を表わしたブロック図である。
【図2】フレームパルス信号とクロック信号の双方が正
常に到来している状態における信号断監視回路の各部の
波形を表わした各種波形図である。
【図3】クロック信号が断となったときにおける信号断
監視回路の各部の波形を表わした各種波形図である。
【図4】フレームパルス信号が断となったときにおける
信号断監視回路の各部の波形を表わした各種波形図であ
る。
【図5】従来から使用されている信号断監視回路の回路
構成の概要を表わしたブロック図である。
【符号の説明】
11 クロック信号 12、23 カウンタ 13 フレームパルス信号 15、17 ラッチ回路 19、28 比較回路 25 加算回路 32 モノマルチバイブレータ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 クロック信号を計数する計数手段と、 この計数手段の計数値をその繰り返し周期が一定の所定
    のパルス信号が到来した時点で初期化する初期化手段
    と、 前記計数手段によって計数された値とこのパルス信号の
    繰り返し周期の間に計数することができるクロック信号
    の数よりも大きい予め定められた値とを比較する比較手
    段と、 この比較手段によって前記計数手段の計数値が予め定め
    られた値よりも大きくなったことが検出された時点で前
    記計数手段の計数動作を停止させる計数動作停止手段
    と、 前記計数手段の計数値を監視しこれが所定の期間にわた
    って変化しないときこれを検出する計数動作停止検出手
    段とを具備することを特徴とする信号断監視回路。
  2. 【請求項2】 クロック信号を計数する第1の計数手段
    と、 この第1の計数手段の計数値を所定のパルス信号が到来
    するたびにその時点で初期化する第1の初期化手段と、 このパルス信号が到来した時点でこの第1の計数手段の
    計数値を記憶する第1の計数値記憶手段と、 前記パルス信号が到来した時点でこの第1の計数値記憶
    手段が記憶している値を記憶する第2の計数値記憶手段
    と、 前記パルス信号が到来するごとにこの第2の計数値記憶
    手段が記憶している値と前記第1の計数値記憶手段が記
    憶している値とを比較する第1の比較手段と、 この第1の比較手段の比較結果が前記第1の計数値記憶
    手段が記憶している値と前記第2の計数値記憶手段が記
    憶している値とが等しいことを表わしているとき1だけ
    その計数値を増加する第2の計数手段と、 前記第1の比較手段の比較結果が前記第1の計数値記憶
    手段が記憶している値と前記第2の計数値記憶手段が記
    憶している値とが等しくないことを表わしているときこ
    の第2の計数手段の計数値を初期化する第2の初期化手
    段と、 前記第2の計数手段の計数値と予め定められた値とを比
    較する第2の比較手段と、 この第2の比較手段の比較結果が前記第2の計数手段の
    計数値と予め定められた値とが等しいことを表わしてい
    るとき前記第1あるいは第2の計数値記憶手段の記憶し
    ている値を前記パルス信号の繰り返し周期に対応した値
    であると判定する周期判定手段とを具備することを特徴
    とする信号周期検出回路。
  3. 【請求項3】 クロック信号を計数する第1の計数手段
    と、 この第1の計数手段の計数値を所定のパルス信号が到来
    するたびにその時点で初期化する第1の初期化手段と、 このパルス信号が到来した時点でこの第1の計数手段の
    計数値を記憶する第1の計数値記憶手段と、 前記パルス信号が到来した時点でこの第1の計数値記憶
    手段が記憶している値を記憶する第2の計数値記憶手段
    と、 前記パルス信号が到来するごとにこの第2の計数値記憶
    手段が記憶している値と前記第1の計数値記憶手段が記
    憶している値とを比較する第1の比較手段と、 この第1の比較手段の比較結果が前記第1の計数値記憶
    手段が記憶している値と前記第2の計数値記憶手段が記
    憶している値とが等しいことを表わしているとき1だけ
    その計数値を増加する第2の計数手段と、 前記第1の比較手段の比較結果が前記第1の計数値記憶
    手段が記憶している値と前記第2の計数値記憶手段が記
    憶している値とが等しくないことを表わしているときこ
    の第2の計数手段の計数値を初期化する第2の初期化手
    段と、 前記第2の計数手段の計数値と予め定められた値とを比
    較する第2の比較手段と、 この第2の比較手段の比較結果が前記第2の計数手段の
    計数値と予め定められた値とが等しいことを表わしてい
    るとき前記第1あるいは第2の計数値記憶手段の記憶し
    ている値を保持する保持手段と、 この保持手段によって保持されている値と前記第1の計
    数手段の計数値とを比較する第3の比較手段と、 この第3の比較手段によって前記第1の計数手段の計数
    値が前記保持手段の保持している値よりも大きくなった
    ことが検出された時点で第1の計数手段の計数動作を停
    止させる計数動作停止手段と、 前記第1の計数手段の計数値を監視しこれが所定の期間
    にわたって変化しないときこれを検出する計数動作停止
    検出手段とを具備することを特徴とする信号断監視回
    路。
  4. 【請求項4】 クロック信号を計数する第1の計数手段
    と、 この第1の計数手段の計数値を所定のパルス信号が到来
    するたびにその時点で初期化する第1の初期化手段と、 このパルス信号が到来した時点でこの第1の計数手段の
    計数値を記憶する第1の計数値記憶手段と、 前記パルス信号が到来した時点でこの第1の計数値記憶
    手段が記憶している値を記憶する第2の計数値記憶手段
    と、 前記パルス信号が到来するごとにこの第2の計数値記憶
    手段が記憶している値と前記第1の計数値記憶手段が記
    憶している値とを比較する第1の比較手段と、 この第1の比較手段の比較結果が前記第1の計数値記憶
    手段が記憶している値と前記第2の計数値記憶手段が記
    憶している値とが等しいことを表わしているとき1だけ
    その計数値の増加する第2の計数手段と、 前記第1の比較手段の比較結果が前記第1の計数値記憶
    手段が記憶している値と前記第2の計数値記憶手段が記
    憶している値とが等しくないことを表わしているときこ
    の第2の計数手段の計数値を初期化する第2の初期化手
    段と、 前記第2の計数手段の計数値と予め定められた値とを比
    較する第2の比較手段と、 この第2の比較手段の比較結果が前記第2の計数手段の
    計数値と予め定められた値とが等しいことを表わしてい
    るとき前記第1あるいは第2の計数値記憶手段の記憶し
    ている値を保持する保持手段と、 この保持手段によって保持されている値に所定の値を加
    算する加算手段と、 この加算手段によって加算された結果の値と前記第1の
    計数手段の計数値とを比較する第3の比較手段と、 この第3の比較手段によって前記第1の計数手段の計数
    値が前記加算手段によって加算された結果の値と等しい
    ことが検出された時点で第1の計数手段の計数動作を停
    止させる計数動作停止手段と、 前記第1の計数手段の計数値を監視しこれが所定の期間
    にわたって変化しないときこれを検出する計数動作停止
    検出手段とを具備することを特徴とする信号断監視回
    路。
  5. 【請求項5】 前記計数手段あるいは前記第1の計数手
    段はその計数値を複数ビットのディジタル信号として出
    力するカウンタであって、前記計数動作停止検出手段は
    このディジダル信号の最下位ビットをトリガ信号として
    入力するモノマルチバイブレータであることを特徴とす
    る請求項1、請求項3または請求項4記載の信号断監視
    回路。
JP6178732A 1994-07-29 1994-07-29 信号周期検出回路および信号断監視回路 Expired - Lifetime JP2697621B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6178732A JP2697621B2 (ja) 1994-07-29 1994-07-29 信号周期検出回路および信号断監視回路
US08/506,966 US5568529A (en) 1994-07-29 1995-07-28 Signal disconnection monitor apparatus and signal period detection apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6178732A JP2697621B2 (ja) 1994-07-29 1994-07-29 信号周期検出回路および信号断監視回路

Publications (2)

Publication Number Publication Date
JPH0846603A true JPH0846603A (ja) 1996-02-16
JP2697621B2 JP2697621B2 (ja) 1998-01-14

Family

ID=16053619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6178732A Expired - Lifetime JP2697621B2 (ja) 1994-07-29 1994-07-29 信号周期検出回路および信号断監視回路

Country Status (2)

Country Link
US (1) US5568529A (ja)
JP (1) JP2697621B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297650B1 (ko) * 1998-12-31 2001-08-07 이정태 수신 디지탈 데이타의 감시 방법
WO2013008666A1 (ja) * 2011-07-08 2013-01-17 オリンパスメディカルシステムズ株式会社 撮像装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642391A (en) * 1995-12-15 1997-06-24 Conklin Instrument Corporation Method and apparatus for monitoring channel performance on a channel using alternate mark inversion protocols
US6229450B1 (en) 1999-03-15 2001-05-08 The Detroit Edison Company Power interruption monitoring apparatus
US7092829B2 (en) * 2003-01-31 2006-08-15 Advics Co., Ltd. Instantaneous wire interruption detection system for vehicle electrical system
WO2013012435A1 (en) 2011-07-18 2013-01-24 Hewlett-Packard Development Company, L.P. Security parameter zeroization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059415A (ja) * 1983-09-13 1985-04-05 Nec Corp クロック断検出回路
JPS6261115A (ja) * 1985-09-12 1987-03-17 Fujitsu Ltd クロツク断検出回路
JPH06204993A (ja) * 1993-01-07 1994-07-22 Toyo Commun Equip Co Ltd クロック断検出回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308472A (en) * 1979-12-03 1981-12-29 Gte Automatic Electric Labs Inc. Clock check circuit
US4691126A (en) * 1985-08-29 1987-09-01 Sperry Corporation Redundant synchronous clock system
US5287010A (en) * 1989-12-27 1994-02-15 Masao Hagiwara Device for preventing erroneous operation when the clock is interrupted in a controller
JPH03267833A (ja) * 1990-03-16 1991-11-28 Fujitsu Ltd クロック断検出回路
US5276844A (en) * 1991-08-05 1994-01-04 Ascom Autelca Ltd. Protection system for critical memory information
US5345489A (en) * 1992-06-16 1994-09-06 Nec Corporation Timer circuit having comparator comparing contents of counter and register
US5301171A (en) * 1993-06-01 1994-04-05 Honeywell Inc. Cross-monitored pair of clocks for processor fail-safe operation
US5410581A (en) * 1994-05-02 1995-04-25 Motorola, Inc. Apparatus and method for determining a time that a system's main power was inactive

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059415A (ja) * 1983-09-13 1985-04-05 Nec Corp クロック断検出回路
JPS6261115A (ja) * 1985-09-12 1987-03-17 Fujitsu Ltd クロツク断検出回路
JPH06204993A (ja) * 1993-01-07 1994-07-22 Toyo Commun Equip Co Ltd クロック断検出回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297650B1 (ko) * 1998-12-31 2001-08-07 이정태 수신 디지탈 데이타의 감시 방법
WO2013008666A1 (ja) * 2011-07-08 2013-01-17 オリンパスメディカルシステムズ株式会社 撮像装置

Also Published As

Publication number Publication date
US5568529A (en) 1996-10-22
JP2697621B2 (ja) 1998-01-14

Similar Documents

Publication Publication Date Title
US6098100A (en) Method and apparatus for detecting a wake packet issued by a network device to a sleeping node
KR950005940B1 (ko) 클럭 감시 회로
EP1237282B1 (en) Circuit for the detection of clock signal period abnormalities
JPH0846603A (ja) 信号断監視回路および信号周期検出回路
KR19980061837A (ko) Ipc의 이중화 버스 클럭 감시 회로
EP0449305A2 (en) Data processor for generating pulse signal in response to external clock
JPH06204993A (ja) クロック断検出回路
JPH05143480A (ja) 通信装置のための監視回路
US6072338A (en) Method of and device for determining pulse width
JP2538762B2 (ja) クロック断検出回路
JP2897404B2 (ja) データ伝送装置及び方法
JPH04360334A (ja) 調歩同期受信回路
KR100218467B1 (ko) 전화기 신호 자동인지 장치
JP2003186863A (ja) 受信回路
JP2004029947A (ja) クロック生成装置及びオーディオデータ処理装置
JPS63278414A (ja) クロック断検出回路
JPH0425240A (ja) バースト信号監視回路
SU1647865A1 (ru) Устройство формировани импульсов дл определени начала и конца серии импульсов
JP2586818B2 (ja) 監視回路
SU1113803A1 (ru) Устройство приоритетного прерывани дл микро-ЭВМ
SU1481771A1 (ru) Устройство дл контрол двух импульсных последовательностей
SU1420653A1 (ru) Устройство дл синхронизации импульсов
JPH05191236A (ja) クロック断検出回路
JPH0447325B2 (ja)
JPS63141138A (ja) 切替制御回路