[go: up one dir, main page]

JPH08335782A - 多層基板 - Google Patents

多層基板

Info

Publication number
JPH08335782A
JPH08335782A JP7140870A JP14087095A JPH08335782A JP H08335782 A JPH08335782 A JP H08335782A JP 7140870 A JP7140870 A JP 7140870A JP 14087095 A JP14087095 A JP 14087095A JP H08335782 A JPH08335782 A JP H08335782A
Authority
JP
Japan
Prior art keywords
heat sink
heat
substrate
power element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7140870A
Other languages
English (en)
Other versions
JP3671457B2 (ja
Inventor
Yasutomi Asai
浅井　　康富
Takashi Nagasaka
長坂　　崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP14087095A priority Critical patent/JP3671457B2/ja
Priority to US08/663,029 priority patent/US5731067A/en
Publication of JPH08335782A publication Critical patent/JPH08335782A/ja
Application granted granted Critical
Publication of JP3671457B2 publication Critical patent/JP3671457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】半導体素子等、パワー素子による発熱を効率的
に放熱する。 【構成】多層基板２は、アルミナよりなる３つの絶縁層
１ａ，１ｂ，１ｃを重ねて形成されている。多層基板２
の絶縁層１ａには熱伝達用導体としての充填金属４ａか
らなるヒートシンクＳ１が形成され、その下方の絶縁層
１ｂには熱伝達用導体としての充填金属４ｂからなるヒ
ートシンクＳ２が形成されている。ヒートシンクＳ１，
Ｓ２は、多層基板２の表層に対して平行となる図の横方
向に延設されている。このうちヒートシンクＳ２の横方
向の長さはヒートシンクＳ１の横方向の長さよりも大き
く、ヒートシンクＳ１，Ｓ２はピラミッド状に形成され
ている。ヒートシンクＳ１の上にはパワー素子６が搭載
されている。パワー素子６で発生した熱はヒートシンク
Ｓ１，Ｓ２を伝わって約４５°下方の方向に放熱され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は多層基板に関するもの
である。
【０００２】
【従来の技術】従来、多層基板においては、例えば図１
８に示すように、多層よりなるセラミック基板３１上に
ＣｕやＡｇよりなる厚膜導体３２が印刷焼成にて形成さ
れ、その上に半田３３を介してＭｏやＣｕよりなるヒー
トシンク３４が配置され、さらにその上に半田３５を介
してパワー素子３６が実装されている。尚、図中、３７
はワイヤであり、３８はチップターミナルである。
【０００３】ところが、上記の如くセラミック基板３１
上にヒートシンク３４を配置する構造では、過渡的な熱
抵抗を下げ、且つヒートシンク３４のコストダウン及び
実装容積の縮小を実現することは困難であった。そこ
で、従来、半導体素子直下の多層基板にスルーホールを
形成し、そこに金属ペーストを充填してヒートシンクと
して用いた多層基板が提案されている（例えば、特開平
３−２８６５９０号公報）。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来技術（上記公報）では、ヒートシンクが半導体素子に
対して垂直方向にしか形成されておらず、放熱性におい
ては垂直方向のみにその効果が得られるだけであり、ヒ
ートシンクとしての効果が十分に発揮されていない。即
ち、半導体素子による発熱は、半導体素子直下の基板に
対して広角に（ほぼ４５°下方に）発散するように考え
ることができる。従って、上記公報のように半導体素子
の下方のみにヒートシンクを形成したとしても４５°方
向に広がる熱までも十分に放熱することができない。
【０００５】そこで、この発明は上記課題に着目してな
されたものであって、その目的は、半導体素子等、パワ
ー素子による発熱を効率的に放熱することができる多層
基板を提供することにある。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、複数の絶縁層からなり基板表層にパワー素子が搭載
されると共に、パワー素子下部領域の絶縁層に熱伝達用
導体からなるヒートシンクを設けた多層基板であって、
前記ヒートシンクは、前記パワー素子下方の絶縁層に設
けられた第１のヒートシンク部と、その第１のヒートシ
ンク部よりも下方の絶縁層に設けられ、前記基板表層に
平行となる少なくとも一方向に延びる第２のヒートシン
ク部とを有する。
【０００７】請求項２に記載の発明では、請求項１に記
載の発明において、前記第２のヒートシンク部の面積を
前記第１のヒートシンク部の面積よりも大きくしてい
る。請求項３に記載の発明では、請求項２に記載の発明
において、前記第１及び第２のヒートシンク部の中心を
ほぼ同一にして両ヒートシンク部を配置している。
【０００８】請求項４に記載の発明では、請求項１に記
載の発明において、前記第１及び第２のヒートシンク部
はその一部が上下に重なった状態で所定方向にずらして
配置される。
【０００９】請求項５に記載の発明では、請求項４に記
載の発明において、前記第１及び第２のヒートシンク部
は、前記パワー素子を制御するための制御回路から離れ
る方向にずらして配置される。
【００１０】請求項６に記載の発明では、複数の絶縁層
からなり基板表層にパワー素子が搭載されると共に、パ
ワー素子下部領域の絶縁層に熱伝達用導体からなるヒー
トシンクを設けた多層基板であって、前記ヒートシンク
は、前記パワー素子下方の絶縁層に設けられた第１のヒ
ートシンク部と、その第１のヒートシンク部に対して横
に並列状態で配置され、上下複数の絶縁層を貫通するよ
うに延設された第２のヒートシンク部とを有することを
要旨としている。
【００１１】請求項７に記載の発明では、請求項６に記
載の発明において、前記第２のヒートシンク部の一端
は、前記基板表層の反対側の基板裏面に露出している。
請求項８に記載の発明では、請求項７に記載の発明にお
いて、前記第２のヒートシンク部の基板裏面における露
出部を、前記絶縁層の平面方向に延設している。
【００１２】請求項９に記載の発明では、請求項６〜８
に記載の発明において、前記第２のヒートシンク部は、
前記基板表層に露出していない。
【００１３】
【作用】請求項１に記載の発明によれば、半導体素子
等、パワー素子により発生した熱は、第１のヒートシン
ク部並びに第２のヒートシンク部により吸収、発散され
る。このとき、第２のヒートシンク部は、第１のヒート
シンク部よりも下方であって且つ基板表層に平行となる
少なくとも一方向に延設されているため、パワー素子に
よる熱は基板表層に垂直な方向だけでなく他の方向にも
放熱され、放熱性が向上する。つまり、熱が例えばパワ
ー素子の下方４５°に伝達されるとした場合にも、その
際に最も効果的なヒートシンクを多層基板内に設けるこ
とが可能となる。
【００１４】請求項２，３に記載の発明によれば、パワ
ー素子による発熱が拡散しながら伝達されることから、
より効率の良い放熱が可能となる。特に請求項３の発明
では、ヒートシンクがピラミッド状に積層されることに
なるため、広角な範囲での放熱が可能となる。
【００１５】また、請求項４に記載の発明によれば、熱
伝導に方向性を持たすことができ、請求項５のように制
御回路を有する場合には、その制御回路に与える熱影響
が解消できる。
【００１６】請求項６に記載の発明でも上記と同様に、
半導体素子等、パワー素子による発熱が効率的に放熱さ
れる。つまり、熱は第１及び第２のヒートシンク部を介
して効率的に吸収、発散される。
【００１７】また、請求項７，８に記載の発明によれ
ば、第２のヒートシンク部を基板裏面に露出させること
で、熱が基板裏面にて効率的に発散され、基板の温度上
昇を回避できる。
【００１８】請求項９に記載の発明によれば、第２のヒ
ートシンク部を基板表層に露出させていないため、基板
表層での各種素子の高密度実装が可能となる。
【００１９】
【実施例】以下、この発明を具体化した実施例を図面に
従って説明する。図１に全体構成図を示す。多層基板２
は、アルミナよりなる３つの絶縁層１ａ，１ｂ，１ｃを
重ねて形成されている。多層基板２の最上層の絶縁層１
ａにおける所定領域には充填金属収納用貫通部（以下、
単に貫通部という）３ａが形成され、この貫通部３ａ内
に熱伝導性のよい熱伝達用導体としての充填金属４ａが
充填されている。また、絶縁層１ａの下層にあたる絶縁
層１ｂの所定領域には充填金属収納用貫通部（以下、単
に貫通部という）３ｂが形成され、この貫通部３ｂ内に
は前記充填金属４ａと同じ金属からなる熱伝達用導体と
しての充填金属４ｂが充填されている。尚、本実施例で
は、上記充填金属４ａ，４ｂによりヒートシンクＳ１，
Ｓ２が構成されており、充填金属４ａの部分が第１のヒ
ートシンク部に、充填金属４ｂの部分が第２のヒートシ
ンク部に相当する。
【００２０】ヒートシンクＳ１，Ｓ２は、多層基板２の
表層（基板表層）に対して平行となる図の横方向に延設
されており、このうちヒートシンクＳ２の横方向の長さ
はヒートシンクＳ１の横方向の長さよりも大きい。即
ち、ヒートシンクＳ２の上面（下面）での面積はヒート
シンクＳ１の上面（下面）での面積よりも大きい。この
とき、ヒートシンクＳ１，Ｓ２の中心はほぼ同一である
ため、その断面形状はピラミッド状をなしている。ま
た、ヒートシンクＳ１，Ｓ２（充填金属４ａ，４ｂ）
は、絶縁層１ｂにおける内層配線５と電気的に接続され
ている。
【００２１】充填金属４ａ，４ｂには、高融点材料であ
るＭｏ（モリブデン）粒子とアルミナ粒子の混合物が用
いられている。ここで、Ｍｏ（モリブデン）は、その熱
伝導度が０．３２８ｃａｌ・ｃｍ-1ｄｅｇ-1ｓ-1（２０
℃）、融点が２６２２±１０℃である。他の充填金属４
ａ，４ｂとしては、高融点材料であるＷ（タングステ
ン）粒子とアルミナ粒子の混合物、或いは、Ｍｏ（モリ
ブデン）粒子とＷ（タングステン）粒子とアルミナ粒子
との混合物が使用される。Ｗ（タングステン）は、その
熱伝導度が０．３８２ｃａｌ・ｃｍ-1ｄｅｇ-1ｓ-1（２
０℃）、融点が３３８２℃である。
【００２２】ヒートシンクＳ１（充填金属４ａ）の上に
はパワー素子６（シリコンチップ）が半田（或いはＡｇ
ペースト）によりダイマウントされている。また、パワ
ー素子６はワイヤ７にて多層基板２の最上層の絶縁層１
ａ上の導体部と電気的に接続されている。
【００２３】次に、多層基板２の製造方法を図２〜図６
を用いて説明する。図２に示すように、平板状のアルミ
ナグリーンシート８（図１の絶縁層１ａに相当する）を
用意する。このアルミナグリーンシート８の厚みは０．
２５４ｍｍである。そして、アルミナグリーンシート８
の所定領域に正方形状の貫通部３ａをパンチングにより
形成する。尚、貫通部３ａはスルーホールの形成と同一
工程で作ってもよい。
【００２４】その後、図３に示すように、貫通部３ｂを
形成したアルミナグリーンシート９（図１の絶縁層１ｂ
に相当する）と、貫通部の無いアルミナグリーンシート
１０（図１の絶縁層１ｃに相当する）とを２枚重ねに
し、エマルジョンマスク或いはメタルマスクを用いてＭ
ｏ粒子とアルミナ粒子を混合したペースト１１を印刷に
より貫通部３ｂに充填する。さらにその上に、前記アル
ミナグリーンシート８を重ね合わせる。その結果、図４
のものが得られる。
【００２５】さらに、図５に示すように、エマルジョン
マスク或いはメタルマスクを用いてＭｏ粒子とアルミナ
粒子を混合したペースト１１を印刷により貫通部３ａに
充填する。
【００２６】その後、積層されたアルミナグリーンシー
ト８〜１０を加圧し、千数百℃以上で焼成することによ
り、多層セラミック基板を得る。さらに、焼成された多
層基板の表面の導体部分（ペースト１１を焼成した充填
金属４、メタライズ）に接合性を向上させるためにメッ
キを施す。そして、多層基板の表面または裏面に厚膜導
体、厚膜抵抗体、ガラス等の印刷・焼成を繰り返す。
【００２７】そして、図６に示すように、ペースト１１
を焼成した充填金属４に、パワー素子６を半田（或いは
Ａｇペースト）によりダイマウントし、ワイヤ７による
ワイヤーボンドを施す。その結果、図１に示す多層基板
２が形成される。
【００２８】この図１の構成においては、パワー素子６
に発生する熱がヒートシンクＳ１，Ｓ２（充填金属４
ａ，４ｂ）で吸収できる。このとき、充填金属４ａ，４
ｂの成分であるＭｏ（モリブデン）自体も極めて低抵抗
であるため、充填金属４ａ，４ｂを配線として考えた場
合には基板全体の発熱を軽減できる。
【００２９】また、図１の構成では、下側のヒートシン
クＳ２の横方向の幅を上側のヒートシンクＳ１の横方向
の幅よりも大きくし、両ヒートシンクＳ１，Ｓ２をピラ
ミッド状に多層配置した。かかる場合、パワー素子６で
発生した熱は、同素子６の下方へ向けて広角（約４５°
の角度）で伝達されるが、この熱がヒートシンクＳ１，
Ｓ２でいち早く吸収される。その結果、パワー素子６で
の発熱をより効果的に放熱させることが可能となる。
【００３０】さらに、充填金属４ａ，４ｂにて構成され
るヒートシンクＳ１，Ｓ２を絶縁層１ａ，１ｂの厚さに
応じて厚くすることができるので、表層導体（図１８の
厚膜導体３２）を使用した場合に比べ電気抵抗を数１０
分の１にできる。さらには、熱抵抗も例えば、Ｍｏ単体
の８０〜９０％程度になるが充填金属４ａ，４ｂの厚み
や面積を大きくして充填金属４ａ，４ｂの体積を増加す
ることにより、図１８のヒートシンク３４を使用したも
のよりも熱抵抗を小さくすることができる。
【００３１】また、充填金属４ａ，４ｂにはＭｏ粒子に
対しアルミナ粒子を混合してあるので、充填金属４ａ，
４ｂの熱膨張率をアルミナ基板の熱膨張率に近づけるこ
とができる。よって、アルミナ基板と充填金属４ａ，４
ｂの熱応力を低く抑えることができる。
【００３２】さらに本実施例では、表層（絶縁層１ａ）
内に熱伝導性のよい充填金属４ａ（熱伝達用導体）を充
填し、その充填金属４ａ上にパワー素子６を配置した。
また、絶縁層１ｂには、充填金属４ａに接触させて充填
金属４ｂ（熱伝達用導体）を充填した。よって、パワー
素子６で発生した熱は、表層（絶縁層１ａ）内の充填金
属４ａ及びその下層（絶縁層１ｂ）の充填金属４ｂを通
して伝達され放熱される。この際、従来のヒートシンク
が基板内に配置されていると考えるならば、充填金属４
ａ，４ｂの体積を大きくすることにより過渡熱抵抗を下
げることができ、このように過渡熱抵抗を下げることが
できるのでヒートシンクを薄くして定常熱抵抗を下げる
ことが可能となる。換言すれば、従来のように表層の上
方に突出したヒートシンクは不要、若しくはヒートシン
クを小さくすることが可能となり、コストダウンが図れ
ると共に実装容積を縮小させることができる。さらに、
放熱のために高価なＡｌＮ等の基板材料を使用する必要
もなくなり安価に熱伝導性の優れた基板を作成すること
が可能となる。
【００３３】また、充填金属４ａ，４ｂには、高融点材
料（多層基板２の焼成温度よりも融点の高い材料）であ
るＭｏ（融点；２６２２±１０℃）の粒子を使用したの
で、グリーンシートに充填金属のペーストを充填した
後、グリーンシートを千数百℃以上で焼成しても充填金
属であるＭｏが融けることがない。
【００３４】また、図１では、多層基板２内において横
方向に延びるヒートシンクＳ２を埋設したため、基板表
面の高密度化が可能になる。尚、この発明は上記実施例
に限定されるものでなく、その変形例を以下に記述す
る。例えば図７において、多層基板２の表層（絶縁層１
ａ）にはヒートシンクが配置されておらず、２層目以降
の絶縁層１ｂ，１ｃにヒートシンクＳ１，Ｓ２が２段に
配置されている。この場合、ヒートシンクＳ１，Ｓ２は
パワー素子６に接触していないが、接触している場合
（例えば、図１の場合）に近い効果が期待できる。
【００３５】また、図８は前述の図１を変形した具体例
を示す。図８において、多層基板２の絶縁層１ａ，１ｂ
には図１と同様のヒートシンクＳ１，Ｓ２が形成されて
いる。また、絶縁層１ｃには、絶縁層１ｂのヒートシン
クＳ２よりも横方向に幅の長いヒートシンクＳ３が形成
されている。この場合、絶縁層１ｂ，１ｃのヒートシン
クＳ２，Ｓ３が第２のヒートシンク部に相当する。この
構成でも、ヒートシンクＳ１〜Ｓ３がピラミッド状に多
層配置される構造となるため、約４５°方向で広がる熱
（パワー素子６による発熱）を効率的に吸収し、放熱性
を高めることができる。尚、最下層のヒートシンクＳ３
は、特にヒートシンク全域に充填金属を充填させなくて
もよく、ヒートシンクＳ３に複数の貫通穴を形成しても
よい。
【００３６】また、図８の多層基板２において、表層の
反対側の基板裏面には、接着剤２１によりアルミニウム
製の放熱板２２が接合されている。この場合、接着剤２
１に高熱伝導性のものを使用することにより、熱抵抗を
大幅に低減させることができる。
【００３７】図９は他の実施例の構成を示す。図９にお
いて、多層基板２は４層の絶縁層１ａ〜１ｄを有し、パ
ワー素子６直下の絶縁層１ａ及び絶縁層１ｂ（絶縁層１
ａだけでも可）には、比較的幅の狭いヒートシンクＳ４
（第１のヒートシンク部）が設けられている。また、絶
縁層１ｃを隔てた最下層の絶縁層１ｄには、比較的幅の
広いヒートシンクＳ５（第２のヒートシンク部）が設け
られている。この場合、パワー素子６による発熱は絶縁
層１ｃ（充填金属の無い層）を経由して最下層（絶縁層
１ｄ）のヒートシンクＳ５に伝達される。つまり、熱は
基板裏面から放熱されることになる。尚、パワー素子６
直下のヒートシンクＳ４に電流が流れない構成であれ
ば、そのヒートシンクＳ４と最下層のヒートシンクＳ５
とを直接、接続することができ、それにより大きな放熱
効果が得られる。
【００３８】図１０は図９の変形例を示す。図１０の多
層基板２において、絶縁層１ｄの下方には絶縁層１ｅが
設けられ、この絶縁層１ｅには、ヒートシンクＳ５と同
じ幅のヒートシンクＳ６が設けられている。このヒート
シンクＳ６には多数のホール２３が形成されている。こ
の場合、ホール２３によりヒートシンクＳ６の放熱面積
が増し、放熱性が向上する。
【００３９】ここで、図１１には、図１０における絶縁
層１ｅの形成過程を示す。つまり、図１１（ａ）におい
て、アルミナグリーンシート２４に矩形状の貫通部２５
を成形し、そこに充填金属２６を充填する。そして、充
填金属２６を乾燥させた後に、図１１（ｂ）に示すよう
に、例えば円形状（四角形状，長穴形状等、形状は任意
でよい）のホール２７をパンチング等により成形する。
【００４０】さらに、図１２は他の変形例の構成を示
す。図１２において、多層基板２の表層には、ＩＣ回路
（チップ）５０及びコンデンサ５１が設けられると共
に、その下方領域には内部抵抗５２及び抵抗５３等が設
けられており（以下、制御回路５５という）、この制御
回路５５によりパワー素子６が駆動されるようになって
いる。ヒートシンクＳ７〜Ｓ９は、上記制御回路５５か
ら離れる方向（図の左下方）に階段状に設けられてい
る。この場合、上記制御回路５５は、概してパワー素子
６による発熱の影響を受け易いが、ヒートシンクＳ７〜
Ｓ９により発熱による制御回路５５の温度上昇が抑えら
れる。即ち、パワー素子６による発熱の横方向の広がり
を吸収し且つ放熱すると共に、熱伝導に方向性を持たせ
ることができ、その結果、制御回路５５への熱影響が回
避できる。
【００４１】ここで、上記図１〜図１１に示す実施例は
請求項１〜３に記載した発明に相当し、図１２に示す実
施例は請求項４，５に記載した発明に相当する。尚、図
１２の実施例においては、制御回路５５から離れる方向
に伝熱方向を設定したが、この構成に限られるものでは
なく、伝熱方向を任意に設定できることをその要点とす
る。
【００４２】以下、請求項６〜９に記載した発明を具体
化した実施例を図１３〜図１６を用いて説明する。図１
３〜図１６は、図１２の一部を変更した図であり、同図
１２と同様の制御回路５５を有する。
【００４３】図１３では、多層基板２は絶縁層１ａ〜１
ｄを有し、その表層（絶縁層１ａ）には２つのパワー素
子６，６’が搭載されている。各パワー素子６，６’の
直下には、絶縁層１ａ〜１ｃを貫通するようにヒートシ
ンクＳ１０，Ｓ１０’（第１のヒートシンク部）が設け
られている。また、両ヒートシンクＳ１０，Ｓ１０’の
間には、絶縁層１ｂ〜１ｄを貫通するようにヒートシン
クＳ１１（第２のヒートシンク部）が設けられており、
このヒートシンクＳ１１の底面は基板裏面に露出してい
る。
【００４４】この場合、ヒートシンクＳ１０，Ｓ１
０’，Ｓ１１を並列に、且つ縦方向にずらして設けるこ
とによりパワー素子６，６’の発熱を前記ヒートシンク
で効率的に吸収でき、その結果、熱の伝達方向を制限
し、制御回路５５への熱伝導を軽減することができる。
また、ヒートシンクＳ１１が基板裏面に露出しているた
め、ヒートシンクＳ１１にて吸収された熱を基板裏面か
らいち早く放出することができる。
【００４５】また、図１４において、パワー素子６直下
には絶縁層１ａ〜１ｃを貫通するようにヒートシンクＳ
１０（第１のヒートシンク部）が設けられ、その近傍に
は絶縁層１ａ〜１ｄを貫通するようにヒートシンクＳ１
０に平行なヒートシンクＳ１２（第２のヒートシンク
部）が設けられている。ヒートシンクＳ１２は、パワー
素子６と、その素子６による熱影響を受け易い制御回路
５５との間に設けられている。さらに、多層基板２の底
面には、高熱伝導性材料からなる接着剤２１により放熱
板２２が接合されている。それ故に、パワー素子６によ
る熱は、ヒートシンクＳ１０，Ｓ１２、接着剤２１、放
熱板２２にて吸収又は放熱され、制御回路５５に対して
熱的に遮断される。尚、放熱板２２から多層基板２への
熱伝達も考えられるが、制御回路５５の下部にあたる放
熱板２２の一部（図１４のＸ部）を排除すればこの不都
合も解消できる。
【００４６】図１５，１６は、図１４の一部を変更した
図である。図１５において、多層基板２は絶縁層１ａ〜
１ｅを有し、その最下層（絶縁層１ｅ）には、図１４の
放熱板２２に代わるヒートシンクＳ１３が配置されてい
る。このヒートシンクＳ１３は、ヒートシンクＳ１２に
連結されている。また、図１６では、ヒートシンクＳ１
３の一部、即ち制御回路５５の下方に位置する部分が排
除されている。ここで、ヒートシンクＳ１２，Ｓ１３が
第２のヒートシンク部に相当する。
【００４７】この場合、図１５，１６のいずれにおいて
も、効率の良い放熱作用を得ることができる。また、図
１５の構成と図１６の構成とを比較すれば、図１６の方
が制御回路５５に与える熱の影響度が少ないと言える。
但し、図１５の方が放熱性には優れていると言える。
【００４８】図１５，１６では、パワー素子６直下のヒ
ートシンクＳ１０が多層基板２の裏面にまで貫通して設
けられていないが、この構成に限定されるものではな
い。つまり、ヒートシンクＳ１０が、ヒートシンクＳ１
３に直結される構成であってもよい。
【００４９】図１４〜図１６では、第２のヒートシンク
部（ヒートシンクＳ１２）が多層基板２の表層（絶縁層
１ａ）に露出して構成しているが、これを変更し、ヒー
トシンクＳ１２を表層に露出させないようにしてもよ
い。この場合、基板表面の高密度化が可能になる。
【００５０】一方で、本発明の多層基板は、熱発生量の
大きいＰＧＡ（ピングリッドアレイ）や、チップキャリ
ア、スライドブレージング、フラットパッケージ等のパ
ッケージ構造にも適用することができる。即ち、図１７
はＰＧＡに適用した具体例を示す。図１７において、Ｐ
ＧＡ８０は、セラミック板８１、セラミックパッケージ
８２及びピン端子８３を有する。セラミックパッケージ
８２には、発生熱量の大きなＩＣ素子８４等が内蔵され
ており、セラミック板８１はＩＣ素子８４やワイヤボン
ディング部８５等を保護している。
【００５１】セラミックパッケージ８２には、熱抵抗の
小さい充填金属からなるヒートシンクＳ１３〜Ｓ１５が
多層に設けられており、それらはピラミッド状に積層さ
れている。この場合、ＩＣ素子８４にて発生した比較的
多量の熱は、ヒートシンクＳ１３〜Ｓ１５を伝わってパ
ッケージ外（大気中）に放出される。
【００５２】また、本実施例によれば、以下に示す効果
も得られる。即ち、本実施例ではパワー素子がシリコン
基板に形成され、ヒートシンクがモリブデン（Ｍｏ）や
タングステン（Ｗ）からなる。この場合、シリコンの熱
膨張係数が３ｐｐｍ／℃、モリブデンの熱膨張係数が４
ｐｐｍ／℃、タングステンの熱膨張係数が４．５ｐｐｍ
／℃であるため、熱膨張係数に関して各金属の相性が良
い。そのため、応力緩和層を必要としない。
【００５３】さらに、本実施例では、アルミナ層（絶縁
層）と上記高融点材料（Ｍｏ，Ｗ）を用いており、この
場合、やはり基板との熱膨張係数の整合性が良い。即
ち、アルミナ基板の熱膨張係数は７．５ｐｐｍ／℃であ
り、充填金属としてのモリブデンやタングステンの熱膨
張係数はおよそ３．７〜５．３ｐｐｍ／℃、４．５〜
５．０ｐｐｍ／℃程度と非常に近寄っている。そのた
め、焼成後に充填材料が抜け落ちてしまうという問題も
解消できる。
【００５４】尚、本発明のパワー素子としては、パワー
トランジスタ、パワーダイオード、又は高速マイクロコ
ンピュータに使用される発熱量の大きい素子や、スーパ
ーコンピュータやワークステーションに使用される発熱
量の大きい素子が、それに相当する。
【００５５】基板材質としてはガラスとセラミックの複
合材料であるガラスセラミックまたはガラス材を用いて
もよい。この場合の導体材は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ
等を用いる。製法はアルミナの場合と同一である。
【００５６】
【発明の効果】以上詳述したように請求項１〜９に記載
の発明によれば、半導体素子等、パワー素子による発熱
を効率的に放熱することができるという優れた効果を発
揮する。この場合、放熱性を向上させると共に、放熱の
方向性を持たせることができる。
【図面の簡単な説明】
【図１】実施例の多層基板の断面図。
【図２】多層基板の製造工程図。
【図３】多層基板の製造工程図。
【図４】多層基板の製造工程図。
【図５】多層基板の製造工程図。
【図６】多層基板の製造工程図。
【図７】他の別例の多層基板の断面図。
【図８】他の別例の多層基板の断面図。
【図９】他の別例の多層基板の断面図。
【図１０】他の別例の多層基板の断面図。
【図１１】図１０の多層基板の製造工程の一部を示す
図。
【図１２】他の別例の多層基板の断面図。
【図１３】他の別例の多層基板の断面図。
【図１４】他の別例の多層基板の断面図。
【図１５】他の別例の多層基板の断面図。
【図１６】他の別例の多層基板の断面図。
【図１７】他の別例の多層基板の断面図。
【図１８】従来の多層基板の断面図。
【符号の説明】
１ａ〜１ｅ…絶縁層、２…多層基板、４ａ，４ｂ…熱伝
達用導体としての充填金属、６…パワー素子、Ｓ１〜Ｓ
１５…ヒートシンク（第１，第２のヒートシンク部）、
５５…制御回路。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】複数の絶縁層からなり基板表層にパワー素
    子が搭載されると共に、パワー素子下部領域の絶縁層に
    熱伝達用導体からなるヒートシンクを設けた多層基板で
    あって、 前記ヒートシンクは、前記パワー素子下方の絶縁層に設
    けられた第１のヒートシンク部と、その第１のヒートシ
    ンク部よりも下方の絶縁層に設けられ、前記基板表層に
    平行となる少なくとも一方向に延びる第２のヒートシン
    ク部とを有することを特徴とする多層基板。
  2. 【請求項２】請求項１に記載の多層基板において、 前記第２のヒートシンク部の面積を前記第１のヒートシ
    ンク部の面積よりも大きくした多層基板。
  3. 【請求項３】請求項２に記載の多層基板において、 前記第１及び第２のヒートシンク部の中心をほぼ同一に
    して両ヒートシンク部を配置した多層基板。
  4. 【請求項４】請求項１に記載の多層基板において、 前記第１及び第２のヒートシンク部はその一部が上下に
    重なった状態で所定方向にずらして配置される多層基
    板。
  5. 【請求項５】請求項４に記載の多層基板において、 前記第１及び第２のヒートシンク部は、前記パワー素子
    を制御するための制御回路から離れる方向にずらして配
    置される多層基板。
  6. 【請求項６】複数の絶縁層からなり基板表層にパワー素
    子が搭載されると共に、パワー素子下部領域の絶縁層に
    熱伝達用導体からなるヒートシンクを設けた多層基板で
    あって、 前記ヒートシンクは、前記パワー素子下方の絶縁層に設
    けられた第１のヒートシンク部と、その第１のヒートシ
    ンク部に対して横に並列状態で配置され、上下複数の絶
    縁層を貫通するように延設された第２のヒートシンク部
    とを有することを特徴とする多層基板。
  7. 【請求項７】請求項６に記載の多層基板において、 前記第２のヒートシンク部の一端は、前記基板表層の反
    対側の基板裏面に露出している多層基板。
  8. 【請求項８】請求項７に記載の多層基板において、 前記第２のヒートシンク部の基板裏面における露出部
    を、前記絶縁層の平面方向に延設した多層基板。
  9. 【請求項９】請求項６〜８に記載の多層基板において、 前記第２のヒートシンク部は、前記基板表層に露出して
    いない多層基板。
JP14087095A 1995-06-07 1995-06-07 多層基板 Expired - Fee Related JP3671457B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14087095A JP3671457B2 (ja) 1995-06-07 1995-06-07 多層基板
US08/663,029 US5731067A (en) 1995-06-07 1996-06-07 Multi-layered substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14087095A JP3671457B2 (ja) 1995-06-07 1995-06-07 多層基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005058708A Division JP3818310B2 (ja) 2005-03-03 2005-03-03 多層基板

Publications (2)

Publication Number Publication Date
JPH08335782A true JPH08335782A (ja) 1996-12-17
JP3671457B2 JP3671457B2 (ja) 2005-07-13

Family

ID=15278675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14087095A Expired - Fee Related JP3671457B2 (ja) 1995-06-07 1995-06-07 多層基板

Country Status (2)

Country Link
US (1) US5731067A (ja)
JP (1) JP3671457B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077540A (ja) * 1999-09-06 2001-03-23 Toshiba Corp セラミック基板
JP2001127224A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP2007019425A (ja) * 2005-07-11 2007-01-25 Cmk Corp プリント配線板及びその製造方法
JP2012018948A (ja) * 2010-07-06 2012-01-26 Asahi Glass Co Ltd 素子用基板、発光装置及び素子用基板の製造方法
JP2012134230A (ja) * 2010-12-20 2012-07-12 Kyocera Corp 回路基板およびそれを用いた電子装置
JP2013247357A (ja) * 2012-05-29 2013-12-09 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 一体的階段状スタック構造体を備えた多層電子構造体
JP2015007573A (ja) * 2013-06-25 2015-01-15 京セラ株式会社 圧力検出装置用基体および圧力検出装置
JP2016500485A (ja) * 2012-12-21 2016-01-12 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ コンポーネントキャリア及びコンポーネントキャリアアセンブリ
JP2016025286A (ja) * 2014-07-24 2016-02-08 日本特殊陶業株式会社 配線基板
JP2016178242A (ja) * 2015-03-20 2016-10-06 旭硝子株式会社 Ｌｅｄ光源
WO2017217059A1 (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 弾性波装置
JP2018101661A (ja) * 2016-12-19 2018-06-28 新電元工業株式会社 実装基板及び発熱部品実装モジュール
KR20230098774A (ko) * 2020-11-17 2023-07-04 재팬 일렉트로닉 메트리얼스 코오포레이숀 프로브 카드용 다층 배선 기판 및 프로브 카드

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143432A (en) * 1998-01-09 2000-11-07 L. Pierre deRochemont Ceramic composites with improved interfacial properties and methods to make such composites
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP3185682B2 (ja) * 1996-09-19 2001-07-11 株式会社村田製作所 放熱板付誘電体基板
JPH10107440A (ja) * 1996-09-30 1998-04-24 Sumitomo Kinzoku Electro Device:Kk セラミック基板及びその製造方法
JPH10308582A (ja) * 1997-05-07 1998-11-17 Denso Corp 多層配線基板
JP2003324214A (ja) * 2002-04-30 2003-11-14 Omron Corp 発光モジュール
WO2005106973A1 (ja) * 2004-04-27 2005-11-10 Kyocera Corporation 発光素子用配線基板
ATE519227T1 (de) * 2004-11-19 2011-08-15 Koninkl Philips Electronics Nv Zusammengesetzte led-module
KR100593945B1 (ko) * 2005-05-30 2006-06-30 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
US20080299688A1 (en) * 2007-06-02 2008-12-04 Pei-Choa Wang Method of bonding a solder type light emitting diode chip
US8153231B2 (en) * 2007-09-24 2012-04-10 Tredegar Film Products Corporation Thin web
CN100546058C (zh) * 2007-10-15 2009-09-30 佛山市国星光电股份有限公司 功率发光二极管封装结构
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
WO2013015073A1 (ja) * 2011-07-22 2013-01-31 京セラ株式会社 配線基板および電子装置
DE102011109338B3 (de) * 2011-08-03 2013-01-31 Dietrich Reichwein Vorrichtung zur Speicherung elektromagnetischer Energie
CN103999210B (zh) * 2011-12-22 2016-11-02 京瓷株式会社 布线基板以及电子装置
DE102012108107A1 (de) * 2012-08-31 2014-03-27 Epcos Ag Leuchtdiodenvorrichtung
EP2838327B1 (en) * 2013-08-16 2018-11-14 NGK Insulators, Ltd. Heat dissipating circuit board and electronic device
EP2838325B1 (en) 2013-08-16 2021-06-16 NGK Insulators, Ltd. Ceramic circuit board and electronic device
DE102014216194B3 (de) * 2014-08-14 2015-12-10 Robert Bosch Gmbh Schaltungsträger mit einem Wärmeleitelement, Verbindungsanordnung mit einem Schaltungsträger und Verfahren zum Abführen von Verlustwärme
JP6633935B2 (ja) * 2016-02-16 2020-01-22 株式会社 日立パワーデバイス パワー半導体モジュール
CN110139466A (zh) * 2019-04-03 2019-08-16 沪士电子股份有限公司 高导热绝缘体、pcb板及制备方法
CN110809358B (zh) * 2019-10-24 2021-07-20 广州兴森快捷电路科技有限公司 散热pcb板及其制作方法
WO2023278303A1 (en) * 2021-06-28 2023-01-05 KYOCERA AVX Components Corporation Embeddable electrically insulating thermal connector and circuit board including the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714471A (en) * 1980-06-30 1982-01-25 Komatsu Ltd Welding position controlling method in automatic welding machine
KR900004379B1 (ko) * 1983-09-16 1990-06-23 마쯔시다덴기산교 가부시기가이샤 세라믹 다층기판 및 그 제조방법
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4883704A (en) * 1987-03-30 1989-11-28 Kabushiki Kaisha Toshiba Circuit substrate comprising nitride type ceramics, method for preparing it, and metallizing composition for use in it
JP2712295B2 (ja) * 1988-05-26 1998-02-10 株式会社デンソー 混成集積回路
JP2665561B2 (ja) * 1989-09-26 1997-10-22 日本特殊陶業株式会社 セラミック多層基板
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
JPH03286590A (ja) * 1990-04-03 1991-12-17 Nippon Cement Co Ltd セラミック配線基板
JP2753761B2 (ja) * 1990-06-06 1998-05-20 イビデン株式会社 電子部品搭載用基板及びその製造方法
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
JPH0513610A (ja) * 1991-07-04 1993-01-22 Fujitsu Ltd 半導体集積回路チツプ実装用基板
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
JPH0529502A (ja) * 1991-07-23 1993-02-05 Nec Ic Microcomput Syst Ltd プリント基板
JP3322432B2 (ja) * 1992-03-11 2002-09-09 株式会社東芝 多層配線基板
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5395679A (en) * 1993-03-29 1995-03-07 Delco Electronics Corp. Ultra-thick thick films for thermal management and current carrying capabilities in hybrid circuits
US5527627A (en) * 1993-03-29 1996-06-18 Delco Electronics Corp. Ink composition for an ultra-thick thick film for thermal management of a hybrid circuit
JP3520540B2 (ja) * 1993-12-07 2004-04-19 株式会社デンソー 多層基板

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077540A (ja) * 1999-09-06 2001-03-23 Toshiba Corp セラミック基板
JP2001127224A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP4630041B2 (ja) * 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法
JP2007019425A (ja) * 2005-07-11 2007-01-25 Cmk Corp プリント配線板及びその製造方法
JP2012018948A (ja) * 2010-07-06 2012-01-26 Asahi Glass Co Ltd 素子用基板、発光装置及び素子用基板の製造方法
JP2012134230A (ja) * 2010-12-20 2012-07-12 Kyocera Corp 回路基板およびそれを用いた電子装置
JP2013247357A (ja) * 2012-05-29 2013-12-09 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 一体的階段状スタック構造体を備えた多層電子構造体
US10021776B2 (en) 2012-12-21 2018-07-10 Epcos Ag Component carrier and component carrier arrangement
JP2016500485A (ja) * 2012-12-21 2016-01-12 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ コンポーネントキャリア及びコンポーネントキャリアアセンブリ
JP2018139317A (ja) * 2012-12-21 2018-09-06 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ コンポーネントキャリア及びコンポーネントキャリアアセンブリ
JP2015007573A (ja) * 2013-06-25 2015-01-15 京セラ株式会社 圧力検出装置用基体および圧力検出装置
JP2016025286A (ja) * 2014-07-24 2016-02-08 日本特殊陶業株式会社 配線基板
JP2016178242A (ja) * 2015-03-20 2016-10-06 旭硝子株式会社 Ｌｅｄ光源
WO2017217059A1 (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 弾性波装置
US10666223B2 (en) 2016-06-14 2020-05-26 Murata Manufacturing Co., Ltd. Elastic wave device
JP2018101661A (ja) * 2016-12-19 2018-06-28 新電元工業株式会社 実装基板及び発熱部品実装モジュール
KR20230098774A (ko) * 2020-11-17 2023-07-04 재팬 일렉트로닉 메트리얼스 코오포레이숀 프로브 카드용 다층 배선 기판 및 프로브 카드

Also Published As

Publication number Publication date
JP3671457B2 (ja) 2005-07-13
US5731067A (en) 1998-03-24

Similar Documents

Publication Publication Date Title
JP3671457B2 (ja) 多層基板
US5650662A (en) Direct bonded heat spreader
CN100452378C (zh) 半导体器件
JPH0777247B2 (ja) 半導体装置の製造方法
CN108475666A (zh) 功率模块
JP2019071412A (ja) チップパッケージ
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
US7190068B2 (en) Bottom heat spreader
CN101322450A (zh) 具有内部散热结构的ic封装
JPH06104350A (ja) 多層配線基板
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JPH08107166A (ja) 放熱用フィン
JP3818310B2 (ja) 多層基板
JP3520540B2 (ja) 多層基板
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP4459031B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH08264688A (ja) 半導体用セラミックパッケージ
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JPH09213877A (ja) マルチチップモジュール半導体装置
JP3022738B2 (ja) マルチチップモジュール
US20240063105A1 (en) Semiconductor assembly having dual conduction channels for electricity and heat passage
JP2004006993A (ja) 多層基板
TWI220305B (en) 3-dimensional chip stacking packaging structure with heat conduction gain
JPH11220226A (ja) ハイブリッドモジュール
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees