[go: up one dir, main page]

JPH10308582A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH10308582A
JPH10308582A JP9116929A JP11692997A JPH10308582A JP H10308582 A JPH10308582 A JP H10308582A JP 9116929 A JP9116929 A JP 9116929A JP 11692997 A JP11692997 A JP 11692997A JP H10308582 A JPH10308582 A JP H10308582A
Authority
JP
Japan
Prior art keywords
pattern
wiring board
layer
multilayer wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9116929A
Other languages
English (en)
Inventor
Yasutomi Asai
浅井　　康富
Takashi Nagasaka
長坂　　崇
Shinji Ota
真治 太田
Takashi Yamazaki
高志 山崎
Shinya Terao
慎也 寺尾
Shoichi Nakagawa
彰一 仲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Denso Corp
Original Assignee
Kyocera Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Denso Corp filed Critical Kyocera Corp
Priority to JP9116929A priority Critical patent/JPH10308582A/ja
Priority to DE19818751A priority patent/DE19818751A1/de
Priority to US09/073,139 priority patent/US6217990B1/en
Publication of JPH10308582A publication Critical patent/JPH10308582A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 素子実装面に発生する局部的な反りを簡単な
構成により抑止すること。 【解決手段】 グリーンシート積層法により製造される
多層配線基板１１には、上層側に偏った第２層単位基板
１１ｂ上に、フリップチップ１３のバンプ電極１３ａに
接続される引き出し配線１２ｂより成るパターン密集部
１４が存在する。多層配線基板１１には、第２層単位基
板１１ｂとは層中心を挟んで反対側に位置する層である
第４層単位基板１１ｄ上に、導体パターン密度が局部的
に高くされた高密度配線部１５がパターン密集部１４と
対応した状態で形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、導体パターンが施
された複数枚のグリーンシートを積層した状態で焼成す
ることにより形成されるセラミック製の多層配線基板、
特には表面実装素子を搭載するのに好適な多層配線基板
に関する。
【０００２】
【従来の技術】セラミック製の多層配線基板は、一般的
にはグリーンシート積層法により製造される。具体的に
は、グリーンシートに対して、ビアホールなどを形成す
る打ち抜き処理を行った後に、導体パターン（内層配
線）のための導体膜（例えばタングステンペースト或い
はモリブデンペースト）の印刷処理を行い、このような
処理が済んだグリーンシートを所定枚数積層してホット
プレスすることにより互いに接合すると共に、接合され
た状態のグリーンシートを所定形状の基板材料として切
り出す外形加工を行い、このような外形加工後の基板材
料を所定温度で焼成することにより多層配線基板の基本
構造を形成するようになっている。
【０００３】
【発明が解決しようとする課題】配線基板に対してフリ
ップチップのような表面実装素子を搭載する場合には、
当該配線基板の実装面にはんだペーストをスクリーン印
刷することが行われる。このようなスクリーン印刷を前
記従来構成の多層配線基板に対して実際に行った場合、
部分的な印刷かすれを生ずることがあるが、このような
印刷かすれが発生した状態では素子の実装信頼性の低下
を来たす虞があるため、何らかの対策が必要となってく
る。
【０００４】しかるに、上記のようなはんだペーストの
印刷かすれの原因の一つとして、多層配線基板に発生す
る局部的な反り現象があると考えられる。即ち、局部的
な反り（特には実装面を盛り上げる状態の反り）が発生
した場合には、はんだペーストの印刷時においてスキー
ジによる印圧が局部的に上がるため、その印圧上昇部分
で印刷かすれが発生すると考えられる。また、このよう
な局部的な反りが多層配線基板において恒常的に発生す
るような状況下では、印刷マスクの寿命に悪影響を及ぼ
す虞も出てくる。
【０００５】一方、近年における半導体集積回路の実装
分野では、高密度実装を実現するために、多数のバンプ
電極を備えたフリップチップを利用する表面実装技術が
一般化している。このようなフリップチップを配線基板
上に実装した状態では、当該フリップチップと配線基板
との間の熱膨張係数の差に伴う熱応力によってバンプ寿
命が短くなるという事情があり、これに対処するため
に、フリップチップと配線基板との間に無機物フィラー
を混入した樹脂を充填して硬化させるというアンダーフ
ィル構造を採用している。
【０００６】フリップチップの高集積化に伴うバンプ電
極数の増大に応えるためには、バンプ径及びバンプピッ
チを小さくして対処することになるが、この場合には、
フリップチップと基板側の実装面との間のギャップ寸法
が小さくなることが避けられない。ところが、多層配線
基板における前述したような局部的な反りが、フリップ
チップの搭載領域において当該フリップチップ側へ膨ら
む形態で発生していた場合には、上記ギャップ寸法がさ
らに小さくなる。このため、アンダーフィルの充填時に
おいてフィラーが障害物として働くようになって、アン
ダーフィルの形成が不十分になったり、フィラーの分布
が不均一となって当該フィラーによる補強効果が低減し
たりするため、フリップチップの実装信頼性が低下する
などの不具合が出てくる。
【０００７】上述したような数々の問題点の原因となる
多層配線基板での局部的な反り現象について、本件の発
明者らは種々の実験及び解析を積み重ねた結果、以下に
述べるような反り発生メカニズムが存在することを確認
した。
【０００８】即ち、図８には、例えば４層のセラミック
製多層配線基板をグリーンシート積層法により製造する
際の収縮挙動が摸式的に示されている。焼成前の状態を
示す図８（ａ）において、アルミナ基板用のグリーンシ
ート１ａ〜１ｄには、多数のビアホール２が形成される
と共に、導体パターンのための例えばタングステンペー
スト３が印刷されるものであり、これらグリーンシート
１ａ〜１ｄは、積層状態でホットプレスされることによ
り互いに接合される。この場合、チップ実装面Ａに実装
されるフリップチップ４からの引き出し配線のための導
体パターン（以下、これを引き出し配線部Ｂと呼ぶ）を
形成するタングステンペースト３は、第２層のグリーン
シート１ｂ上に形成されるものであり、これに伴い、当
該グリーンシート１ｂにおける引き出し配線部Ｂは、導
体パターンの配線密度が高い状態となる。尚、この引き
出し配線部Ｂの中央部分は、導体パターンが存在しない
空白域となる。また、この他にも、第２層のグリーンシ
ート１ｂ上には、導体パターンの配線密度が他の部位よ
り高い状態の高密度配線部Ｃが形成されている。
【０００９】図８（ａ）のような状態のグリーンシート
１ａ〜１ｄは、例えば約１６００℃の加湿水素ガス雰囲
気中で焼成される。その焼成過程では、まずタングステ
ンペースト３が収縮し始めるものであり、これに伴い、
図８（ｂ）に示すように、引き出し配線部Ｂ及び高密度
配線部Ｃでは、比較的大きな収縮力が矢印方向へ作用す
るようになる。このため、引き出し配線部Ｂに対応した
領域では、導体パターンの空白域部分においてグリーン
シート材料が押し出された状態となって、局部的な反り
（チップ実装面Ａ側へ膨らむ形態の歪み変形）が発生す
る。また、高密度配線部Ｃに対応した領域でも、グリー
ンシート材料に歪みが発生する（但し、この領域には上
述のような空白域が存在しないため、当該領域が全体的
に沈み込むように歪み変形する）。
【００１０】この後にグリーンシート１ａ〜１ｄの収縮
が始まるのに伴い、図８（ｃ）に示すように、その収縮
力が矢印方向へ作用するようになる。この時点では、タ
ングステンペースト３が既に硬化し始めているため、そ
のタングステンペースト３の有無及び密度に応じてグリ
ーンシート１ａ〜１ｄの収縮量が各部位で微妙に異なる
ようになり、全体が複雑に変形することになる。このと
き、引き出し配線部Ｂに対応した領域においては、前記
空白域部分での局部的な反り変形量が拡大するようにな
り、また、高密度配線部Ｃに対応した領域においては、
その領域全体が上方へ膨らんだ状態となるように歪み変
形する。
【００１１】因みに、図９には、図８に示したものと同
様構成の４層の多層配線基板（基板材料はアルミナ９２
％、導体パターン材料はタングステン）について、フリ
ップチップの実装面Ａでの反り変形量を、レーザ変位計
を用いて実測した結果を三次元的に示した。
【００１２】しかして、上記のように多層配線基板のチ
ップ実装面Ａに発生する局部的な反りを抑制すれば、前
述したようなはんだペーストの印刷かすれや、アンダー
フィル構造部分に発生する不具合を未然に阻止できるこ
とになり、フリップチップのような表面実装素子の実装
信頼性を大幅に向上させ得るようになる。しかしなが
ら、従来では、セラミック製多層配線基板の全体にわた
って生ずる反りを解消しようとする試みは多々なされて
いるが、セラミック製多層配線基板で発生する局部的な
反りを簡単な構成にて抑制できる技術は実現されておら
ず、この点が未解決の課題となっていた。
【００１３】本発明は上記のような事情に鑑みてなされ
たものであり、その目的は、素子実装面に発生する局部
的な反りを簡単な構成により抑止できるようになって、
素子の実装信頼性の向上に寄与できる多層配線基板を提
供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載したような手段を採用できる。この
手段によれば、導体パターンのための導体ペーストが施
された複数枚のグリーンシートを積層した状態で焼成す
る際に、その上層側または下層側に偏った特定層に存在
するパターン密集部に対応した領域で発生する導体ペー
スト及びグリーンシートの収縮力と、当該特定層とは層
中心を挟んで反対側に位置する層に形成された第２のパ
ターン密集部に対応した領域で発生する導体ペースト及
びグリーンシートの収縮力とが均衡した状態となるた
め、それらの収縮力に起因した局部的な反り変形力が互
いに打ち消し合うようになる。このため、素子実装面に
発生する局部的な反りが抑止されるようになり、素子の
実装信頼性が向上するようになる。また、このような効
果を得るために、グリーンシートの所定部位に対し第２
のパターン密集部のための導電ペーストを予め施してお
くという簡単な構成を採用するだけで済む利点がある。
【００１５】また、同じ目的を達成するために、請求項
４に記載したような手段を採用することもできる。この
手段によれば、実装面に搭載される表面実装素子の電極
に接続される複数の引き出し配線の形成領域、つまり導
体パターン密度が高くなる領域が層中心に近い層に存在
することになる。このため、導体ペーストが施された複
数枚のグリーンシートを積層した状態で焼成する際に、
導体ペーストの収縮時において積層状態のグリーンシー
ト全体に作用する歪みが低減することになる。また、上
記引き出し配線の形成領域の上下に存在するグリーンシ
ートの厚み寸法が互いに近似した状態になる関係上、グ
リーンシートの収縮時には、引き出し配線の形成領域の
上下に存在する各グリーンシートでの収縮力が均衡した
状態となるため、それらの収縮力に起因した局部的な反
り変形力が互いに打ち消し合うようになる。この結果、
素子実装面に局部的な反りが生ずる事態が抑止されるよ
うになる。
【００１６】さらに、請求項５に記載したような手段を
採用することもできる。この手段によれば、実装面に搭
載される表面実装素子の電極に接続される複数の引き出
し配線の形成領域が複数の層に分散される結果、各層の
導体パターン密度が平均化されると共に相対的に低くな
る。このため、導体パターンのための導体ペーストが施
された複数枚のグリーンシートを積層した状態で焼成す
る際に、導体ペーストの収縮に伴う歪みが各層に分散さ
れると共に、グリーンシートの収縮に伴う歪みも各層に
分散されることになる。従って、それらの収縮力に起因
した局部的な反り変形量が小さくなり、結果的に素子実
装面に局部的な反りが生ずる事態が抑止されるようにな
る。
【００１７】
【発明の実施の形態】
（第１の実施形態）以下、本発明をフリップチップ実装
に使用される多層配線基板に適用した第１実施例につい
て図１〜図３を参照しながら説明する。図１には多層配
線基板１１の一部が分解状態で示されている。この図１
において、多層配線基板１１は、後述する導体パターン
を形成するためのセラミック（例えばアルミナ９２％）
製の各層単位基板１１ａ〜１１ｄを一体化した４層構造
のもので、グリーンシート積層法により製造される。
【００１８】具体的には、アルミナ粉末、鉱物質粉末、
有機バインダなどを含んで成るグリーンシートを４枚用
意し、これらグリーンシートに対してビアホール（図示
せず）などを形成する打ち抜き処理を行った後に、導体
パターンのための導体ペースト（本実施例の場合タング
ステンペースト）の印刷処理を行う。尚、この印刷処理
前には、上記ビアホールに対し導体ペーストが埋め込ま
れる。次いで、各グリーンシートを積層してホットプレ
スすることにより互いに接合した後に、接合状態のグリ
ーンシートを多層配線基板１１の形状に応じた基板材料
として切り出す外形加工を行い、外形加工後の基板材料
を所定温度（例えば約１６００℃）の加湿水素ガス雰囲
気中で焼成することにより多層配線基板１１の基本構造
を形成する。さらに、導体パターンのうち、表面に露出
している部分に例えばＮｉメッキ処理を施すことにより
多層配線基板１１を完成させる。
【００１９】このような多層配線基板１１に形成される
導体パターンは、以下に述べるような状態となってい
る。但し、図１においては、多層配線基板１１に形成さ
れる導体パターンの全部を図示しておらず、本発明の要
旨に関係したもののみを図示している。
【００２０】表面実装素子としてのフリップチップ１３
の実装面となる第１層単位基板１１ａの上面には、当該
フリップチップ１３のバンプ電極１３ａに対応した数の
電極パッド１２ａ及び図示しない配線パターンが導体パ
ターンとして形成される。尚、図１においては、図面を
簡略化するために、フリップチップ１３のバンプ電極数
が比較的少ない例を示しているが、実際にはバンプ電極
数は１００個以上となることが多いものである。
【００２１】第２層単位基板１１ｂの上面には、フリッ
プチップ１３のバンプ電極１３ａ群に接続される複数の
引き出し配線１２ｂ及び図示しない配線パターンが導体
パターンとして形成されており、各引き出し配線１２ｂ
は、第１層単位基板１１ａに形成されたビアホールを介
して前記各電極パッド１２ａにそれぞれ接続されてい
る。この場合、上記引き出し配線１２ｂの形成領域は導
体パターン密度が局部的に高くなるものであり、この領
域が本発明でいうパターン密集部１４に相当することに
なる。
【００２２】第３層単位基板１１ｃの上面には、図示し
ない配線パターンが導体パターンとして形成される。第
４層単位基板１１ｄの上面には、導体パターンとしての
配線パターン１２ｃの密度を局部的に高くした状態の高
密度配線部１５（本発明でいう第２のパターン密集部に
相当）が形成されると共に、図示しない配線パターンが
導体パターンとして形成される。尚、第４層単位基板１
１ｄの下面にも図示しない配線パターンが形成される。
【００２３】図２（ａ）には、第２層単位基板１１ｂの
上面に形成されたパターン密集部１４の具体的配線例が
示され、図２（ｂ）には、第４層単位基板１１ｄの上面
に形成された高密度配線部１５の具体的配線例が示され
ている。この図２に示すように、第４の単位基板１１ｄ
上に形成される前記高密度配線部１５は、第２の単位基
板１１ｂ上に形成されるパターン密集部１４と対応した
領域に位置されるもので、設計上必要となる配線パター
ン（請求項２記載の発明でいう既設の配線パターンに相
当）の占有面積を拡大することにより形成されている。
【００２４】これにより、多層配線基板１１の上層側に
偏った特定層である第２層単位基板１１ｂ上に、導体パ
ターン密度が局部的に高くなったパターン密集部１４が
存在し、上記特定層とは層中心（第２層単位基板１１ｂ
及び第３層単位基板１１ｃ間の境界部分）を挟んで反対
側に位置する層である第４層単位基板１１ｄ上に、上記
パターン密集部１４と対応した領域に位置された高密度
配線部１５が存在することになる。
【００２５】従って、上記した第１実施例の構成によれ
ば、導体パターンのための導体ペースト（タングステン
ペースト）が施された４枚のグリーンシートを積層した
状態で焼成する際に、その上層側に偏った層に存在する
パターン密集部１４に対応した領域で発生する導体ペー
スト及びグリーンシートの収縮力と、当該特定層とは層
中心を挟んで反対側に位置する層に形成された高密度配
線部１５に対応した領域で発生する導体ペースト及びグ
リーンシートの収縮力とが均衡した状態となるため、そ
れらの収縮力に起因した局部的な反り変形力が互いに打
ち消し合うようになる。このため、チップ実装面（第１
層単位基板１ａの上面）に発生する局部的な反りが抑止
されるようになる。
【００２６】因みに、図３には、本実施例による多層配
線基板１１（基板材料はアルミナ９２％、導体パターン
材料はタングステン）について、フリップチップ１３の
実装面での反り変形量を、レーザ変位計を用いて実測し
た結果を三次元的に示した。この図３と従来構造におけ
る反り変形量を実測した前記図９とを比較すれば、本実
施例の構成が、チップ実装面に発生する局部的な反り変
形量を大幅に低減するのに役立っていることが理解でき
る。
【００２７】従って、本実施例による多層配線基板１１
の実装面に対して、はんだペーストをスクリーン印刷し
た場合に、従来のように、スキージによる印圧が局部的
に上がることに起因した印刷かすれの発生を来たす虞が
なくなり、フリップチップ１３の実装信頼性が向上する
ようになる。また、フリップチップ１３の実装時におい
て、無機物フィラーを混入した樹脂によるアンダーフィ
ル構造を採用した場合において、従来構成のように、多
層配線基板１１の局部的な反りに起因して、アンダーフ
ィルの形成が不十分になったり、フィラーによる補強効
果が低減したりすることがなくなるから、この面からも
フリップチップ１３の実装信頼性を向上させ得る。
【００２８】しかも、上記のような効果を得るために、
グリーンシートの所定部位に対し、高密度配線部１５の
ための導電ペーストを予め印刷しておくという簡単な構
成を採用するだけで済む利点があり、実用上において極
めて有益となる。
【００２９】尚、上記第１実施例では、高密度配線部１
５を、設計上必要となる配線パターンの占有面積を拡大
することにより形成する構成としたが、既設の配線パタ
ーンが存在しない領域にダミー配線パターンを付加する
ことにより形成しても良いものである。
【００３０】また、第１実施例では、高密度配線部１５
を第４層単位基板１１ｄの上面のみに設けたが、複数の
面にわたって分散した状態で設ける構成としても良く、
導体パターンは、第１〜第３層単位基板１１ａ〜１１ｃ
の下面にも形成することができる。さらに、例えば第２
層単位基板１１ｂ上に、上述したパターン密集部１４以
外のパターン密集部が存在する場合には、当該第２層単
位基板１１ｂとは層中心を挟んで反対側に位置する層で
ある第４層単位基板１１ｄ上に、そのパターン密集部と
対応した状態の高密度配線部を形成すれば良い。
【００３１】（第２の実施形態）尚、上記第１実施例で
は、第２層単位基板１１ｂの上面に形成するパターン密
集部１４の配線パターンを図２に示すような状態とした
が、本発明の第２実施例を示す図４のような状態のパタ
ーン密集部１４′を形成する構成としても良いものであ
る。即ち、この図４に示されたパターン密集部１４′
は、引き出し配線１２ｂ群及びその周辺の導体パターン
密度（配線密度）が均一な状態となるように、当該引き
出し配線１２ｂに隣接した空白域部分にダミー電極１２
ｄを形成すると共に、引き出し配線１２ｂ群の中央部分
及び隣接部分に、ダミー電極１２ｄを介して互いに接続
された状態のべた配線１２ｅ及び１２ｆを形成した点に
特徴を有する。
【００３２】この第２実施例のように、パターン密集部
１４′での導体パターン密度を均一な状態に形成する構
成とした場合には、積層した状態のグリーンシートを焼
成する際において、導体パターン密度が低い領域の存在
に起因した局部的な反りを来たす虞がなくなる。つま
り、導体パターンの配線密度が低い領域が存在する場合
には、導体ペーストの収縮に伴い、その低配線密度領域
に対応したグリーンシート材料が押し出されるという現
象を呈して局部的な反りを発生することになるが、本実
施例に構成によれば、このような局部的な反りを未然に
防止できることになる。
【００３３】尚、この第２実施例では、ダミー電極１２
ｄを設けることにより導体パターン密度を均一化する構
成としたが、引き出し配線１２ｂの一部について、その
占有面積を拡大した幅広な形状に形成することにより、
導体パターン密度を均一化する構成としても良い。
【００３４】（第３の実施形態）図５には本発明の第３
実施例が示されており、以下これについて前記第１実施
例と異なる部分のみ説明する。図５には、多層配線基板
１６の摸式的な断面構造が示されている。この図５にお
いて、多層配線基板１６は、導体パターン１７を形成す
るためのセラミック（例えばアルミナ９２％）製の各層
単位基板１６ａ〜１６ｄを一体化した４層構造のもの
で、グリーンシート積層法により第１実施例で述べたと
同様に製造される。
【００３５】この場合、フリップチップ１３のバンプ電
極１３ａ（図１参照）に接続される複数の引き出し配線
１７ａは、多層配線基板１６の層中心に近い層、本実施
例の場合、第３層単位基板１６ｃの上面に形成してい
る。
【００３６】このような構成とした本実施例によれば、
チップ実装面に搭載されるフリップチップ１３のバンプ
電極１３ａに接続される複数の引き出し配線１７ａの形
成領域、つまり導体パターン密度が高くなる領域が、多
層配線基板１６の層中心に近い層に存在することにな
る。このため、導体ペーストが施された状態の積層グリ
ーンシートを焼成する際において、導体ペーストの収縮
時において積層状態のグリーンシート全体に作用する歪
みが低減することになる。また、上記引き出し配線１７
ａの形成領域の上下に存在するグリーンシートの厚み寸
法が互いに近似した状態になる関係上、グリーンシート
の収縮時には、引き出し配線１７ａの形成領域の上下に
存在する各グリーンシートでの収縮力が均衡した状態と
なるため、それらの収縮力に起因した局部的な反り変形
力が互いに打ち消し合うようになる。この結果、本実施
例においても、多層配線基板１６のチップ実装面に局部
的な反りが生ずる事態が抑止されるようになる。
【００３７】（第４の実施形態）図６及び図７には本発
明の第４実施例が示されており、以下これについて前記
第１実施例と異なる部分のみ説明する。図６には、多層
配線基板１８の摸式的な断面構造が示されている。この
図６において、多層配線基板１８は、導体パターン１９
を形成するためのセラミック（例えばアルミナ９２％）
製の各層単位基板１８ａ〜１８ｄを一体化した４層構造
のもので、グリーンシート積層法により第１実施例で述
べたと同様に製造される。
【００３８】この場合、フリップチップ１３のバンプ電
極１３ａに接続される複数の引き出し配線１９ａは、複
数の層、例えば第２層単位基板１８ｂ及び第４層単位基
板１８ｄの各上面に分散した状態で形成されている。具
体的には、第２層単位基板１８ｂの上面には、引き出し
配線１９ａの一部が図７（ａ）に示すようなパターンで
形成され、第４層単位基板１８ｄの上面には、引き出し
配線１９ａの残り部分が図７（ｂ）に示すようなパター
ンで形成される。
【００３９】このような構成とした本実施例によれば、
チップ実装面に搭載されるフリップチップ１３のバンプ
電極１３ａに接続される複数の引き出し配線１９ａの形
成領域が、複数の層に分散される結果、各層の導体パタ
ーン密度が平均化されると共に相対的に低くなる。この
ため、導体ペーストが施された状態の積層グリーンシー
トを焼成する際において、導体ペーストの収縮に伴う歪
みが各層に分散されると共に、グリーンシートの収縮に
伴う歪みも各層に分散されることになる。これに伴い、
それらの収縮力に起因した局部的な反り変形量が小さく
なり、結果的に多層配線基板の１８のチップ実装面に局
部的な反りが生ずる事態が抑止されるようになる。
【００４０】（その他の実施形態）尚、本発明は上記し
た実施例に限定されるものではなく、次のような変形ま
たは拡張が可能である。何れの実施例においても、４層
の多層配線基板を例に挙げたが、３層或いはさらに多層
の配線基板に適用できることは勿論である。実装対象の
素子としてフリップチップを例に挙げたが、例えばＢＧ
Ａのような表面実装型パッケージを備えたＬＳＩなど、
他の表面実装素子の実装用に適用しても良いことも勿論
である。多層配線基板を構成するセラミック材料の例と
して、一般的なアルミナ９２％を例に挙げたが、これと
は含有率が異なるアルミナ系磁器材料、或いはベリリア
系磁器材料など、他のセラミック材料やガラスセラミッ
ク材料を使用しても良く、また、導体ペーストとしてモ
リブデンペーストや銀，銅ペーストなどのような他の材
料製のものを使用しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す要部の分解斜視図
【図２】要部の導体パターンの形状を示す平面図
【図３】多層配線基板における局部的な反り変形量を実
測した結果を示す図
【図４】本発明の第２実施例による導体パターンの形状
を示す図
【図５】本発明の第３実施例を示す要部の摸式的縦断面
図
【図６】本発明の第４実施例を示す要部の摸式的縦断面
図
【図７】引き出し配線の形状を示す平面図
【図８】従来の多層配線基板における局部的な反り発生
メカニズムを説明するための摸式的縦断面図
【図９】従来の多層配線基板における局部的な反り変形
量を実測した結果を示す図
【符号の説明】
１１は多層配線基板、１１ａ〜１１ｄは単位基板、１２
ａは電極パッド（導体パターン）、１２ｂは引き出し配
線（導体パターン）、１２ｃは配線パターン（導体パタ
ーン）、１３はフリップチップ（表面実装素子）、１３
ａはバンプ電極、１４、１４′はパターン密集部、１５
は高密度配線部（第２のパターン密集部）、１６は多層
配線基板、１６ａ〜１６ｄは単位基板、１７は導体パタ
ーン、１７ａは引き出し配線、１８は多層配線基板、１
８ａ〜１８ｄは単位基板、１９は導体パターン、１９ａ
は引き出し配線を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 真治 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 山崎 高志 鹿児島県国分市山下町１−１ 京セラ株式 会社内 (72)発明者 寺尾 慎也 鹿児島県国分市山下町１−４ 京セラ株式 会社内 (72)発明者 仲川 彰一 鹿児島県国分市山下町１−４ 京セラ株式 会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 導体パターンのための導体ペーストが施
    された複数枚のグリーンシートを積層した状態で焼成す
    ることにより形成され、上層側または下層側に偏った特
    定層に導体パターン密度が局部的に高くなったパターン
    密集部が存在するセラミック製の多層配線基板におい
    て、 前記特定層とは層中心を挟んで反対側に位置する層にお
    ける上記パターン密集部と対応した領域に導体パターン
    密度が局部的に高くなる第２のパターン密集部を形成し
    たことを特徴とする多層配線基板。
  2. 【請求項２】 前記第２のパターン密集部は、既設の配
    線パターンの占有面積を拡大することにより形成される
    ことを特徴とする請求項１記載の多層配線基板。
  3. 【請求項３】 前記第２のパターン密集部は、ダミー配
    線パターンを付加することにより形成されることを特徴
    とする請求項１記載の多層配線基板。
  4. 【請求項４】 導体パターンのための導体ペーストが施
    された複数枚のグリーンシートを積層した状態で焼成す
    ることにより形成され、実装面に表面実装素子が搭載さ
    れるセラミック製の多層配線基板において、 前記導体パターンのうち前記表面実装素子の電極に接続
    される複数の引き出し配線を層中心に近い層に形成した
    ことを特徴とする多層配線基板。
  5. 【請求項５】 導体パターンのための導体ペーストが施
    された複数枚のグリーンシートを積層した状態で焼成す
    ることにより形成され、実装面に表面実装素子が搭載さ
    れるセラミック製の多層配線基板において、 前記導体パターンのうち前記表面実装素子の電極に接続
    される複数の引き出し配線を複数の層に分散させた状態
    で形成したことを特徴とする多層配線基板。
JP9116929A 1997-05-07 1997-05-07 多層配線基板 Pending JPH10308582A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9116929A JPH10308582A (ja) 1997-05-07 1997-05-07 多層配線基板
DE19818751A DE19818751A1 (de) 1997-05-07 1998-04-27 Mehrlagenleiterplatte ohne lokale Verkrümmung auf ihrer Montagefläche
US09/073,139 US6217990B1 (en) 1997-05-07 1998-05-06 Multilayer circuit board having no local warp on mounting surface thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9116929A JPH10308582A (ja) 1997-05-07 1997-05-07 多層配線基板

Publications (1)

Publication Number Publication Date
JPH10308582A true JPH10308582A (ja) 1998-11-17

Family

ID=14699195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9116929A Pending JPH10308582A (ja) 1997-05-07 1997-05-07 多層配線基板

Country Status (3)

Country Link
US (1) US6217990B1 (ja)
JP (1) JPH10308582A (ja)
DE (1) DE19818751A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376906B1 (en) 1997-02-12 2002-04-23 Denso Corporation Mounting structure of semiconductor element
US10916496B2 (en) 2016-03-31 2021-02-09 Murata Manufacturing Co., Ltd. Circuit module

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562169B2 (en) * 2001-01-17 2003-05-13 International Business Machines Corporation Multi-level web structure in use for thin sheet processing
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
TWI259748B (en) * 2004-09-22 2006-08-01 Murata Manufacturing Co Wiring board and wiring board module
JP2006228997A (ja) * 2005-02-18 2006-08-31 Fujitsu Ltd プリント基板
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
JP2008071963A (ja) * 2006-09-14 2008-03-27 Denso Corp 多層配線基板
DE102006048465B4 (de) * 2006-10-11 2009-11-26 Kerafol Keramische Folien Gmbh Verfahren zur Herbeiführung eines definierten Schrumpfungsverhaltens eines keramischen Grünfolienabschnittes und Verwendung eines flachen Körpers als Brennunterlage
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
CN105244324B (zh) * 2015-11-10 2017-09-29 河北中瓷电子科技有限公司 电子封装用陶瓷绝缘子及其制作方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848984A (ja) 1981-09-18 1983-03-23 株式会社日立製作所 セラミツク配線板とその製造方法
JPS59195856A (ja) * 1983-04-20 1984-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPS63271911A (ja) 1987-04-28 1988-11-09 Toko Inc 積層電子部品の製造方法
JPH0255267A (ja) 1988-08-17 1990-02-23 Murata Mfg Co Ltd セラミック基板の製造方法
JPH02141476A (ja) 1988-11-21 1990-05-30 Murata Mfg Co Ltd セラミック基板の製造方法
JP2658356B2 (ja) 1989-02-14 1997-09-30 三菱マテリアル株式会社 複合セラミックス基板の製法
JPH02239648A (ja) 1989-03-13 1990-09-21 Toto Ltd セラミックデバイスの焼成方法
US5290375A (en) * 1989-08-05 1994-03-01 Nippondenso Co., Ltd. Process for manufacturing ceramic multilayer substrate
JPH03178195A (ja) 1989-12-06 1991-08-02 Hitachi Ltd 多層セラミック基板の製造方法
JPH03178194A (ja) 1989-12-06 1991-08-02 Hitachi Ltd 多層セラミック基板
JP3130914B2 (ja) 1990-07-27 2001-01-31 京セラ株式会社 多層回路基板
JPH0529771A (ja) 1991-07-23 1993-02-05 Fujitsu Ltd セラミツク回路基板およびその製造方法
JP3064047B2 (ja) 1991-07-30 2000-07-12 京セラ株式会社 多層セラミック回路基板
JPH0575263A (ja) 1991-09-13 1993-03-26 Nec Corp 多層セラミツクス基板の製造方法
JPH0582964A (ja) 1991-09-19 1993-04-02 Fujitsu Ltd 多層セラミツク基板
JP3372050B2 (ja) 1992-04-02 2003-01-27 ティーディーケイ株式会社 多層配線基板およびその製造方法
JPH0661648A (ja) 1992-08-07 1994-03-04 Hitachi Ltd 多層配線基板
JPH06252556A (ja) 1993-02-24 1994-09-09 Mitsubishi Electric Corp 多層セラミック基板
JPH0715144A (ja) 1993-06-16 1995-01-17 Toshiba Corp マルチチップモジュール用セラミックス多層基板
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JP3286651B2 (ja) * 1993-12-27 2002-05-27 株式会社住友金属エレクトロデバイス セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料
JP3038425B2 (ja) 1994-03-25 2000-05-08 住友大阪セメント株式会社 積層セラミックス薄板の製造方法
JPH07273456A (ja) 1994-03-30 1995-10-20 Sumitomo Kinzoku Ceramics:Kk 積層セラミック基板の製造方法
JP3368664B2 (ja) 1994-04-14 2003-01-20 株式会社村田製作所 積層セラミック部品
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
JP3686687B2 (ja) 1994-05-30 2005-08-24 京セラ株式会社 低温焼成セラミック回路基板
JP3671457B2 (ja) * 1995-06-07 2005-07-13 株式会社デンソー 多層基板
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
JPH09260543A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 窒化アルミニウム配線基板およびその製造方法
US5920126A (en) * 1997-10-02 1999-07-06 Fujitsu Limited Semiconductor device including a flip-chip substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376906B1 (en) 1997-02-12 2002-04-23 Denso Corporation Mounting structure of semiconductor element
US10916496B2 (en) 2016-03-31 2021-02-09 Murata Manufacturing Co., Ltd. Circuit module

Also Published As

Publication number Publication date
DE19818751A1 (de) 1998-11-12
US6217990B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US7847197B2 (en) Multilayer circuit board and manufacturing method thereof
US20100220448A1 (en) Component-containing module
US5755903A (en) Method of making a multilayer ceramic substrate having reduced stress
JPS60251693A (ja) 頂面に相互接続端子を高密度で配設した多層基板及びその製造方法
US7660132B2 (en) Covered multilayer module
JPH10308582A (ja) 多層配線基板
US8198550B2 (en) Printed circuit board and method of manufacturing the same
US8785787B2 (en) Metal-based circuit board
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP3508905B2 (ja) 配線基板とその製造方法
JPH08316002A (ja) 電子部品及び複合電子部品
JP4779668B2 (ja) 積層基板の製造方法
JP3091378B2 (ja) セラミック多層基板
JP2945291B2 (ja) セラミック多層基板
JP4335393B2 (ja) 配線基板およびその製造方法
JP3995294B2 (ja) セラミック積層基板の製造方法
JP7438781B2 (ja) 配線基板
WO2017179326A1 (ja) モジュール
JP5067107B2 (ja) 回路基板および半導体装置
JP7492910B2 (ja) 配線基板
JP5104178B2 (ja) セラミック配線基板の製造方法
JPH09237855A (ja) セラミックス多層配線基板
JPH02150042A (ja) 混成集積回路
JP5516608B2 (ja) セラミック積層基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050513

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050608

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050708