JPH0828631B2 - 差動増幅器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、差動増幅器、特に、過
励振状態から温度歪を発生せずに、迅速に回復する差動
増幅器に関する。

【０００２】

【従来の技術】差動演算増幅器は、通常、増幅器の所定
の伝達関数が略直線的である正常ダイナミック動作レン
ジを有する。このレンジを超えて入力電圧が変化する
と、増幅器は過励振状態となり、正常のダイナミック・
レンジから外れた非直線領域に入り、能動回路素子は、
飽和状態状態即ち遮断（カットオフ）状態となる。更
に、過励振状態では、正常の直線領域とは異なり、能動
回路素子でワット損の浪費、及び加熱を生じさせる。

【０００３】その結果として、非直線過励振状態から正
常の動作状態への回復は、飽和能動回路素子が正常の動
作モードに戻るのに要する時間だけ遅れる。この回復
は、正常の熱平衡状態を回復させ、熱に起因する誤差を
除去するのに必要な時間によっても、長期間遅れる。

【発明が解決しようとする課題】

【０００４】過励振状態から回復できる従来の増幅器
は、複雑なクランピング回路又はダーリントン帰還トラ
ンジスタを含み、回路の部品数が増加するという問題が
あった。

【０００５】例えば、ネルソンその他による「高速回復
増幅器」と題された米国特許第４６９１１７４号は、増
幅器の各半分が同一である差動増幅器を示す。このネル
ソンその他の特許の図５には、各増幅器は２組のダーリ
ントン・トランジスタ（Ｑ５、Ｑ７；Ｑ６、Ｑ８）、２
個のダイオード（Ｄ１、Ｄ３；Ｄ２、Ｄ４）、２個の抵
抗器（Ｒ１、Ｒ３；Ｒ２、Ｒ４）及び電流源（２５）を
含み、正常モードで動作可能な第１帰還路を有する。各
増幅器は、更に、ダーリントン・トランジスタ（Ｑ７；
Ｑ８）、１個のダイオード（Ｄ３；Ｄ４）、２個の抵抗
器（Ｒ１、Ｒ３；Ｒ２、Ｒ４）及び電流源（２５）を含
み、過励振状態で動作可能な第２帰還路を有する。

【０００６】他の例では、アディスによる「高速過励振
回復時間を有する正確な差動増幅器」と題する米国特許
第４７１４８９６号は、増幅器の各半分が同一である差
動増幅器を示す。アディスの特許の図２では、各増幅器
は、ダーリントン・トランジスタ（Ｑ３、Ｑ４）及び２
個のダイオード（Ｄ１、Ｄ２）を含み、通常モードで動
作可能な第１帰還路を有する。この特許の図３では、各
増幅器は、更に、ダーリントン対の第１トランジスタ
（Ｑ３）、２個の異なるダイオード（Ｄ３、Ｄ４）、及
び２個の電流源（２０、２２；３０、３２）を含むダイ
オードＤ３、Ｄ４用のバイアス手段を有する。

【０００７】そこで、従来の増幅器よりも少ない最少の
構成部品で、過励振状態から熱に起因する歪なく、迅速
に回復できる差動増幅器が必要とされている。

【０００８】したがって、本発明の目的は、飽和及び熱
に起因する誤差がなく、過励振状態から直線動作レンジ
に迅速に回復する正確な差動増幅器の提供にある。

【０００９】本発明の他の目的は、従来の過励振回復回
路よりも構成部品数が少ない、過励振回復回路を有する
差動増幅器の提供にある。

【００１０】本発明の他の目的は、集積回路又は個別部
品で容易に製造可能な過励振回路を有する差動増幅器の
提供にある。

【００１１】本発明の他の目的は、入力電圧に応答して
正確な直線電流を出力する差動増幅器の提供にある。

【００１２】

【課題を解決するための手段及び作用】本発明の差動増
幅器は、各々が閉ループ利得を与え、共通の負荷インピ
ーダンスを駆動し、差動出力電流を供給する帰還トラン
ジスタを含む、２個の半増幅器を有する。各半増幅器
は、更に、正常の動作状態で動作可能な第１帰還路、及
び過励振状態で動作可能な第２帰還路を有する。第１帰
還路は、帰還トランジスタのエミッタ及び増幅器の電圧
入力端間に接続された第１及び第２ダイオードを含む。
第１及び第２ダイオード間の接続点は、共通の負荷イン
ピーダンスに接続される。第２帰還路は、帰還トランジ
スタのエミッタ及び電圧入力端間に接続された第３ダイ
オードを含むので、差動増幅器及び帰還トランジスタ
は、過励振状態の間、動作状態を保ち、負荷インピーダ
ンスから分離される。過励振状態でなくなると、第１帰
還路は再び動作状態になり、増幅器は飽和したり、熱に
よる誤差が生ずることなく、即座に回復する。過励振回
復のために必要な最小限の構成要素は、３個のダイオー
ドと、過励振状態でこの３個のダイオードをバイアスす
る電流源の様な手段とである。

【００１３】

【実施例】図１は、本発明の差動増幅器の一実施例を示
す。差動増幅器１０は、増幅器の２つの同一の半分（以
下「半増幅器」という）２２及び２４を有する。一方の
半増幅器の回路説明は、他方の半増幅器の対応する回路
素子に同じ様に適用される。半増幅器２２は、差動トラ
ンジスタ対Ｑ１及びＱ３を有し、トランジスタＱ１のベ
ースには、シングル・エンデッド入力電圧Ｖ１が供給さ
れる。当業者には知られている様に、トランジスタＱ１
及びＱ３のベースは、正及び負の入力端を形成し、トラ
ンジスタＱ１及びＱ３のコレクタは、負及び正の出力端
を形成する。差動トランジスタ対Ｑ１及びＱ３は、トラ
ンジスタＱ１及びＱ３のエミッタに接続されたテイル電
流源Ｉ１及びトランジスタＱ３のコレクタに接続された
負荷電流源Ｉ３によりバイアスされる。電流源Ｉ１は値
が４ｍＡで、電流源Ｉ３は値が２ｍＡである。単一の帰
還トランジスタＱ５は、ベースがトランジスタＱ３のコ
レクタに接続され、エミッタがトランジスタＱ１のコレ
クタに接続され、コレクタがシングル・エンデッド出力
電流Ｉ０１を出力する。抵抗器Ｒ３の様な負荷インピー
ダンスは、シングル・エンデッド電流Ｉ０１をシングル
・エンデッド電圧に変換する。帰還トランジスタＱ５
は、トランジスタＱ３のコレクタからトランジスタＱ３
のベースへの閉ループ利得を生成するために使用され、
トランジスタＱ１及びＱ３のベースの電圧は略等しくな
る。更に、帰還トランジスタＱ５を使用して、抵抗器Ｒ
１を駆動する。増幅器２２の利得を２にするために、負
荷抵抗器Ｒ１及びＲ３の値を、夫々５０オーム及び１０
０オームとする。

【００１４】第１帰還路は、帰還トランジスタＱ５のエ
ミッタ及びトランジスタＱ３のベース間に接続され、正
常状態でバイアスされるダイオードＤ１及びＤ５を含
む。ダイオードＤ１及びＤ５のカソードの接続点は、抵
抗器Ｒ１に接続される。第２帰還路は、帰還トランジス
タＱ５のエミッタ及びトランジスタＱ３のベース間に接
続され、過励振状態でバイアスされるダイオードＤ３を
含む。ダイオードＤ３は、過励振状態の間、ダイオード
Ｄ３のアノードに接続された電流源Ｉ５によりバイアス
される。電流源Ｉ５の値は、５００μＡの様な低い値に
設定される。

【００１５】同様に、図１は、差動トランジスタ対Ｑ２
及びＱ４を含む第２の半増幅器２４を有し、トランジス
タＱ２のベースには、シングル・エンデッド入力電圧Ｖ
２が供給される。トランジスタＱ２及びＱ４のベース
は、正及び負の入力端を形成し、トランジスタＱ２及び
Ｑ４のコレクタは、負及び正の出力端を形成する。テイ
ル電流源Ｉ２及び負荷電流源Ｉ４は、差動トランジスタ
対Ｑ２及びＱ４にバイアス電流を供給する。単一の帰還
トランジスタＱ６は、ベースがトランジスタＱ４のコレ
クタに接続され、エミッタがトランジスタＱ２のコレク
タに接続され、コレクタがシングル・エンデッド出力電
流Ｉ０２を出力する。負荷抵抗器Ｒ４は、シングル・エ
ンデッド出力電流Ｉ０２をシングル・エンデッド電圧Ｖ
０２に変換する。帰還トランジスタＱ６は、抵抗器Ｒ２
を駆動する。

【００１６】第１帰還路は、帰還トランジスタＱ６のエ
ミッタ及びトランジスタＱ４のベース間に接続され、正
常状態でバイアスされるダイオードＤ２及びＤ６を含
む。ダイオードＤ２及びＤ６のカソードの接続点は、抵
抗器Ｒ２に接続される。第２帰還路は、帰還トランジス
タＱ６のエミッタ及びトランジスタＱ４のベース間に接
続され、過励振状態でバイアスされるダイオードＤ４を
含む。ダイオードＤ４は、過励振状態の間に、ダイオー
ドＤ４のアノードに接続された電流源Ｉ６によりバイア
スされる。

【００１７】半増幅器２２及び２４は、ダイオードＤ１
及びＤ５のカソード及びダイオードＤ２及びＤ６のカソ
ードで、抵抗器Ｒ１、Ｒ２及び電流源ＩＳを介して一体
に結合される。上述の方法で、２つの半増幅器２２及び
２４を結合することにより、差動増幅器１０を形成し、
シングル・エンデッド入力電圧Ｖ１及びＶ２は、差動入
力電圧Ｖ１及びＶ２であり、シングル・エンデッド出力
電圧Ｖ０１及びＶ０２は、差動出力電圧Ｖ０１及びＶ０
２である。負荷電流ＩＳは、差動電圧Ｖ１及びＶ２の振
幅及び極性に従って、負荷抵抗器Ｒ１及びＲ２と、出力
負荷抵抗器Ｒ２及びＲ４とを流れる。

【００１８】正常動作では、トランジスタＱ１及びＱ２
のベースに供給される差動入力信号Ｖ１及びＶ２は、帰
還トランジスタＱ５及びＱ６による閉ループ帰還作用に
より夫々ダイオードＤ５及びＤ６のカソードで複製され
る。小振幅の入力信号は、帰還トランジスタＱ５及びＱ
６のコレクタで実質的に再生された電流ＩＳを抵抗器Ｒ
１及びＲ２に流す。差動出力電流Ｉ０１及びＩ０２は、
トランジスタＱ５及びＱ６のコレクタで生成され、出力
負荷抵抗器Ｒ３及びＲ４により差動出力電圧に変換され
る。

【００１９】図１の半増幅器２２では、ダイオードＤ１
及びＤ５は、シリコン・ダイオード又はショットキー・
ダイオードでよい。しかし、トランジスタＱ１が過励振
状態の間に飽和しないためには、ダイオードＤ３は、シ
ョットキー・ダイオードであることが望ましい。

【００２０】正常の動作モードを更によく理解するため
に、一方の半増幅器２２の一部分を図２に示す。この図
では、バイアスされた回路素子だけが示されている。し
たがって、帰還トランジスタＱ５のエミッタからの正常
動作モード帰還路は、ダイオードＤ１及びＤ５を含む。
ダイオードＤ１及びＤ５のカソードの接続点は、抵抗器
Ｒ１に接続される。電流源Ｉ５が供給する電流は、一定
である。したがって、電流源Ｉ５は、差動電流又は電圧
に影響されるいかなる信号も発生しない。

【００２１】トランジスタＱ５及びＱ６のコレクタの出
力電流Ｉ０１及びＩ０２は、トランジスタＱ５の電流増
幅率（ベータ）による損失に関して補償され、増幅器の
精度及び直線性が改善される。図３は、半増幅器２２の
一部分を示し、第１及び第２帰還路は、短絡回路に置き
換えられ、電流源Ｉ５は、トランジスタＱ５のベータ補
償機構を分析するために除去されている。入力電圧Ｖ１
が０、ベータ誤差がない状態で、Ｉ１＝４ｍＡ、Ｉ３＝
２ｍＡ、ＩＳ＝５ｍＡ、Ｉ０１＝７ｍＡであると仮定す
る。トランジスタＱ５のベータによる誤差は、Δで示さ
れるトランジスタＱ５のベース電流として現れる。電流
源Ｉ１又はＩ３の値は固定であるので、この誤差電流
は、これらの電流源によっては供給されない。トランジ
スタＱ１及びＱ３のベースに供給される電流は、ごく僅
かであり、この分析の目的のためには無視できる。誤差
電流Δは、トランジスタＱ３のコレクタ電流から減算さ
れ、、トランジスタＱ１のコレクタ電流に加算される。
トランジスタＱ１のコレクタは、トランジスタＱ５のエ
ミッタに直接接続されているので、トランジスタＱ５の
ベースで失った誤差電流Δはエミッタに供給され、コレ
クタ電流はベータ誤差には無関係である。

【００２２】図１において、過励振状態では、大きな入
力信号Ｖ１及びＶ２が、トランジスタＱ１及びＱ２のベ
ースに供給される。２つのシングル・エンデッド入力電
圧Ｖ１及びＶ２のうちの正方向に大きい電圧は、電流源
ＩＳにより供給される電流が対応する半増幅器２２又は
２４を流れるようにする。したがって、電流は、ダイオ
ードＤ５又はＤ６からそらされる。シングル・エンデッ
ド電圧Ｖ１がＩＳ×Ｒ２に等しい電圧だけシングル・エ
ンデッド電圧Ｖ２よりも小さいとき、ダイオードＤ５は
完全に遮断される。この様に、トランジスタＱ１のベー
スの大きな負電圧は、過励振を生じさせる。同様に、シ
ングル・エンデッド電圧Ｖ１がＩＳ×Ｒ１に等しい電圧
だけシングル・エンデッド電圧Ｖ２より大きければ、ダ
イオードＤ６は、完全に遮断される。

【００２３】半増幅器２２が過励振され、ダイオードＤ
５が遮断されると仮定すると、トランジスタＱ１のベー
スには、負方向のシングル・エンデッド電圧Ｖ１が供給
されている。それに応じて、トランジスタＱ３のエミッ
タは、トランジスタＱ１のコレクタ電流により負に引っ
張られる。ダイオードＤ１及びＤ５を通る帰還ループは
開いているので、トランジスタＱ５のエミッタは、ダイ
オードＤ３が導通するまで、約０.３Ｖだけ急速に降下
する。ダイオードＤ３がバイアスされるとき、新しい帰
還ループが、帰還トランジスタＱ５のエミッタ及びトラ
ンジスタＱ３のベース間に形成される。ダイオードＤ３
のバイアス電流は、電流源Ｉ５により供給され、この電
流の帰路はトランジスタＱ１のコレクタにより形成され
る。新しい帰還ループは、半増幅器２２を抵抗器Ｒ１か
ら電気的に分離するので、半増幅器２２は、トランジス
タＱ１のベースに供給される更に負の電圧でも依然とし
て動作する。この様に、トランジスタＱ１、Ｑ３及びＱ
５の全ては、限定された動作モードにバイアスされ、い
ずれのトランジスタも遮断されたり、飽和状態とはなら
ない。

【００２４】過励振状態での回路動作を更によく理解す
るために、一方の半増幅器２２を部分的に図４に示す。
この図では、バイアスされた回路素子のみを示す。帰還
トランジスタＱ５のエミッタからの過励振帰還路は、ダ
イオードＤ３を含む。半増幅器２２は、抵抗器Ｒ１から
分離されので、Ｒ１は図示しない。電流源Ｉ５から供給
される電流は、ダイオードＤ３を介してトランジスタＱ
１のコレクタを流れることに留意されたい。

【００２５】トランジスタＱ１及びＱ３の動作点は、極
端な負入力電圧により少し変化するので、過励振状態か
らの回復時に熱歪を生じさせるワット損の変化に影響さ
れない。トランジスタＱ１及びＱ３のコレクタ・エミッ
タ電圧は、ダイオードＤ３の作用により効果的にクラン
プされ、テイル・バイアス電流Ｉ１が、両方のトランジ
スタを略等しく流れる。

【００２６】図５〜図８は、過励振回復回路を有する本
発明の差動増幅器の好適な温度特性を示すグラフ図であ
る。図５は、利得が直線領域で２に設定された増幅器１
０の直線的伝達関数を示す。図６は、図５の伝達関数の
微分係数であり、小信号利得を差動入力電圧の関数とし
て示す。直線領域の利得は、略一定であることに留意さ
れたい。図７は、４個のトランジスタＱ１〜Ｑ４のワッ
ト損を示す。熱歪を最小にするには、（トランジスタＱ
１及びＱ４のワット損の合計−トランジスタＱ２及びＱ
３のワット損の合計）が過励振状態の一定電力に等しい
ことが望ましい。更に、この一定電力は、増幅器１０が
過励振状態に近づく直線領域の同一電力に等しいことが
望ましい。図８は、トランジスタの正味のワット損の代
数的な合計（Ｑ１＋Ｑ３）−（Ｑ２＋Ｑ４）を示す。正
味のワット損は、過励振状態では略一定であり、直線領
域の端部で正味のワット損に等しくなる。

【００２７】通常の半導体処理では、１００°Ｃ／Ｗの
熱抵抗及び−１.６ｍＶ／°Ｃのベース・エミッタ電圧
温度係数を有するトランジスタは、ワット損の変化の熱
歪電圧１６０μＶ／ｍＷを発生する。図８に示す様に、
過励振状態でのワット損の変化は、１Ｖにわたる入力信
号では約０.１ｍＷである。熱により発生する総歪量
は、１Ｖの入力信号に関して０.１ｍＷ×１６０μＶ／
ｍＷ＝１６μＶ、即ち０.００１６％の歪に大体等し
い。熱により発生した歪は、大きな負の入力信号に対し
ては小さい。熱による歪を可能な限りの程度まで減少さ
せるには、増幅器１０を、トランジスタＱ１〜Ｑ４が整
合し、極めて近似している集積回路として製造すること
が望ましい。

【００２８】図９は、差動増幅器としての使用に適した
他の実施例の増幅器２０を示す。一方の半増幅器は、第
１実施例と同様の差動トランジスタ対Ｑ１及びＱ３、バ
イアス電流源Ｉ１及びＩ３、及び単一の帰還トランジス
タＱ５を含む。増幅器２０は、第１及び第２帰還路が、
更に大きな電圧をトランジスタＱ１のコレクタに供給す
るように構成されている以外は、構成及び動作におい
て、図１の半増幅器２２又は２４と略同じである。図９
は、必要に応じて、ショットキー・ダイオードに代わっ
てシリコン・ダイオードを使用できることを示してい
る。

【００２９】第１帰還路は、正常の状態で動作可能なダ
イオードＤ１、Ｄ５及びＤ９を含む。第１帰還路は、帰
還トランジスタＱ５のエミッタ及びトランジスタＱ３の
ベース間に接続される。第１帰還路は、ダイオードＤ１
及びＤ５のカソードで抵抗器Ｒ１に接続される。第２帰
還路は、過励振状態で動作可能なダイオードＤ３及びＤ
７を含む。第２帰還路も、帰還トランジスタＱ５のエミ
ッタ及びトランジスタＱ３のベース間に接続される。過
励振状態では、ダイオードＤ３及びＤ７のバイアス電流
は、電流源Ｉ５及びＩ７から供給される。第２電流源Ｉ
７は、過励振の間にダイオードＤ７をバイアスし続ける
ために必要である。ダイオードＤ７は、過励振状態で、
トランジスタＱ１に対して付加的なコレクタ・エミッタ
電圧を供給する。ダイオードＤ９は、正常動作モードの
間に第２帰還路を確実にオフ状態にするために必要であ
る。図９の増幅器２０は、同一構成の増幅器（図示せ
ず）に接続され、増幅器１０に関して上述した方法で、
差動増幅器を形成する。

【００３０】図９の増幅器の他の実施例を図１０に示
す。この図は部分的ではあるが、適切な部分を示してお
り、増幅器は、追加したダイオードＤ１１及び電流源Ｉ
１１を含んでいるが、ダイオードＤ７及びＤ９、又は電
流源Ｉ７は含んでいない。回路の動作は、上述と同じで
あるが、ダイオードＤ１１は、トランジスタＱ１に対し
て付加的なコレクタ・ベース電圧を供給し、使用するダ
イオードが１個少ないことに留意することが重要であ
る。しかし、付加的なコレクタ・ベース電圧が必要であ
れば、ダイオードＤ１１の代わりに直列に接続された複
数のダイオードを使用してもよい。図１０の実施例によ
り得られる他の特徴は、ダイオードＤ１、Ｄ３、Ｄ５及
びＤ１１のいずれか又は全てに対してショットキー・ダ
イオードを使用できることである。

【００３１】図１１は、他の実施例である差動増幅器３
０を示す。図１に示す異なるトランジスタ対Ｑ１、Ｑ２
及びＱ３、Ｑ４の代わりに演算増幅器３２及び３４を使
用する。演算増幅器３２及び３４の正の入力端には、夫
々シングル・エンデッド入力電圧Ｖ１及びＶ２が供給さ
れる。演算増幅器３２及び３４の出力端は、夫々トラン
ジスタＱ５及びＱ６のベースに接続される。トランジス
タＱ５及びＱ６のエミッタは、夫々第１及び第２帰還路
を介して演算増幅器３２及び３４の負の入力端に接続さ
れる。差動増幅器の構成及び動作は、図１に示し説明し
た差動増幅器１０と略同様であるが、過励振状態の間
に、ダイオードＤ３及びＤ４に対して電流を返し、ダイ
オードＱ５及びＱ６に対してバイアス電流を供給するた
めに付加的な電流源Ｉ９及び１１０を必要とすることが
異なる。演算増幅器３２及び３４は、バイアス電流用の
電流源Ｉ５及びＩ６に影響されないことに留意された
い。

【００３２】差動増幅器３０の特徴は、ダイオードＤ１
〜Ｄ６は、ショットキー・ダイオード又はシリコン・ダ
イオードのいずれでもよいことである。演算増幅器で
は、出力端の電圧は、正及び負の入力端の電圧によって
は、通常は制限されない。更に、演算増幅器の帰還作用
は、負の入力端の電圧を正の入力端の電圧に等しくする
ので、差動増幅器３０は直線的で正確である。差動増幅
器３０は、集積回路又は、必要であれば、市販されたト
ランジスタ及び演算増幅器の様な個別部品で製造でき
る。

【００３３】図１２は、差動増幅器内で使用するのに適
した他の実施例の増幅器４０を示す。この実施例は、図
１１に示した増幅器と構成及び動作が略同様であるが、
ダイオードＤ３から成る第２帰還路が、演算増幅器３２
の出力端及び負の入力端間に接続されることが異なる。
図１２の増幅器４０は、同一の増幅器（図示せず）に結
合され、増幅器３０に関して上述した方法で差動増幅器
を形成する。

【００３４】差動増幅器１０〜４０の幾つかの使用例で
は、過励振状態を指示する回路を含むことが望ましい。
図１３は、この様な過励振指示回路５０を示す。過励振
指示回路５０は、第２帰還路にシリコン・ダイオードを
使用する本発明の実施例で使用するのに適している。過
励振回路５０は、第２帰還路のダイオードＤ３に接続さ
れたトランジスタＱ７を含む。上述の様に、ダイオード
Ｄ３は、過励振状態でバイアスされるので、ダイオード
Ｄ３及びトランジスタＱ７は、電流ミラーとして動作
し、ダイオードＤ３を流れる電流は、トランジスタＱ７
のコレクタを流れる電流と同じになる。負荷抵抗Ｒ５
は、過励振状態に応答して、ＶＢＬＮＫで表されるアク
ティブ・ロー電圧信号を供給する。

【００３５】図１４は、ショットキー・ダイオードと共
に動作する過励振指示回路の更に一般的な実施例を示
す。トランジスタＱ７は、比較器５２及びオフセット電
圧源５４に置き換えられる。オフセット電圧源５４の値
は、０.１５Ｖ即ち、通常のショットキー順方向バイア
ス電圧の約１／２に設定される。正常な動作の間、ショ
ットキー・ダイオードは、オフ状態である。したがっ
て、オフセット電圧により、比較器５２の出力は高レベ
ルである。過励振状態の間、ショットキー・ダイオード
はオン状態である。したがって、ショットキー・ダイオ
ードの順方向バイアス電圧は、オフセット電圧よりも大
きく、比較器５２の出力は、低レベルである。この様
に、過励振状態のアクティブ・ローは、図１３の実施例
と同様に供給される。

【００３６】

【発明の効果】本発明の差動増幅器によれば、過励振状
態の間、各半増幅器は、帰還トランジスタにより動作状
態を保ちつつ、負荷インピーダンスから分離され、過励
振状態でなくなると、再び正常動作状態に回復する。こ
の際、差動増幅器は、飽和したり、熱による誤差を生じ
ることなく、即座に回復することができる。

【図面の簡単な説明】

【図１】本発明の差動増幅器の一実施例を示す回路図。

【図２】図１の差動増幅器の一部を示す回路図。

【図３】図２の差動増幅器の動作を説明するために回路
図。

【図４】図１の差動増幅器の変形した一部を示す回路
図。

【図５】図１の差動増幅器の入力電圧対出力電圧の関係
を示すグラフ図。

【図６】図１の差動増幅器の入力電圧対利得の関係を示
すグラフ図。

【図７】図１の差動増幅器の入力電圧対電力の関係を示
すグラフ図。

【図８】図１の差動増幅器の入力電圧対電力の関係を示
すグラフ図。

【図９】図１の差動増幅器の一部の他の実施例を示す回
路図。

【図１０】図９の回路を変形した回路の回路図。

【図１１】図１の差動増幅器の他の実施例を示す回路
図。

【図１２】図１の差動増幅器の一部の他の実施例を示す
回路図。

【図１３】本発明の差動増幅器に使用する過励振状態を
指示する回路を示す回路図。

【図１４】図１３の回路の他の実施例を示す回路図。

【符号の説明】

Ｑ１Ｑ３、Ｑ２Ｑ４ 増幅器段 Ｑ５、Ｑ６ 帰還トランジスタ Ｄ１、Ｄ２ 第１ダイオード Ｄ５、Ｄ６ 第２ダイオード Ｄ３、Ｄ４ 第３ダイオード Ｉ５、Ｉ６ バイアス手段 Ｒ１、Ｒ２、ＩＳ 結合手段

フロントページの続き (72)発明者 ダボリン・ファンダック アメリカ合衆国オレゴン州97006 アロハ サウス・ウェスト ジェイ・ストリート 17875 (72)発明者 フランク・ジー・ディジオバンニ アメリカ合衆国オレゴン州97221 ポート ランド サウス・ウェスト ペンドルト ン・ストリート 4745 (56)参考文献 特開 平１−122201（ＪＰ，Ａ) 特開 昭63−276906（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】 同一構成の各半分を有する差動増幅器で
   あって、上記各半分は、 正及び負の入力端を有し、上記正の入力端にシングル・
   エンデッド入力電圧が供給される増幅器段と、 ベースに上記増幅器段の出力端が接続され、コレクタか
   らシングル・エンデッド出力電流を出力する有する帰還
   トランジスタと、 該帰還トランジスタのエミッタ及び上記増幅器段の負の
   入力端間に直列接続され、第１及び第２ダイオードを含
   む第１帰還路と、 上記帰還トランジスタ及び上記増幅器段の負の入力端間
   に接続された第３ダイオードを含む第２帰還路と、 上記上記差動増幅器が過励振状態の間、上記第３ダイオ
   ードをバイアスするバイアス手段と、 上記差動増幅器の上記各半分を上記第１帰還路の第１及
   び第２ダイオードの接続点間で結合する結合手段とを具
   えることを特徴とする差動増幅器。