JPS6154286B2 - - Google Patents
Info
- Publication number
- JPS6154286B2 JPS6154286B2 JP54119921A JP11992179A JPS6154286B2 JP S6154286 B2 JPS6154286 B2 JP S6154286B2 JP 54119921 A JP54119921 A JP 54119921A JP 11992179 A JP11992179 A JP 11992179A JP S6154286 B2 JPS6154286 B2 JP S6154286B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、シングルエンドの入力信号を差動出
力信号に変換するための信号変換回路に関する。
力信号に変換するための信号変換回路に関する。
このような信号変換回路として従来から差動増
幅器を構成する一対のトランジスタのベースに直
流バイアスを供給すると共に、その一方のベース
を交流的に接地し、その他方のベースに信号電圧
を加え、その両トランジスタのコレクタから差動
出力を得るようにしたものが周知である。このよ
うにバイアス回路を必要とすることは、回路構成
が複雑になると共に電源電圧の有効な利用が出来
ない。
幅器を構成する一対のトランジスタのベースに直
流バイアスを供給すると共に、その一方のベース
を交流的に接地し、その他方のベースに信号電圧
を加え、その両トランジスタのコレクタから差動
出力を得るようにしたものが周知である。このよ
うにバイアス回路を必要とすることは、回路構成
が複雑になると共に電源電圧の有効な利用が出来
ない。
そこでバイアス回路を必要としないで、電源電
圧を有効に利用するようにした第１図に示す回路
構成が提案されている。ダイオード１及び２の直
列接続に対して順方向にIoなる定電流が供給さ
れ、この２個のダイオード１及び２の直列回路で
生じる電圧降下がトランジスタ３のベース・エミ
ツタ接合とダイオード４の直列回路に加わるよう
になされる。このトランジスタ３のエミツタ及び
ダイオード４の接続点にｉsなる信号電流が供給
されると共に、ダイオード４の電圧降下がトラン
ジスタ５のベース・エミツタ接合に加えられる。
ダイオード１，２，４は、コレクタ・ベースが共
通接続されたトランジスタでもつて実現され、こ
れらダイオード１，２，４及びトランジスタ３，
５は、同一の半導体ウエハ上の集積回路化されて
いると共に、互いのエミツタ領域面積が等しいも
のとされている。従つて信号電流ｉsがない場合
では、ダイオード１及び２の直列回路とトランジ
スタ３及びダイオード４の直列回路とトランジス
タ５との各々に等しくIoなる電流が流れる。ここ
で信号電流ｉsが流れたときに、トランジスタ３
のコレクタ電流が（Io−i1）に変化したものと仮
定すると、ダイオード４を流れる電流従つてトラ
ンジスタ５のコレクタ電流が（Io−i1＋ｉs）とな
る。
圧を有効に利用するようにした第１図に示す回路
構成が提案されている。ダイオード１及び２の直
列接続に対して順方向にIoなる定電流が供給さ
れ、この２個のダイオード１及び２の直列回路で
生じる電圧降下がトランジスタ３のベース・エミ
ツタ接合とダイオード４の直列回路に加わるよう
になされる。このトランジスタ３のエミツタ及び
ダイオード４の接続点にｉsなる信号電流が供給
されると共に、ダイオード４の電圧降下がトラン
ジスタ５のベース・エミツタ接合に加えられる。
ダイオード１，２，４は、コレクタ・ベースが共
通接続されたトランジスタでもつて実現され、こ
れらダイオード１，２，４及びトランジスタ３，
５は、同一の半導体ウエハ上の集積回路化されて
いると共に、互いのエミツタ領域面積が等しいも
のとされている。従つて信号電流ｉsがない場合
では、ダイオード１及び２の直列回路とトランジ
スタ３及びダイオード４の直列回路とトランジス
タ５との各々に等しくIoなる電流が流れる。ここ
で信号電流ｉsが流れたときに、トランジスタ３
のコレクタ電流が（Io−i1）に変化したものと仮
定すると、ダイオード４を流れる電流従つてトラ
ンジスタ５のコレクタ電流が（Io−i1＋ｉs）とな
る。
ここで、ダイオード１及び２の順方向電圧降下
を夫々ＶBE1及びＶBE2とし、トランジスタ３のベ
ース・エミツタ接合の電圧降下をＶBE3とし、ダ
イオード４の順方向電圧降下をＶBE4とすると、 （ＶBE1＋ＶBE2）＝（ＶBE3＋ＶBE4）の関係から次式
が成立する。即ち ｋＴ／ｑ（lnＩｏ／Ｉｓ＋lnＩｏ／Ｉｓ）＝ｋＴ／ｑ （ln（Ｉｏ−ｉ１）／Ｉｓ＋ln（Ｉｏ−ｉ１＋ｉｓ）
／Ｉｓ） 但し、Is：逆方向飽和電流、ｑ：電子の電荷、
ｋ：ボルツマン定数、Ｔ：絶対温度 上式から、 （Io≫ｉs）の関係にあれば、（i1≒ｉｓ／２） 従つて（Io≫ｉs）の場合には Io−i1＝Io−ｉｓ／２ Io−i1＋ｉs＝Io＋ｉｓ／２ となり、トランジスタ３及び５のコレクタから差
動出力電流を得ることができる。
を夫々ＶBE1及びＶBE2とし、トランジスタ３のベ
ース・エミツタ接合の電圧降下をＶBE3とし、ダ
イオード４の順方向電圧降下をＶBE4とすると、 （ＶBE1＋ＶBE2）＝（ＶBE3＋ＶBE4）の関係から次式
が成立する。即ち ｋＴ／ｑ（lnＩｏ／Ｉｓ＋lnＩｏ／Ｉｓ）＝ｋＴ／ｑ （ln（Ｉｏ−ｉ１）／Ｉｓ＋ln（Ｉｏ−ｉ１＋ｉｓ）
／Ｉｓ） 但し、Is：逆方向飽和電流、ｑ：電子の電荷、
ｋ：ボルツマン定数、Ｔ：絶対温度 上式から、 （Io≫ｉs）の関係にあれば、（i1≒ｉｓ／２） 従つて（Io≫ｉs）の場合には Io−i1＝Io−ｉｓ／２ Io−i1＋ｉs＝Io＋ｉｓ／２ となり、トランジスタ３及び５のコレクタから差
動出力電流を得ることができる。
かかる第１図に示す構成の信号変換回路は、
（Io≫ｉs）の条件が成立しない場合には、歪が発
生してしまう。バイアス用の定電流Ioを大きくす
るのは無駄である。
（Io≫ｉs）の条件が成立しない場合には、歪が発
生してしまう。バイアス用の定電流Ioを大きくす
るのは無駄である。
上述の点を考慮し、回路構成が簡単で歪が原理
的に発生せず、低電圧電源で使用可能な信号変換
回路が先に提案されている。
的に発生せず、低電圧電源で使用可能な信号変換
回路が先に提案されている。
第２図にかかる信号変換回路の基本的構成が示
されている。６及び７は、直列接続されたダイオ
ード（コレクタ及びベースが共通接続されたトラ
ンジスタを用いる。以下に述ベるダイオードも同
様である。）を示し、ダイオード６及び７の直列
回路に対して定電流源８により2Ioなる定電流が
供給される。このダイオード７がトランジスタ９
のベース・エミツタ間に接続され、トランジスタ
９のコレクタにダイオード１０を通じて定電流源
８が接続される。また、ダイオード６及び７の接
続点に信号電流ｉsが供給される。１１は、この
信号電流源を示している。更に、このダイオード
６及び７の接続点にエミツタ接地形のトランジス
タ１２のベースが接続され、トランジスタ９のコ
レクタ及びダイオード１０の接続点にトランジス
タ１３のベースが接続される。
されている。６及び７は、直列接続されたダイオ
ード（コレクタ及びベースが共通接続されたトラ
ンジスタを用いる。以下に述ベるダイオードも同
様である。）を示し、ダイオード６及び７の直列
回路に対して定電流源８により2Ioなる定電流が
供給される。このダイオード７がトランジスタ９
のベース・エミツタ間に接続され、トランジスタ
９のコレクタにダイオード１０を通じて定電流源
８が接続される。また、ダイオード６及び７の接
続点に信号電流ｉsが供給される。１１は、この
信号電流源を示している。更に、このダイオード
６及び７の接続点にエミツタ接地形のトランジス
タ１２のベースが接続され、トランジスタ９のコ
レクタ及びダイオード１０の接続点にトランジス
タ１３のベースが接続される。
以上のダイオード６，７，１０及びトランジス
タ９，１２，１３が共通の半導体ウエハー上に集
積回路化されており、例えば各素子のエミツタ領
域面積が互いに等しいものとされている。
タ９，１２，１３が共通の半導体ウエハー上に集
積回路化されており、例えば各素子のエミツタ領
域面積が互いに等しいものとされている。
かかる第２図の回路構成に依れば、図示のよう
な信号電流ｉsが供給されたときに、トランジス
タ１２，１３の夫々のコレクタ電流として差動出
力電流（Io＋１／２ｉs）（Io−１／２ｉs）を取り出す
ことが できる。第１図に示す回路構成と異なり、（Io≫
ｉs）なる関係が成立しない場合でも歪が発生す
ることはない。また、差動増幅器を用いるのと比
べてバイアス回路が不要で構成を簡単化できると
共に、電源を有効利用でき、低電圧電源を使用す
ることができる。更にトランジスタ１２とベース
を共通にする複数個の出力取出用トランジスタを
設けても、またトランジスタ１３とベースを共通
にする複数個の出力取出用トランジスタを設けて
も信号電流が小さくなることがなく複数個の差動
出力電流を得ることができる。従つて１個のシン
グルエンドの信号電流を複数個の差動出力電流に
変換する場合に頗る有効である。
な信号電流ｉsが供給されたときに、トランジス
タ１２，１３の夫々のコレクタ電流として差動出
力電流（Io＋１／２ｉs）（Io−１／２ｉs）を取り出す
ことが できる。第１図に示す回路構成と異なり、（Io≫
ｉs）なる関係が成立しない場合でも歪が発生す
ることはない。また、差動増幅器を用いるのと比
べてバイアス回路が不要で構成を簡単化できると
共に、電源を有効利用でき、低電圧電源を使用す
ることができる。更にトランジスタ１２とベース
を共通にする複数個の出力取出用トランジスタを
設けても、またトランジスタ１３とベースを共通
にする複数個の出力取出用トランジスタを設けて
も信号電流が小さくなることがなく複数個の差動
出力電流を得ることができる。従つて１個のシン
グルエンドの信号電流を複数個の差動出力電流に
変換する場合に頗る有効である。
かかる第２図に示す構成では、信号電流ｉsが
加えられていない状態では、ダイオード６とダイ
オード１０とに夫々等しくIoなる電流が流れるこ
とを前提としている。しかし、厳密には、ダイオ
ード６，７，１０及びトランジスタ９の夫々に流
れるベース電流の影響によつて上述の２つのダイ
オードを流れる電流が等しくならなくなる。
加えられていない状態では、ダイオード６とダイ
オード１０とに夫々等しくIoなる電流が流れるこ
とを前提としている。しかし、厳密には、ダイオ
ード６，７，１０及びトランジスタ９の夫々に流
れるベース電流の影響によつて上述の２つのダイ
オードを流れる電流が等しくならなくなる。
第３図は、このベース電流による影響を説明す
るためのもので、ダイオード素子６，７，１０の
夫々は、コレクタ・ベース間が接続されたトラン
ジスタによつて実現されている。まず、ダイオー
ド７を流れる電流をIoとすると、ダイオード７の
ベース・エミツタ間電圧ＶBE7とトランジスタ９
のベース・エミツタ間電圧ＶBE9と等しいので、
トランジスタ９のエミツタ電流もIoとなる。ダイ
オード７及びトランジスタ９のベース電流をＩB
とすると、ベース電流及びコレクタ電流の和がエ
ミツタ電流となるから、ダイオード７のコレクタ
電流が（Io−ＩB）となり、トランジスタ９のコ
レクタ電流が（Io−ＩB）となる。したがつてダ
イオード６を流れる電流が（Io＋ＩB）となり、
ダイオード１０を流れる電流が（Io−ＩB）とな
る。このようにダイオード６及び１０を流れる電
流には、2IBなるオフセツトが生じる。
るためのもので、ダイオード素子６，７，１０の
夫々は、コレクタ・ベース間が接続されたトラン
ジスタによつて実現されている。まず、ダイオー
ド７を流れる電流をIoとすると、ダイオード７の
ベース・エミツタ間電圧ＶBE7とトランジスタ９
のベース・エミツタ間電圧ＶBE9と等しいので、
トランジスタ９のエミツタ電流もIoとなる。ダイ
オード７及びトランジスタ９のベース電流をＩB
とすると、ベース電流及びコレクタ電流の和がエ
ミツタ電流となるから、ダイオード７のコレクタ
電流が（Io−ＩB）となり、トランジスタ９のコ
レクタ電流が（Io−ＩB）となる。したがつてダ
イオード６を流れる電流が（Io＋ＩB）となり、
ダイオード１０を流れる電流が（Io−ＩB）とな
る。このようにダイオード６及び１０を流れる電
流には、2IBなるオフセツトが生じる。
今、第４図に示すように、ダイオード７及びト
ランジスタ９のエミツタの接続点にバイアス電圧
源１４を接続し、トランジスタ１５及び１６から
なる差動アンプの定電流源１７が動作できるよう
になし、信号変換回路からの出力電流をトランジ
スタ１５及び１６のベースに供給する構成とした
場合、前述のようなベース電流ＩBによる電流オ
フセツトΔＩがトランジスタ１５及び１６のコレ
クタに生じる。定電流源１７の定電流を2I1と
し、ダイオード６，１０及びトランジスタ１５，
１６の夫々のベース・エミツタ間電圧をＶBE6，
ＶBE10，ＶBE15，ＶBE16とすると、（ＶBE6＋ＶBE1
５）＝（ＶBE10＋ＶBE16）の関係から次式が成立す
る。
ランジスタ９のエミツタの接続点にバイアス電圧
源１４を接続し、トランジスタ１５及び１６から
なる差動アンプの定電流源１７が動作できるよう
になし、信号変換回路からの出力電流をトランジ
スタ１５及び１６のベースに供給する構成とした
場合、前述のようなベース電流ＩBによる電流オ
フセツトΔＩがトランジスタ１５及び１６のコレ
クタに生じる。定電流源１７の定電流を2I1と
し、ダイオード６，１０及びトランジスタ１５，
１６の夫々のベース・エミツタ間電圧をＶBE6，
ＶBE10，ＶBE15，ＶBE16とすると、（ＶBE6＋ＶBE1
５）＝（ＶBE10＋ＶBE16）の関係から次式が成立す
る。
ｋＴ／ｑ（lnＩｏ＋ＩＢ／Ｉｓ＋lnＩ１−ΔＩ／Ｉｓ
） ＝ｋＴ／ｑ（lnＩｏ−ＩＢ／Ｉｓ＋lnＩ１＋ΔＩ／
Ｉｓ） 上式から （Io＋ＩB）（I1−ΔＩ） ＝（Io−ＩB）（I1＋ΔＩ） ∴ΔＩ＝ＩＢＩ１／Ｉｏ となる。このように、トランジスタ１５及び１６
からなる差動アンプを介して出力を取り出したと
きに、出力電流の直流成分にΔＩなるオフセツト
が発生し、差動出力信号としては、不適切なるも
のとなる。然も、後述するように第４図と同様の
構成によつて利得制御回路を構成するときには、
定電流Io又はI1の少なくとも一方が可変され、し
たがつて利得制御によつてオフセツト量が変動し
てしまう欠点がある。
） ＝ｋＴ／ｑ（lnＩｏ−ＩＢ／Ｉｓ＋lnＩ１＋ΔＩ／
Ｉｓ） 上式から （Io＋ＩB）（I1−ΔＩ） ＝（Io−ＩB）（I1＋ΔＩ） ∴ΔＩ＝ＩＢＩ１／Ｉｏ となる。このように、トランジスタ１５及び１６
からなる差動アンプを介して出力を取り出したと
きに、出力電流の直流成分にΔＩなるオフセツト
が発生し、差動出力信号としては、不適切なるも
のとなる。然も、後述するように第４図と同様の
構成によつて利得制御回路を構成するときには、
定電流Io又はI1の少なくとも一方が可変され、し
たがつて利得制御によつてオフセツト量が変動し
てしまう欠点がある。
本発明は、上述の点を考慮してベース電流の影
響が除去された信号変換回路の提供を目的とする
ものである。
響が除去された信号変換回路の提供を目的とする
ものである。
以下、本発明を利得制御回路に適用した一実施
例について第５図〜第７図を参照して説明する。
全体の回路構成を示す第５図のように第１のダイ
オード６とダイオード７と第１のトランジスタ１
８のコレクタ・エミツタ通路との直列接続が定電
流供給点及び接地間に挿入され、第２のダイオー
ド１０と第２のトランジスタ９のコレクタ・エミ
ツタ通路と第３のダイオード１９との直列接続が
同様に定電流供給点及び接地の間に挿入される。
ダイオード６とダイオード７との接続点がトラン
ジスタ９のベースに接続されると共に、この接続
点が抵抗R1及びコンデンサ２０を介して入力信
号電圧源２１に接続される。またトランジスタ１
８のベースがトランジスタ９のエミツタに接続さ
れる。
例について第５図〜第７図を参照して説明する。
全体の回路構成を示す第５図のように第１のダイ
オード６とダイオード７と第１のトランジスタ１
８のコレクタ・エミツタ通路との直列接続が定電
流供給点及び接地間に挿入され、第２のダイオー
ド１０と第２のトランジスタ９のコレクタ・エミ
ツタ通路と第３のダイオード１９との直列接続が
同様に定電流供給点及び接地の間に挿入される。
ダイオード６とダイオード７との接続点がトラン
ジスタ９のベースに接続されると共に、この接続
点が抵抗R1及びコンデンサ２０を介して入力信
号電圧源２１に接続される。またトランジスタ１
８のベースがトランジスタ９のエミツタに接続さ
れる。
また、ダイオード６及び７の接続点がトランジ
スタ１５のベースに接続され、トランジスタ９の
コレクタがトランジスタ１６のベースに接続され
る。トランジスタ１５及び１６は、差動アンプを
構成し、そのエミツタ共通接続点に2I1なる定電
流源１７が接続される。ここでダイオード６及び
７の接続点と接地間には、トランジスタ９及びダ
イオード１９による電位差（ＶBE9＋ＶBE19）が
存在し、したがつて特にバイアス電圧源を設けな
いでも、定電流源１７を動作させることができ
る。差動アンプの一方のトランジスタ１６のコレ
クタに負荷抵ＲLが接続されると共に、このコレ
クタが出力端子２２として導出される。
スタ１５のベースに接続され、トランジスタ９の
コレクタがトランジスタ１６のベースに接続され
る。トランジスタ１５及び１６は、差動アンプを
構成し、そのエミツタ共通接続点に2I1なる定電
流源１７が接続される。ここでダイオード６及び
７の接続点と接地間には、トランジスタ９及びダ
イオード１９による電位差（ＶBE9＋ＶBE19）が
存在し、したがつて特にバイアス電圧源を設けな
いでも、定電流源１７を動作させることができ
る。差動アンプの一方のトランジスタ１６のコレ
クタに負荷抵ＲLが接続されると共に、このコレ
クタが出力端子２２として導出される。
なお、上述のダイオード６，７，１０，１９及
びトランジスタ９，１５，１６，１８のエミツタ
領域の面積が例えば等しいものとなるようにこれ
らの素子が共通の半導体ウエハ上に集積回路化さ
れている。
びトランジスタ９，１５，１６，１８のエミツタ
領域の面積が例えば等しいものとなるようにこれ
らの素子が共通の半導体ウエハ上に集積回路化さ
れている。
入力信号電圧ｖiは、抵抗R1と信号源側からみ
た入力エンピーダンスZiとでもつて信号電流ｉs
に変換されてからダイオード６及び７の接続点に
供給される。このときダイオード６及び１０に
は、図示のように差動信号電流（Io−１／２ｉs）及び （Io＋１／２ｉs）が流れる。このように差動信号電流 が発生することを第６図を参照して説明する。
た入力エンピーダンスZiとでもつて信号電流ｉs
に変換されてからダイオード６及び７の接続点に
供給される。このときダイオード６及び１０に
は、図示のように差動信号電流（Io−１／２ｉs）及び （Io＋１／２ｉs）が流れる。このように差動信号電流 が発生することを第６図を参照して説明する。
今、信号電流源１１によつて信号電流ｉsが加
えられたときに、ダイオード６を通ずる電流が
（Io−i1）に変化したものと仮定する。このとき、
トランジスタ９のベースには、ベース電流（ＩB
＋ｉB）が流れるので、ダイオード７を流れる電
流は、（Io−i1＋ｉs−ＩB−ｉB）でなければなら
ない。トランジスタ１８のベースには、（ＩB＋ｉ
B）のベース電流が流れるので、そのエミツタ電
流は、（Io−i1＋ｉs）となる。トランジスタ１８
のベース・エミツタ間にダイオード１９が挿入さ
れているから、ダイオード１９を通ずる電流も等
しく（Io−i1＋ｉs）となる。したがつてトランジ
スタ９のエミツタ電流がIo−i1＋ｉs＋ＩB＋ｉB）
となり、そのコレクタ電流即ちダイオード１０を
通ずる電流が（Io−i1−ｉs）となる。ダイオード
６及び１０に対して供給される電流の総和は、
2Ioであるから （Io−i1）＋（Io−i1−ｉs）＝2Io ∴i1＝１／２ｉs となり、ダイオード６及び１０の夫々に（Io−１／２ ｉs）及び（Io＋１／２ｉs）の差動信号電流が流れる のである。また、図示せずも、信号電流ｉsが供
給されてない状態の各枝路の電流を第３図の場合
と同様に求めると、ダイオード６及び１０の夫々
に等しくIoなる電流が流れる。このように、ベー
ス電流による電流オフセツトを含まない差動信号
電流を取り出すことができる。
えられたときに、ダイオード６を通ずる電流が
（Io−i1）に変化したものと仮定する。このとき、
トランジスタ９のベースには、ベース電流（ＩB
＋ｉB）が流れるので、ダイオード７を流れる電
流は、（Io−i1＋ｉs−ＩB−ｉB）でなければなら
ない。トランジスタ１８のベースには、（ＩB＋ｉ
B）のベース電流が流れるので、そのエミツタ電
流は、（Io−i1＋ｉs）となる。トランジスタ１８
のベース・エミツタ間にダイオード１９が挿入さ
れているから、ダイオード１９を通ずる電流も等
しく（Io−i1＋ｉs）となる。したがつてトランジ
スタ９のエミツタ電流がIo−i1＋ｉs＋ＩB＋ｉB）
となり、そのコレクタ電流即ちダイオード１０を
通ずる電流が（Io−i1−ｉs）となる。ダイオード
６及び１０に対して供給される電流の総和は、
2Ioであるから （Io−i1）＋（Io−i1−ｉs）＝2Io ∴i1＝１／２ｉs となり、ダイオード６及び１０の夫々に（Io−１／２ ｉs）及び（Io＋１／２ｉs）の差動信号電流が流れる のである。また、図示せずも、信号電流ｉsが供
給されてない状態の各枝路の電流を第３図の場合
と同様に求めると、ダイオード６及び１０の夫々
に等しくIoなる電流が流れる。このように、ベー
ス電流による電流オフセツトを含まない差動信号
電流を取り出すことができる。
また、第６図から理解されるように、ダイオー
ド７を設けないで、ダイオード６及びトランジス
タ９のベースの接続点を直接にトランジスタ１８
のコレクタに接続しても、同様の電流関係が保た
れる。したがつてダイオード７を接続すること
は、必ずしも必要でない。しかし、ダイオード７
を省略した場合、トランジスタ９のベース電位及
びコレクタ電位が等しいのに対してトランジスタ
１８のベース電位及びコレクタ電位がトランジス
タ９のベース・エミツタ電圧降下分だけ差をもつ
ことになり、トランジスタ９及び１８を全く等し
い条件で動作させることができなくなる。
ド７を設けないで、ダイオード６及びトランジス
タ９のベースの接続点を直接にトランジスタ１８
のコレクタに接続しても、同様の電流関係が保た
れる。したがつてダイオード７を接続すること
は、必ずしも必要でない。しかし、ダイオード７
を省略した場合、トランジスタ９のベース電位及
びコレクタ電位が等しいのに対してトランジスタ
１８のベース電位及びコレクタ電位がトランジス
タ９のベース・エミツタ電圧降下分だけ差をもつ
ことになり、トランジスタ９及び１８を全く等し
い条件で動作させることができなくなる。
更に、上述のように発生した差動出力信号を次
段のトランジスタ１５及び１６のベースに供給し
た場合、この両トランジスタのベース電流によつ
てトランジスタ９のエミツタ電流及びダイオード
７を通じる電流が影響されて第６図に示すものと
異なつてくる。しかしながら、差動出力信号それ
自体は影響されない。
段のトランジスタ１５及び１６のベースに供給し
た場合、この両トランジスタのベース電流によつ
てトランジスタ９のエミツタ電流及びダイオード
７を通じる電流が影響されて第６図に示すものと
異なつてくる。しかしながら、差動出力信号それ
自体は影響されない。
第６図においては、トランジスタ９及び１８の
ベース電流を等しいものとしている。この関係が
近似的に成立することを第７図を参照して説明す
る。
ベース電流を等しいものとしている。この関係が
近似的に成立することを第７図を参照して説明す
る。
まず、全てのトランジスタの電流増幅率をｈfe
（１より充分大きい値である）とし、夫々のトラ
ンジスタに付された符号をＩBに対してサフイツ
クスとして付加して対応するベース電流として表
わすと、コレクタ電流は、ベース電流のｈfe倍で
あり、エミツタ電流は、ベース電流の（１＋ｈf
ｅ）倍であるから、各トランジスタに関するコレ
クタ電流及びエミツタ電流は、第７図に示すよう
になる。トランジスタ９のベース電流はＩB9を中
心として他のトランジスタのベース電流の値を以
下に検討する。
（１より充分大きい値である）とし、夫々のトラ
ンジスタに付された符号をＩBに対してサフイツ
クスとして付加して対応するベース電流として表
わすと、コレクタ電流は、ベース電流のｈfe倍で
あり、エミツタ電流は、ベース電流の（１＋ｈf
ｅ）倍であるから、各トランジスタに関するコレ
クタ電流及びエミツタ電流は、第７図に示すよう
になる。トランジスタ９のベース電流はＩB9を中
心として他のトランジスタのベース電流の値を以
下に検討する。
（１＋ｈfe）ＩB10＝ｈfeＩB9
∴ＩB10≒ＩB9
（１＋ｈfe）ＩB19＝（１−ｈfe）ＩB18
∴ＩB18≒ＩB9
（１＋ｈfe）ＩB18＋ＩB18
＝（１＋ｈfe）ＩB9
ＩB9＝（２＋ｈｆｅ）／（１＋ｈｆｅ）ＩB18≒ＩB9
（１＋ｈfe）ＩB7＝ｈfe ＩB18
∴ＩB7≒ＩB9
（１＋ｈfe）ＩB6＝（１＋ｈfe）ＩB7
∴ＩB6≒ＩB9
上述のように、全てのトランジスタのベース電
流の大きさは、近似的に等しい値となる。勿論、
信号電流成分についても、この関係が成立する。
流の大きさは、近似的に等しい値となる。勿論、
信号電流成分についても、この関係が成立する。
さて、第５図に示すように信号電流ｉsによつ
てトランジスタ１５及び１６のコレクタ電流が
（I1＋ｉx）に変化したものと仮定すると、ダイオ
ード６及び１０のベース・エミツタ間電圧降下Ｖ
BE6及びＶBE10とトランジスタ１５及び１６のベ
ース・エミツタ間電圧降下ＶBE15及びＶBE16の
夫々は となり、第４図の場合と同様に、（ＶBE6＋ＶBE1
５）＝（ＶBE10＋ＶBE16）の関係があるので、 （Io−１／２ｉs）（I1＋ｉx） ＝（Io＋１／２ｉs）（I1−ｉx） ∴ｉx＝Ｉ１／２Ｉｏｉs 出力信号電圧ｖp（直流分を含まない）は ｖp＝ＲL ｉx＝Ｉ１／２ＩｏＲL ｉs となる。また、信号電流供給端を抵抗R1側から
見た入力インピーダンスZiは ここで（Io≫ｉs）とすることにより Zi≒１／２ ｋＴ／ｑＩｏ＝ｒｅ／２ となる。
てトランジスタ１５及び１６のコレクタ電流が
（I1＋ｉx）に変化したものと仮定すると、ダイオ
ード６及び１０のベース・エミツタ間電圧降下Ｖ
BE6及びＶBE10とトランジスタ１５及び１６のベ
ース・エミツタ間電圧降下ＶBE15及びＶBE16の
夫々は となり、第４図の場合と同様に、（ＶBE6＋ＶBE1
５）＝（ＶBE10＋ＶBE16）の関係があるので、 （Io−１／２ｉs）（I1＋ｉx） ＝（Io＋１／２ｉs）（I1−ｉx） ∴ｉx＝Ｉ１／２Ｉｏｉs 出力信号電圧ｖp（直流分を含まない）は ｖp＝ＲL ｉx＝Ｉ１／２ＩｏＲL ｉs となる。また、信号電流供給端を抵抗R1側から
見た入力インピーダンスZiは ここで（Io≫ｉs）とすることにより Zi≒１／２ ｋＴ／ｑＩｏ＝ｒｅ／２ となる。
上式から明かなように、定電流Io又はI1の少な
くとも一方を可変することによつて利得制御を行
なうことができる。
くとも一方を可変することによつて利得制御を行
なうことができる。
上述の本発明に依れば、ベース電流によつて出
力直流電流にオフセツトが生じることを防止でき
る。勿論、本発明に依れば、第１図に示す構成と
異なり、原理的に歪を生じない信号変換回路を実
現できる。更に、上述実施例の利得制御回路は、
従来の利得制御回路のように差動アンプによつて
信号電圧を信号電流に変換するものでないから、
バイアス電圧源が不用である。従つて回路構成の
簡単化を図ることができると共に、電源電圧（＋
Vcc）が低くても良好な利得制御が可能である。
同時に信号を電流として処理しているから、ダイ
ナミツクレンジを大きくとることができ、周波数
特性を良好とすることができる。また、出力電圧
ｖpに関する式から理解されるように、エミツタ
抵抗（ｒe）が利得制御に及ぼす影響を小さくで
き、利得を上げやすい。
力直流電流にオフセツトが生じることを防止でき
る。勿論、本発明に依れば、第１図に示す構成と
異なり、原理的に歪を生じない信号変換回路を実
現できる。更に、上述実施例の利得制御回路は、
従来の利得制御回路のように差動アンプによつて
信号電圧を信号電流に変換するものでないから、
バイアス電圧源が不用である。従つて回路構成の
簡単化を図ることができると共に、電源電圧（＋
Vcc）が低くても良好な利得制御が可能である。
同時に信号を電流として処理しているから、ダイ
ナミツクレンジを大きくとることができ、周波数
特性を良好とすることができる。また、出力電圧
ｖpに関する式から理解されるように、エミツタ
抵抗（ｒe）が利得制御に及ぼす影響を小さくで
き、利得を上げやすい。
第８図は、本発明の適用された利得制御回路の
他の実施例を示す。この例では、夫々のエミツタ
及び接地間にI2の定電流源２３，２４が挿入され
たトランジスタ２５，２６が設けられ、夫々のベ
ースが前述と同様に差動出力電流の生じる点に接
続されている。このトランジスタ２５，２６の
夫々のエミツタに対してトランジスタ２７，２８
のベースが接続される。トランジスタ２７，２８
のコレクタには、ベースに所定のバイアス電圧源
２９が共通に接続されたトランジスタ３０，３１
による電流通路が設けられると共に、このコレク
タに対してトランジスタ１５，１６のベースが接
続される。トランジスタ１５，１６と定電流源１
７によつて差動アンプが構成され、一方のトラン
ジスタ１６のコレクタから出力端子２２が導出さ
れている。
他の実施例を示す。この例では、夫々のエミツタ
及び接地間にI2の定電流源２３，２４が挿入され
たトランジスタ２５，２６が設けられ、夫々のベ
ースが前述と同様に差動出力電流の生じる点に接
続されている。このトランジスタ２５，２６の
夫々のエミツタに対してトランジスタ２７，２８
のベースが接続される。トランジスタ２７，２８
のコレクタには、ベースに所定のバイアス電圧源
２９が共通に接続されたトランジスタ３０，３１
による電流通路が設けられると共に、このコレク
タに対してトランジスタ１５，１６のベースが接
続される。トランジスタ１５，１６と定電流源１
７によつて差動アンプが構成され、一方のトラン
ジスタ１６のコレクタから出力端子２２が導出さ
れている。
差動出力電流によつて生じるトランジスタ２
７，２８のコレクタ電流をIx1及びIx2とし、トラ
ンジスタ２５，２６，２７，２８のベース・エミ
ツタ間電圧をＶBE25，ＶBE26，ＶBE28とすると このように、トランジスタ２７，２８のコレク
タ２７，２８のコレクタ電流が差動信号電流とな
り、またトランジスタ３０，３１が接続されてい
るから、上述の一実施例と同様に利得制御回路が
実現され、出力電圧ｖpは、前出の式と同様の関
係で表わされる。
７，２８のコレクタ電流をIx1及びIx2とし、トラ
ンジスタ２５，２６，２７，２８のベース・エミ
ツタ間電圧をＶBE25，ＶBE26，ＶBE28とすると このように、トランジスタ２７，２８のコレク
タ２７，２８のコレクタ電流が差動信号電流とな
り、またトランジスタ３０，３１が接続されてい
るから、上述の一実施例と同様に利得制御回路が
実現され、出力電圧ｖpは、前出の式と同様の関
係で表わされる。
更に、第９図に示すように、トランジスタ１８
のエミツタ及びダイオード１９の接続点と接地間
にバイアス電圧源３２を接続するようにしても良
い。このバイアス電圧源３２によつて次段の差動
アンプ（トランジスタ１５及び１６からなる）の
定電流源としてトランジスタ３３のエミツタ及び
接地間に抵抗３４が挿入され、ダイオード３５及
び接地間に抵抗３６が挿入された構成のものを使
用することが可能となる。これらの抵抗３４，３
６は、トランジスタ３３及びダイオード３５間で
の電流の平衡関係を保つために接続されている。
のエミツタ及びダイオード１９の接続点と接地間
にバイアス電圧源３２を接続するようにしても良
い。このバイアス電圧源３２によつて次段の差動
アンプ（トランジスタ１５及び１６からなる）の
定電流源としてトランジスタ３３のエミツタ及び
接地間に抵抗３４が挿入され、ダイオード３５及
び接地間に抵抗３６が挿入された構成のものを使
用することが可能となる。これらの抵抗３４，３
６は、トランジスタ３３及びダイオード３５間で
の電流の平衡関係を保つために接続されている。
以上の第８図及び第９図に示す本発明の他の実
施例及び更に他の実施例が前述せるのと同様の作
用効果を奏することは、容易に理解できよう。ま
た、定電流源としては、第９図に示すような電圧
源、ダイオード及びトランジスタからなる構成に
限らず、比較的大きな値の抵抗を用いても良い。
施例及び更に他の実施例が前述せるのと同様の作
用効果を奏することは、容易に理解できよう。ま
た、定電流源としては、第９図に示すような電圧
源、ダイオード及びトランジスタからなる構成に
限らず、比較的大きな値の抵抗を用いても良い。
第１図は従来の信号変換回路の一例の説明に用
いる接続図、第２図は先に提案されている信号変
換回路の接続図、第３図及び第４図はその説明に
用いる接続図、第５図は本発明を利得制御回路に
適用した一実施例の接続図、第６図及び第７図は
本発明の一実施例の説明に用いる接続図、第８図
は本発明の他の実施例の接続図、第９図は本発明
の更に他の実施例の部分的接続図である。 １，２，４，６，７，１０，１９，３５はダイ
オード、８，１７，２３，２４は定電流源、１１
は入力信号電流源、２１は入力信号電圧源、２２
は出力端子である。
いる接続図、第２図は先に提案されている信号変
換回路の接続図、第３図及び第４図はその説明に
用いる接続図、第５図は本発明を利得制御回路に
適用した一実施例の接続図、第６図及び第７図は
本発明の一実施例の説明に用いる接続図、第８図
は本発明の他の実施例の接続図、第９図は本発明
の更に他の実施例の部分的接続図である。 １，２，４，６，７，１０，１９，３５はダイ
オード、８，１７，２３，２４は定電流源、１１
は入力信号電流源、２１は入力信号電圧源、２２
は出力端子である。
Claims (1)
- １ 第１のダイオード素子と第１のトランジスタ
のコレクタ・エミツタ通路との直列接続が定電流
供給点及び基準電位点の間に挿入され、第２のダ
イオード素子と第２のトランジスタのコレクタ・
エミツタ通路と第３のダイオード素子との直列接
続が上記定電流供給点及び基準電位点の間に挿入
され、第１のトランジスタのコレクタと第２のト
ランジスタのベースが接続されると共に、第１の
トランジスタのベースと第２のトランジスタのエ
ミツタが接続され、第１のトランジスタのコレク
タと第２のトランジスタのベースとの接続点が信
号電流供給端となされ、第１のダイオード素子及
び第１のトランジスタのコレクタの接続点と第２
のダイオード素子及び第２のトランジスタのコレ
クタの接続点との夫々に第３及び第４のトランジ
スタのベースが接続され、第３及び第４のトラン
ジスタのエミツタに定電流源が接続され、第３及
び第４のトランジスタの夫々のエミツタ又はコレ
クタから出力を取り出すようにした信号変換回
路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11992179A JPS5643808A (en) | 1979-09-18 | 1979-09-18 | Signal converting circuit |
| US06/186,566 US4369411A (en) | 1979-09-18 | 1980-09-12 | Circuit for converting single-ended input signals to a pair of differential output signals |
| NL8005179A NL191299C (nl) | 1979-09-18 | 1980-09-16 | Signaalomzetschakeling. |
| DE19803034939 DE3034939A1 (de) | 1979-09-18 | 1980-09-16 | Signalwandlerschaltung |
| GB8029810A GB2062390B (en) | 1979-09-18 | 1980-09-16 | Signal converting circuits |
| AU62497/80A AU532024B2 (en) | 1979-09-18 | 1980-09-17 | Single-ended input to differential output |
| CA000360429A CA1151738A (en) | 1979-09-18 | 1980-09-17 | Circuit for converting single-ended input signals to a pair of differential output signals |
| FR8020126A FR2466136A1 (fr) | 1979-09-18 | 1980-09-18 | Convertisseur de signaux |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11992179A JPS5643808A (en) | 1979-09-18 | 1979-09-18 | Signal converting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5643808A JPS5643808A (en) | 1981-04-22 |
| JPS6154286B2 true JPS6154286B2 (ja) | 1986-11-21 |
Family
ID=14773467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11992179A Granted JPS5643808A (en) | 1979-09-18 | 1979-09-18 | Signal converting circuit |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4369411A (ja) |
| JP (1) | JPS5643808A (ja) |
| AU (1) | AU532024B2 (ja) |
| CA (1) | CA1151738A (ja) |
| DE (1) | DE3034939A1 (ja) |
| FR (1) | FR2466136A1 (ja) |
| GB (1) | GB2062390B (ja) |
| NL (1) | NL191299C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0424583A (ja) * | 1990-05-18 | 1992-01-28 | Toshiba Corp | トリチウム計測装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4481483A (en) * | 1982-01-21 | 1984-11-06 | Clarion Co., Ltd. | Low distortion amplifier circuit |
| US4514704A (en) * | 1983-08-26 | 1985-04-30 | Curtis Douglas R | Variable filter circuit |
| US4737735A (en) * | 1986-07-25 | 1988-04-12 | Kampes Donald P | Phantom powered amplifier |
| CA2055296C (en) * | 1990-12-11 | 1995-04-04 | Bruce James Wilkie | Analog image signal processor circuit for a multimedia system |
| US6285259B1 (en) | 1999-04-21 | 2001-09-04 | Infineon Technologies North America Corp. | System and method for converting from single-ended to differential signals |
| US6566961B2 (en) | 2001-03-30 | 2003-05-20 | Institute Of Microelectronics | Wide-band single-ended to differential converter in CMOS technology |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7413448A (ja) * | 1974-10-14 | 1974-12-30 | ||
| US4049977A (en) * | 1976-04-08 | 1977-09-20 | Rca Corporation | Phase-splitter |
-
1979
- 1979-09-18 JP JP11992179A patent/JPS5643808A/ja active Granted
-
1980
- 1980-09-12 US US06/186,566 patent/US4369411A/en not_active Expired - Lifetime
- 1980-09-16 DE DE19803034939 patent/DE3034939A1/de active Granted
- 1980-09-16 GB GB8029810A patent/GB2062390B/en not_active Expired
- 1980-09-16 NL NL8005179A patent/NL191299C/xx not_active IP Right Cessation
- 1980-09-17 CA CA000360429A patent/CA1151738A/en not_active Expired
- 1980-09-17 AU AU62497/80A patent/AU532024B2/en not_active Expired
- 1980-09-18 FR FR8020126A patent/FR2466136A1/fr active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0424583A (ja) * | 1990-05-18 | 1992-01-28 | Toshiba Corp | トリチウム計測装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2062390A (en) | 1981-05-20 |
| CA1151738A (en) | 1983-08-09 |
| GB2062390B (en) | 1984-03-21 |
| FR2466136A1 (fr) | 1981-03-27 |
| NL8005179A (nl) | 1981-03-20 |
| DE3034939C2 (ja) | 1990-07-12 |
| DE3034939A1 (de) | 1981-04-02 |
| NL191299B (nl) | 1994-12-01 |
| FR2466136B1 (ja) | 1984-05-18 |
| NL191299C (nl) | 1995-05-01 |
| AU532024B2 (en) | 1983-09-15 |
| JPS5643808A (en) | 1981-04-22 |
| AU6249780A (en) | 1981-04-09 |
| US4369411A (en) | 1983-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JPH098569A (ja) | 差動増幅回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS6155288B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JPH10150332A (ja) | 差動回路 | |
| US4928073A (en) | DC amplifier | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0257372B2 (ja) | ||
| US4529946A (en) | Differential amplifier circuit | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JPH0669140B2 (ja) | レベルシフト回路 | |
| JPH06101671B2 (ja) | 電圧比較回路 | |
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JPH03242715A (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0434567Y2 (ja) | ||
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JP3074888B2 (ja) | 半導体集積回路 | |
| JPS645369Y2 (ja) | ||
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2797322B2 (ja) | 増幅器 | |
| JP2532900Y2 (ja) | リミッタ回路 |