JPH0828507B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0828507B2 JPH0828507B2 JP57041168A JP4116882A JPH0828507B2 JP H0828507 B2 JPH0828507 B2 JP H0828507B2 JP 57041168 A JP57041168 A JP 57041168A JP 4116882 A JP4116882 A JP 4116882A JP H0828507 B2 JPH0828507 B2 JP H0828507B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- semiconductor device
- source
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Description
本発明はMOS型薄膜半導体装置の構造に関するもので
ある。
ある。
MOS型半導体装置でスイッチングトランジスタアレイ
を形成した液晶表示パネルはグラフィック表示装置を小
型化できる物として、携帯用機器の表示装置への活用が
注目されている。しかし、従来のスイッチングトランジ
スタアレイを有する液晶表示パネルでは、直射日光下及
び裏面から照射を行った場合にスイッチングトランジス
タのリーク電流が増大し、キャパシタに蓄積された電荷
が消失して表示機能が失われる欠点を有している。
を形成した液晶表示パネルはグラフィック表示装置を小
型化できる物として、携帯用機器の表示装置への活用が
注目されている。しかし、従来のスイッチングトランジ
スタアレイを有する液晶表示パネルでは、直射日光下及
び裏面から照射を行った場合にスイッチングトランジス
タのリーク電流が増大し、キャパシタに蓄積された電荷
が消失して表示機能が失われる欠点を有している。
本発明は、上記の薄膜半導体装置の光リーク特性を改
善して液晶表示パネルの特性を向上させることを目的と
する。
善して液晶表示パネルの特性を向上させることを目的と
する。
本発明は、基板上に形成された半導体装置において、 互いに離間して島状に形成された第１シリコン薄膜か
らなる第１領域及び第２領域と、 該島状の第１領域及び第２領域の間及び上に形成され
た膜厚が1000オングストローム以下である第２シリコン
薄膜とを含み、 該半導体装置のチャンネル領域は該第２シリコン薄膜
の一部からなり且つ該第１領域及び第２領域の間に配置
されてなり、 該チャンネル領域上にはゲート絶縁膜を介してゲート
電極が配置されてなり、 該半導体装置のソース・ドレイン領域は該第１領域及
び第２領域と該第２シリコン薄膜の一部からなり、 該ソース・ドレイン領域は金属からなるソース配線及
びドレイン配線に電気的に接続されてなり、 該ソース・ドレイン領域の膜厚は、該チャンネル領域
の膜厚よりも厚く形成されてなることを特徴とする。
らなる第１領域及び第２領域と、 該島状の第１領域及び第２領域の間及び上に形成され
た膜厚が1000オングストローム以下である第２シリコン
薄膜とを含み、 該半導体装置のチャンネル領域は該第２シリコン薄膜
の一部からなり且つ該第１領域及び第２領域の間に配置
されてなり、 該チャンネル領域上にはゲート絶縁膜を介してゲート
電極が配置されてなり、 該半導体装置のソース・ドレイン領域は該第１領域及
び第２領域と該第２シリコン薄膜の一部からなり、 該ソース・ドレイン領域は金属からなるソース配線及
びドレイン配線に電気的に接続されてなり、 該ソース・ドレイン領域の膜厚は、該チャンネル領域
の膜厚よりも厚く形成されてなることを特徴とする。
以下、実施例によって詳しく説明する。本発明は、上
記の目的を達成するためにチャンネル領域のシリコン膜
厚１を従来のものと比較して薄くする。第１図は本発明
の薄膜半導体装置の断面図である。図中１、５、６はシ
リコン薄膜、２はゲート絶縁膜、３、４はアルミ配線、
７はゲート電極、８は基板、９は絶縁膜である。 基板８の上にシリコン薄膜５、６が互いに離間されて
島状に形成されている。この島状のシリコン薄膜５、６
の間および上にシリコン薄膜１が帯状に形成されてい
る。シリコン薄膜１の表面にゲート絶縁膜２が形成さ
れ、その上にゲート電極７が形成されている。このよう
な半導体装置のソース・ドレイン領域は、ゲート電極等
をマスクとしてイオン打ち込みすることにより、シリコ
ン薄膜５、６及びシリコン薄膜１のうちのイオン打ち込
みされた領域により形成すればよい。シリコン薄膜１、
５、６、及びゲート電極の上に絶縁膜９が形成され、コ
ンタクトホールを通してソース・ドレイン領域上にアル
ミ配線３、４が設けられている。 シリコン薄膜１のうち、ゲート電極７に対向する領域
が、チャンネル領域である。上述のように、チャンネル
領域の多結晶シリコンもしくは単結晶シリコン膜１は従
来の薄膜半導体装置において2500〜3000オングストロー
ムが最も薄い値であったが、本発明では、離間した島状
のシリコン薄膜５、６から、その間にかけてシリコン薄
膜１を形成し、その膜厚を薄くすることにより、チャン
ネル領域の膜厚の薄い薄膜トランジスタを実現した。こ
のチャンネル領域を形成するシリコン薄膜の膜厚は、10
00オングストローム以下である。 このようにして、チャンネル領域のシリコンの膜厚を
1000オングストローム以下の極めて薄いものとすること
により、光照射が無い場合でも有る場合でもリーク電流
を減少させることができ、光リーク特性が改善される。
しかし、ゲート絶縁膜２をシリコン膜の酸化によって形
成する場合には、シリコン表面の凹凸を考慮して残留シ
リコン膜厚を500〜1000オングストロームとすることが
量産上は妥当な値である。 チャンネル領域のシリコン薄膜１の厚さを少なくする
ことによって、アルミ配線３、４とのコンタクト不良を
生じる度合いが大きくなるという問題が派生する。そこ
で、チャンネル領域のシリコン膜形成前または形成後
に、アルミ配線とのコンタクト部分のみシリコン膜厚を
大きくするためにシリコン薄膜５、６を島状に形成して
おく。このように本発明によれば、ソース・ドレイン領
域が厚く形成されているので、コンタクト不良を防止で
きる。
記の目的を達成するためにチャンネル領域のシリコン膜
厚１を従来のものと比較して薄くする。第１図は本発明
の薄膜半導体装置の断面図である。図中１、５、６はシ
リコン薄膜、２はゲート絶縁膜、３、４はアルミ配線、
７はゲート電極、８は基板、９は絶縁膜である。 基板８の上にシリコン薄膜５、６が互いに離間されて
島状に形成されている。この島状のシリコン薄膜５、６
の間および上にシリコン薄膜１が帯状に形成されてい
る。シリコン薄膜１の表面にゲート絶縁膜２が形成さ
れ、その上にゲート電極７が形成されている。このよう
な半導体装置のソース・ドレイン領域は、ゲート電極等
をマスクとしてイオン打ち込みすることにより、シリコ
ン薄膜５、６及びシリコン薄膜１のうちのイオン打ち込
みされた領域により形成すればよい。シリコン薄膜１、
５、６、及びゲート電極の上に絶縁膜９が形成され、コ
ンタクトホールを通してソース・ドレイン領域上にアル
ミ配線３、４が設けられている。 シリコン薄膜１のうち、ゲート電極７に対向する領域
が、チャンネル領域である。上述のように、チャンネル
領域の多結晶シリコンもしくは単結晶シリコン膜１は従
来の薄膜半導体装置において2500〜3000オングストロー
ムが最も薄い値であったが、本発明では、離間した島状
のシリコン薄膜５、６から、その間にかけてシリコン薄
膜１を形成し、その膜厚を薄くすることにより、チャン
ネル領域の膜厚の薄い薄膜トランジスタを実現した。こ
のチャンネル領域を形成するシリコン薄膜の膜厚は、10
00オングストローム以下である。 このようにして、チャンネル領域のシリコンの膜厚を
1000オングストローム以下の極めて薄いものとすること
により、光照射が無い場合でも有る場合でもリーク電流
を減少させることができ、光リーク特性が改善される。
しかし、ゲート絶縁膜２をシリコン膜の酸化によって形
成する場合には、シリコン表面の凹凸を考慮して残留シ
リコン膜厚を500〜1000オングストロームとすることが
量産上は妥当な値である。 チャンネル領域のシリコン薄膜１の厚さを少なくする
ことによって、アルミ配線３、４とのコンタクト不良を
生じる度合いが大きくなるという問題が派生する。そこ
で、チャンネル領域のシリコン膜形成前または形成後
に、アルミ配線とのコンタクト部分のみシリコン膜厚を
大きくするためにシリコン薄膜５、６を島状に形成して
おく。このように本発明によれば、ソース・ドレイン領
域が厚く形成されているので、コンタクト不良を防止で
きる。
以上述べたように、本発明の半導体装置は、従来のも
のと比較して、光の影響を受けないので、携帯用機器等
の表示装置として大いに適している。
のと比較して、光の影響を受けないので、携帯用機器等
の表示装置として大いに適している。
第１図は本発明の薄膜半導体装置の断面図である。 １、５、６……シリコン膜 ２……ゲート絶縁膜 ３、４……アルミ配線 ７……ゲート電極 ８……基板 ９……絶縁膜
Claims (1)
- 【請求項１】基板上に形成された半導体装置において、 互いに離間して島状に形成された第１シリコン薄膜から
なる第１領域及び第２領域と、 該島状の第１領域及び第２領域の間及び上に形成された
膜厚が1000オングストローム以下である第２シリコン薄
膜とを含み、 該半導体装置のチャンネル領域は該第２シリコン薄膜の
一部からなり且つ該第１領域及び第２領域の間に配置さ
れてなり、 該チャンネル領域上にはゲート絶縁膜を介してゲート電
極が配置されてなり、 該半導体装置のソース・ドレイン領域は該第１領域及び
第２領域と該第２シリコン薄膜の一部からなり、 該ソース・ドレイン領域は金属からなるソース配線及び
ドレイン配線に電気的に接続されてなり、 該ソース・ドレイン領域の膜厚は、該チャンネル領域の
膜厚よりも厚く形成されてなることを特徴とする半導体
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041168A JPH0828507B2 (ja) | 1982-03-16 | 1982-03-16 | 半導体装置 |
| JP5197508A JPH07118545B2 (ja) | 1982-03-16 | 1993-08-09 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041168A JPH0828507B2 (ja) | 1982-03-16 | 1982-03-16 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5197508A Division JPH07118545B2 (ja) | 1982-03-16 | 1993-08-09 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158971A JPS58158971A (ja) | 1983-09-21 |
| JPH0828507B2 true JPH0828507B2 (ja) | 1996-03-21 |
Family
ID=12600889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57041168A Expired - Lifetime JPH0828507B2 (ja) | 1982-03-16 | 1982-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828507B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182272A (ja) * | 1982-04-19 | 1983-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
| JPS58178564A (ja) * | 1982-04-13 | 1983-10-19 | Seiko Epson Corp | 薄膜トランジスタ |
| JPS6020582A (ja) * | 1983-07-14 | 1985-02-01 | Nec Corp | Ｍｉｓトランジスタ及びその製造方法 |
| JPS60186063A (ja) * | 1984-02-06 | 1985-09-21 | Sony Corp | 薄膜トランジスタ |
| JPH0758793B2 (ja) * | 1984-12-19 | 1995-06-21 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| JPH025572A (ja) * | 1988-06-24 | 1990-01-10 | Matsushita Electron Corp | 半導体装置 |
| JPH0442579A (ja) * | 1990-06-08 | 1992-02-13 | Seiko Epson Corp | 薄膜トランジスタ及び製造方法 |
| JP2838932B2 (ja) * | 1991-12-20 | 1998-12-16 | 三菱電機株式会社 | 電界効果型半導体装置 |
| JP3580564B2 (ja) * | 1993-01-27 | 2004-10-27 | 田岡化学工業株式会社 | コバルト含有アゾ化合物、その用途及び製造方法 |
| JP2500484B2 (ja) * | 1994-07-11 | 1996-05-29 | ソニー株式会社 | 薄膜トランジスタの製法 |
| JP2531383B2 (ja) * | 1994-07-11 | 1996-09-04 | ソニー株式会社 | 薄膜トランジスタの製法 |
| JP2546538B2 (ja) * | 1994-07-11 | 1996-10-23 | ソニー株式会社 | 薄膜トランジスタの製法 |
| JP3292657B2 (ja) * | 1995-04-10 | 2002-06-17 | キヤノン株式会社 | 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS5710266A (en) * | 1980-06-23 | 1982-01-19 | Fujitsu Ltd | Mis field effect semiconductor device |
-
1982
- 1982-03-16 JP JP57041168A patent/JPH0828507B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158971A (ja) | 1983-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US6121652A (en) | Semiconductor device including active matrix circuit | |
| JPH0828507B2 (ja) | 半導体装置 | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| KR960026984A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR980003732A (ko) | 액정표시소자의 제조방법 | |
| KR970024305A (ko) | 액정표시장치용 박막 트랜지스터 기판의 제조방법 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JPS567480A (en) | Film transistor | |
| JPH07118545B2 (ja) | 液晶表示パネル | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| KR950001372A (ko) | 액티브 매트릭스 패널 및 그 제조방법 | |
| JP3223514B2 (ja) | 半導体装置 | |
| JPH0417370A (ja) | 薄膜トランジスタ | |
| JPH0341479Y2 (ja) | ||
| KR970060521A (ko) | 티에프티-엘씨디(tft-lcd) 제조방법 | |
| JPS5898966A (ja) | 半導体装置の入力保護装置 | |
| JPS5945486A (ja) | 表示パネル | |
| JPS6098666A (ja) | 半導体記憶装置 | |
| JPH05218317A (ja) | 半導体集積回路装置 | |
| JPS5837989B2 (ja) | 電界効果半導体装置 | |
| KR970054476A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH0555576A (ja) | 薄膜トランジスタ | |
| JPS5850426B2 (ja) | 自己基板バイアスレベルの安定化方法 |