JPH08279593A - 高密度実装を可能にした半導体装置 - Google Patents
高密度実装を可能にした半導体装置Info
- Publication number
- JPH08279593A JPH08279593A JP7878695A JP7878695A JPH08279593A JP H08279593 A JPH08279593 A JP H08279593A JP 7878695 A JP7878695 A JP 7878695A JP 7878695 A JP7878695 A JP 7878695A JP H08279593 A JPH08279593 A JP H08279593A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- semiconductor
- chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000005476 soldering Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 部品点数を少なくして、実装を容易にした高
密度実装半導体装置を提供する。 【構成】 半導体装置１００内部の半導体ＩＣチップ２
に接続するリードフレーム３から分岐した上部電極４
が、半導体ＩＣチップを封止したパッケージ１の上面１
０に平行に延びて形成される。
密度実装半導体装置を提供する。 【構成】 半導体装置１００内部の半導体ＩＣチップ２
に接続するリードフレーム３から分岐した上部電極４
が、半導体ＩＣチップを封止したパッケージ１の上面１
０に平行に延びて形成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路チップ
をパッケージングした半導体装置に関し、特にパッケー
ジに電子部品を搭載して接続できる半導体装置に関す
る。
をパッケージングした半導体装置に関し、特にパッケー
ジに電子部品を搭載して接続できる半導体装置に関す
る。
【０００２】
【従来の技術】従来、半導体装置を実装したプリント基
板の実装密度を向上するため、一部の電子部品を半導体
装置のパッケージの表面に実装して、パッケージ内部の
半導体集積回路チップ（ＩＣチップ）とその電子部品を
接続するものが特開平３−４２８６４号公報に開示され
ている。
板の実装密度を向上するため、一部の電子部品を半導体
装置のパッケージの表面に実装して、パッケージ内部の
半導体集積回路チップ（ＩＣチップ）とその電子部品を
接続するものが特開平３−４２８６４号公報に開示され
ている。
【０００３】図７はその公報に開示された従来の半導体
装置の斜視図、図８は図７の断面図である。但し、図８
には図７に使用される電子部品６９が省略されている。
図において、半導体装置本体５０は、パッケージ（樹脂
封止体）６１の中に半導体素子６０を封止している。半
導体素子６０は、半導体装置本体の外部端子６２と金属
細線６３によって接続される。電極６４は外部端子６２
とパッケージ６１の中で接続され、パッケージ表面に対
して垂直に延び、パッケージ上面に突き出ている。パッ
ケージ６１の上面には電子部品６７、６８と６９が実装
される。その実装のために、パッケージ６１の上面に配
線パターン６５、６６が形成され、その配線パターンに
パッケージ上面から突き出た電極６４が接続される。す
なわち、電子部品６７、６８および６９は、半導体素子
６０に電極６４および配線パターン６５、６６を介して
接続される。このように、半導体装置に他の電子部品が
実装されることで、プリント基板実装の高密度化が実現
される。
装置の斜視図、図８は図７の断面図である。但し、図８
には図７に使用される電子部品６９が省略されている。
図において、半導体装置本体５０は、パッケージ（樹脂
封止体）６１の中に半導体素子６０を封止している。半
導体素子６０は、半導体装置本体の外部端子６２と金属
細線６３によって接続される。電極６４は外部端子６２
とパッケージ６１の中で接続され、パッケージ表面に対
して垂直に延び、パッケージ上面に突き出ている。パッ
ケージ６１の上面には電子部品６７、６８と６９が実装
される。その実装のために、パッケージ６１の上面に配
線パターン６５、６６が形成され、その配線パターンに
パッケージ上面から突き出た電極６４が接続される。す
なわち、電子部品６７、６８および６９は、半導体素子
６０に電極６４および配線パターン６５、６６を介して
接続される。このように、半導体装置に他の電子部品が
実装されることで、プリント基板実装の高密度化が実現
される。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た従来の半導体装置では、電子部品とパッケージ内の半
導体部品とを接続するために、パッケージを貫通する電
極を外部電極に接続する必要があり、またパッケージ上
面に配線パターンを形成しなければならないため、製造
工程が多くなり高価になるという欠点がある。
た従来の半導体装置では、電子部品とパッケージ内の半
導体部品とを接続するために、パッケージを貫通する電
極を外部電極に接続する必要があり、またパッケージ上
面に配線パターンを形成しなければならないため、製造
工程が多くなり高価になるという欠点がある。
【０００５】本発明の目的は、部品点数を少なくし、パ
ッケージ上に配線パターンを形成する必要がない半導体
装置を提供することにある。
ッケージ上に配線パターンを形成する必要がない半導体
装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、半導体
ＩＣチップを絶縁材でパッケージングした半導体装置に
おいて、半導体ＩＣチップに接続するリードフレームか
ら分岐した電極が、半導体ＩＣチップを封止したパッケ
ージの上面に平行に延びて上部電極を形成したことを特
徴とする半導体装置が得られる。
ＩＣチップを絶縁材でパッケージングした半導体装置に
おいて、半導体ＩＣチップに接続するリードフレームか
ら分岐した電極が、半導体ＩＣチップを封止したパッケ
ージの上面に平行に延びて上部電極を形成したことを特
徴とする半導体装置が得られる。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【０００８】図１は本発明の実施例の半導体装置の平面
図、図２は図１の半導体装置をプリント基板に実装した
ときのＡＡ線断面図である。図において、半導体装置１
００は、半導体ＩＣチップ（以下、単にＩＣチップと称
す）２をパッケージ１の中心に封止したものである。半
導体ＩＣチップ２は、複数のリードフレーム３にボンデ
ィングワイヤ９によって接続される。各リードフレーム
３は、パッケージ１の内部ボンディングワイヤ９との接
続部分からパッケージ側面に向かって水平に延びるボン
ディング部分３１と、パッケージ１の側面を突き出てか
ら折れ曲がった外部端子６とが連続して形成されてい
る。
図、図２は図１の半導体装置をプリント基板に実装した
ときのＡＡ線断面図である。図において、半導体装置１
００は、半導体ＩＣチップ（以下、単にＩＣチップと称
す）２をパッケージ１の中心に封止したものである。半
導体ＩＣチップ２は、複数のリードフレーム３にボンデ
ィングワイヤ９によって接続される。各リードフレーム
３は、パッケージ１の内部ボンディングワイヤ９との接
続部分からパッケージ側面に向かって水平に延びるボン
ディング部分３１と、パッケージ１の側面を突き出てか
ら折れ曲がった外部端子６とが連続して形成されてい
る。
【０００９】複数のリードフレーム３のうち、リードフ
レーム３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆの６本は、
上部電極４と一体に形成されている。図２及び図３に示
すように、上部電極４は、パッケージ１の内部でリード
フレーム３ａ〜３ｆの途中から分岐しかつパッケージ上
面１０に向かって延びた分岐部３０の延長上に形成さ
れ、途中で折れ曲がってパッケージ上面１０に平行に延
びている。
レーム３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆの６本は、
上部電極４と一体に形成されている。図２及び図３に示
すように、上部電極４は、パッケージ１の内部でリード
フレーム３ａ〜３ｆの途中から分岐しかつパッケージ上
面１０に向かって延びた分岐部３０の延長上に形成さ
れ、途中で折れ曲がってパッケージ上面１０に平行に延
びている。
【００１０】図２に示すように、上部電極４には電子部
品２０の部品端子２２が半田づけによって接続される。
また、リードフレーム３の外部端子６は、プリント基板
５の配線パターン７に接続される。したがって、電子部
品２０は、ＩＣチップ２とプリント基板５の配線パター
ン７とに接続される。
品２０の部品端子２２が半田づけによって接続される。
また、リードフレーム３の外部端子６は、プリント基板
５の配線パターン７に接続される。したがって、電子部
品２０は、ＩＣチップ２とプリント基板５の配線パター
ン７とに接続される。
【００１１】本実施例によれば、リードフレーム３ａ〜
３ｆとパッケージ上面に平行な上部電極４とが一体に形
成されるので、半導体装置１００の部品数は増えず、製
造工程が増えない。また、上部電極４は、パッケージ上
面に平行に延びるので、上部電極自体が配線パターンの
役割を果たす。半導体装置１００を製造する場合、パッ
ケージ１の下半分にＩＣチップ２と複数のリードフレー
ム３を載せてボンディングワイヤ９で接続し、その後、
パッケージ１の上半分を形成して封止する。パッケージ
１は耐熱性の樹脂でモールドによって形成するのが望ま
しいが、樹脂以外の絶縁材でもよい。リードフレーム３
とＩＣチップ２との接続は、ボンディングワイヤ９によ
る接続に限定せず、他の接続方法でも良い。上部電極４
は、リードフレーム３のうちの６本に形成されたが、他
のどのリードフレームに形成されても良い。
３ｆとパッケージ上面に平行な上部電極４とが一体に形
成されるので、半導体装置１００の部品数は増えず、製
造工程が増えない。また、上部電極４は、パッケージ上
面に平行に延びるので、上部電極自体が配線パターンの
役割を果たす。半導体装置１００を製造する場合、パッ
ケージ１の下半分にＩＣチップ２と複数のリードフレー
ム３を載せてボンディングワイヤ９で接続し、その後、
パッケージ１の上半分を形成して封止する。パッケージ
１は耐熱性の樹脂でモールドによって形成するのが望ま
しいが、樹脂以外の絶縁材でもよい。リードフレーム３
とＩＣチップ２との接続は、ボンディングワイヤ９によ
る接続に限定せず、他の接続方法でも良い。上部電極４
は、リードフレーム３のうちの６本に形成されたが、他
のどのリードフレームに形成されても良い。
【００１２】図４は本発明の第２の実施例の半導体装置
の平面図、図５は図４の半導体装置をプリント基板に実
装したときのＢＢ断面図である。図において、半導体装
置２００が第１の実施例の半導体装置１００と違う点
は、半導体装置２００ではパッケージ上面１０に電子部
品２１の端子２３を挿入する端子挿入受け穴１８が形成
されていることと、そのパッケージ挿入受け穴１８に対
応して上部電極４に、図６に示すように端子挿入穴８が
形成されていることである。電子部品２１の端子２３
は、上部電極４の部品挿入穴８からパッケージ１の端子
挿入受け穴１８に挿入され、その後半田つけされる。
の平面図、図５は図４の半導体装置をプリント基板に実
装したときのＢＢ断面図である。図において、半導体装
置２００が第１の実施例の半導体装置１００と違う点
は、半導体装置２００ではパッケージ上面１０に電子部
品２１の端子２３を挿入する端子挿入受け穴１８が形成
されていることと、そのパッケージ挿入受け穴１８に対
応して上部電極４に、図６に示すように端子挿入穴８が
形成されていることである。電子部品２１の端子２３
は、上部電極４の部品挿入穴８からパッケージ１の端子
挿入受け穴１８に挿入され、その後半田つけされる。
【００１３】以上説明した実施例では、１つのリードフ
レームに対し１つの上部電極しか一体に形成されていな
いが、１つのリードフレームに複数の上部電極が一体に
形成されても良い。
レームに対し１つの上部電極しか一体に形成されていな
いが、１つのリードフレームに複数の上部電極が一体に
形成されても良い。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
半導体装置内部の半導体ＩＣチップに接続するリードフ
レームから分岐した上部電極が、半導体ＩＣチップを封
止したパッケージの上面に平行に延びて形成されるの
で、半導体装置の部品点数を増やさずに高密度実装がで
き、また、上部電極に電子部品を直接に実装できるの
で、パッケージ上に電子部品を実装するための配線パタ
ーンの形成が不要になるという効果がある。
半導体装置内部の半導体ＩＣチップに接続するリードフ
レームから分岐した上部電極が、半導体ＩＣチップを封
止したパッケージの上面に平行に延びて形成されるの
で、半導体装置の部品点数を増やさずに高密度実装がで
き、また、上部電極に電子部品を直接に実装できるの
で、パッケージ上に電子部品を実装するための配線パタ
ーンの形成が不要になるという効果がある。
【図１】本発明の第１の実施例の半導体装置を示す図で
ある。
ある。
【図２】図１の半導体装置をプリント基板に実装したと
きのＡＡ断面図である。
きのＡＡ断面図である。
【図３】図２の半導体装置のリードフレームの接合を示
す拡大斜視図である。
す拡大斜視図である。
【図４】本発明の第２の実施例の半導体装置を示す図で
ある。
ある。
【図５】図４の半導体装置をプリント基板に実装したと
きのＢＢ断面図である。
きのＢＢ断面図である。
【図６】図５の半導体装置のリードフレームの接合を示
す拡大斜視図である。
す拡大斜視図である。
【図７】従来の半導体装置を示す斜視図である。
【図８】図７の半導体装置の断面図である。
１００ 半導体装置 １ パッケージ ２ 半導体ＩＣチップ ３ リードフレーム ４ 上部電極
Claims (3)
- 【請求項１】 半導体ＩＣチップを絶縁材でパッケージ
ングした半導体装置において、前記半導体ＩＣチップに
接続するリードフレームから分岐した電極が、前記半導
体ＩＣチップを封止した絶縁材のパッケージの上面に平
行に延びて上部電極を形成したことを特徴とする半導体
装置。 - 【請求項２】 前記上部電極と前記パッケージの上面に
は、電子部品の端子を挿入するための端子挿入穴が形成
されたことを特徴とする請求項１に記載された半導体装
置。 - 【請求項３】 前記リードフレームは、前記半導体ＩＣ
チップと導電線によって接続され、一端がパッケージの
外部に出て外部端子を形成したことを特徴とする請求項
１及び２に記載された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7878695A JPH08279593A (ja) | 1995-04-04 | 1995-04-04 | 高密度実装を可能にした半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7878695A JPH08279593A (ja) | 1995-04-04 | 1995-04-04 | 高密度実装を可能にした半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279593A true JPH08279593A (ja) | 1996-10-22 |
Family
ID=13671575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7878695A Pending JPH08279593A (ja) | 1995-04-04 | 1995-04-04 | 高密度実装を可能にした半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279593A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777795B2 (en) | 2001-09-12 | 2004-08-17 | Hitachi, Ltd. | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
| KR100668811B1 (ko) * | 2000-10-06 | 2007-01-17 | 주식회사 하이닉스반도체 | 적층 패키지 |
| WO2007139132A1 (ja) * | 2006-05-31 | 2007-12-06 | Toshihiko Mizukami | 半導体装置 |
| JP2012195502A (ja) * | 2011-03-17 | 2012-10-11 | Yazaki Corp | モジュールの端子構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6355448B2 (ja) * | 1981-12-02 | 1988-11-02 | Diesel Kiki Co | |
| JPH06350025A (ja) * | 1993-06-08 | 1994-12-22 | Toshiba Corp | 半導体装置 |
-
1995
- 1995-04-04 JP JP7878695A patent/JPH08279593A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6355448B2 (ja) * | 1981-12-02 | 1988-11-02 | Diesel Kiki Co | |
| JPH06350025A (ja) * | 1993-06-08 | 1994-12-22 | Toshiba Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668811B1 (ko) * | 2000-10-06 | 2007-01-17 | 주식회사 하이닉스반도체 | 적층 패키지 |
| US6777795B2 (en) | 2001-09-12 | 2004-08-17 | Hitachi, Ltd. | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
| WO2007139132A1 (ja) * | 2006-05-31 | 2007-12-06 | Toshihiko Mizukami | 半導体装置 |
| JP2012195502A (ja) * | 2011-03-17 | 2012-10-11 | Yazaki Corp | モジュールの端子構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0127873B1 (ko) | 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지 | |
| JP2002222906A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP4543542B2 (ja) | 半導体装置 | |
| JPH04316897A (ja) | Ｉｃカード | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01232753A (ja) | 半導体装置 | |
| JPH08250620A (ja) | 半導体装置 | |
| JP2003197828A (ja) | 樹脂封止型半導体装置 | |
| KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP3107648B2 (ja) | 半導体装置 | |
| JPH10223822A (ja) | 半導体装置 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| KR0129198B1 (ko) | 반도체 패키지 | |
| JPH08316361A (ja) | 半導体装置 | |
| JPH03255655A (ja) | 半導体装置 | |
| JP2912813B2 (ja) | 電子部品 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| KR100344648B1 (ko) | 랜드 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970819 |