JPH08274285A - Ｓｏｉ基板及びその製造方法 - Google Patents
Ｓｏｉ基板及びその製造方法Info
- Publication number
- JPH08274285A JPH08274285A JP7109907A JP10990795A JPH08274285A JP H08274285 A JPH08274285 A JP H08274285A JP 7109907 A JP7109907 A JP 7109907A JP 10990795 A JP10990795 A JP 10990795A JP H08274285 A JPH08274285 A JP H08274285A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polishing
- active
- wafer
- supporting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ基板における活性基板の周縁部のテー
パー角を急峻化し、かつ均一な厚さを有する活性基板を
備えたＳＯＩ基板及びその製造方法を提供することがで
きる。 【構成】 支持基板２の上面をその中央部から周縁部に
向けて徐々に肉厚形状になるよう加工する。支持基板２
の加工面に活性基板１を貼り合せて貼合せウェハを得
る。貼合せウェハの未接着部分を取り除く。活性基板１
を支持基板２の加工面に沿って略均一な厚さになるよう
に鏡面加工する。
パー角を急峻化し、かつ均一な厚さを有する活性基板を
備えたＳＯＩ基板及びその製造方法を提供することがで
きる。 【構成】 支持基板２の上面をその中央部から周縁部に
向けて徐々に肉厚形状になるよう加工する。支持基板２
の加工面に活性基板１を貼り合せて貼合せウェハを得
る。貼合せウェハの未接着部分を取り除く。活性基板１
を支持基板２の加工面に沿って略均一な厚さになるよう
に鏡面加工する。
Description
【０００１】
【産業上の利用分野】本発明は、支持基板となる半導体
ウェハと活性基板となる半導体ウェハとを貼り合せて製
造されるＳＯＩ基板及びその製造方法に関するものであ
る。
ウェハと活性基板となる半導体ウェハとを貼り合せて製
造されるＳＯＩ基板及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、ＳＯＩ基板は支持基板となる半導
体ウェハと活性基板となる半導体ウェハとを貼り合せ
て、その未接着部分を研削またはエッチング等により除
去し、さらに活性基板を平面研削した後に、その上面を
仕上げ研磨して活性基板を薄くすることにより得られ
る。従って、ＳＯＩ基板の平坦度は支持基板となる半導
体ウェハの平坦度に負うところが大きく、このため可能
な限り高平坦度の半導体ウェハを製造し、この半導体ウ
ェハを支持基板を使用していた。
体ウェハと活性基板となる半導体ウェハとを貼り合せ
て、その未接着部分を研削またはエッチング等により除
去し、さらに活性基板を平面研削した後に、その上面を
仕上げ研磨して活性基板を薄くすることにより得られ
る。従って、ＳＯＩ基板の平坦度は支持基板となる半導
体ウェハの平坦度に負うところが大きく、このため可能
な限り高平坦度の半導体ウェハを製造し、この半導体ウ
ェハを支持基板を使用していた。
【０００３】
【発明が解決しようとする課題】しかしながら、いくら
平坦度の高い半導体ウェハを支持基板として使用して
も、ＳＯＩ基板の最終工程で図５（ａ）に示す活性基板
８の上面を仕上げ研磨する必要があり、この際図５
（ａ）に示すような面だれ８ａが必ず発生することにな
る。この面だれ８ａは図６に示すテーパー角αを浅く
し、デバイス工程における歩留りに悪影響を与えるとい
う問題がある。本発明は、上記問題に鑑みなされたもの
で、ＳＯＩ基板における活性基板の周縁部のテーパー角
を急峻化し、かつ均一な厚さを有する活性基板を備えた
ＳＯＩ基板及びその製造方法を提供することを目的とす
るものである。
平坦度の高い半導体ウェハを支持基板として使用して
も、ＳＯＩ基板の最終工程で図５（ａ）に示す活性基板
８の上面を仕上げ研磨する必要があり、この際図５
（ａ）に示すような面だれ８ａが必ず発生することにな
る。この面だれ８ａは図６に示すテーパー角αを浅く
し、デバイス工程における歩留りに悪影響を与えるとい
う問題がある。本発明は、上記問題に鑑みなされたもの
で、ＳＯＩ基板における活性基板の周縁部のテーパー角
を急峻化し、かつ均一な厚さを有する活性基板を備えた
ＳＯＩ基板及びその製造方法を提供することを目的とす
るものである。
【０００４】
【課題を解決するための手段】このため本発明では、支
持基板と、該支持基板の上面に設けられた絶縁体と、該
絶縁体上に設けられた活性基板とからなるＳＯＩ基板に
おいて、前記支持基板の上面がその中央部から周縁部に
向けて徐々に肉厚形状になるように形成されると共に、
厚さがほぼ均一な前記活性基板が該支持基板の上面に沿
うように貼付されているようにしたものである。また、
ＳＯＩ基板の製造方法を、支持基板となる半導体ウェハ
の上面をその中央部から周縁部に向けて徐々に肉厚形状
になるよう加工し、上面が加工された支持基板の加工面
に活性基板となる半導体ウェハを貼り合せて貼合せウェ
ハを得、貼合せウェハの未接着部分を取り除き、未接着
部分が除去された活性基板を支持基板の加工面に沿って
略均一な厚さになるように鏡面加工するようにしたもの
である。
持基板と、該支持基板の上面に設けられた絶縁体と、該
絶縁体上に設けられた活性基板とからなるＳＯＩ基板に
おいて、前記支持基板の上面がその中央部から周縁部に
向けて徐々に肉厚形状になるように形成されると共に、
厚さがほぼ均一な前記活性基板が該支持基板の上面に沿
うように貼付されているようにしたものである。また、
ＳＯＩ基板の製造方法を、支持基板となる半導体ウェハ
の上面をその中央部から周縁部に向けて徐々に肉厚形状
になるよう加工し、上面が加工された支持基板の加工面
に活性基板となる半導体ウェハを貼り合せて貼合せウェ
ハを得、貼合せウェハの未接着部分を取り除き、未接着
部分が除去された活性基板を支持基板の加工面に沿って
略均一な厚さになるように鏡面加工するようにしたもの
である。
【０００５】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明に係るＳＯＩ基板の製造方法の各工
程におけるＳＯＩ基板の側面断面図、図２は本発明に係
るＳＯＩ基板の部分拡大断面図、図３は本発明に係る研
磨方法を示す模式図、図４は本発明に係る他の研磨方法
を示す模式図である。
する。図１は本発明に係るＳＯＩ基板の製造方法の各工
程におけるＳＯＩ基板の側面断面図、図２は本発明に係
るＳＯＩ基板の部分拡大断面図、図３は本発明に係る研
磨方法を示す模式図、図４は本発明に係る他の研磨方法
を示す模式図である。
【０００６】本実施例のＳＯＩ基板は下記の方法により
製造される。 （１）支持基板２として使用する半導体ウェハの上面を
後述する方法により、その中央部から周縁部に向けて徐
々に肉厚形状、つまり中凹状態に研磨する。〔図１
（ａ）〕 （２）支持基板２の表面に酸化膜３を発生させた後、そ
の中凹状態に研磨された上面に活性基板１を貼り合わ
せ、さらに活性基板１側にも酸化膜３を発生させる。
〔図１（ｂ）〕 （３）貼り合わせた支持基板２と活性基板１の周縁部に
発生する未接着部分を研削やエッチングなどにより除去
した後、支持基板２と活性基板１との間の酸化膜３以外
の酸化膜をエッチングにより除去する。〔図１（ｃ）〕 （４）活性基板１を平面研削し、その厚みを減らす。
〔図１（ｄ）〕 （５）活性基板１を後述する方法によりその厚みがほぼ
均一になるように研磨して、支持基板２の加工面に沿っ
てその周縁部から中央部に向かって徐々に凹んだ状態に
する〔図１（ｅ）〕。この後、洗浄により付着物を除去
してＳＯＩ基板が得られる。
製造される。 （１）支持基板２として使用する半導体ウェハの上面を
後述する方法により、その中央部から周縁部に向けて徐
々に肉厚形状、つまり中凹状態に研磨する。〔図１
（ａ）〕 （２）支持基板２の表面に酸化膜３を発生させた後、そ
の中凹状態に研磨された上面に活性基板１を貼り合わ
せ、さらに活性基板１側にも酸化膜３を発生させる。
〔図１（ｂ）〕 （３）貼り合わせた支持基板２と活性基板１の周縁部に
発生する未接着部分を研削やエッチングなどにより除去
した後、支持基板２と活性基板１との間の酸化膜３以外
の酸化膜をエッチングにより除去する。〔図１（ｃ）〕 （４）活性基板１を平面研削し、その厚みを減らす。
〔図１（ｄ）〕 （５）活性基板１を後述する方法によりその厚みがほぼ
均一になるように研磨して、支持基板２の加工面に沿っ
てその周縁部から中央部に向かって徐々に凹んだ状態に
する〔図１（ｅ）〕。この後、洗浄により付着物を除去
してＳＯＩ基板が得られる。
【０００７】上記工程で得られたＳＯＩ基板は、従来技
術による図６に示すような面だれ８ａによるテーパー角
αの減少はなく、図２に示すように、中凹に形成された
分だけさらに急峻化することになる。これにより、４ポ
イント検査で得られる良品率を大幅に向上することがで
きる。また、この中凹状態に形成されたＳＯＩ基板の上
面は、その周縁部から中央部に向かって徐々に傾斜して
いるが、周縁部と中央部における研磨取代の差である中
凹の深さは、０．５μｍ程度に設定されており、デバイ
ス工程において問題とはならない。むしろ、このＳＯＩ
基板は面だれがなく均一な厚さの活性基板を有してお
り、周縁部のテーパー角がさらに急峻化されたことによ
り、歩留りが向上することになる。
術による図６に示すような面だれ８ａによるテーパー角
αの減少はなく、図２に示すように、中凹に形成された
分だけさらに急峻化することになる。これにより、４ポ
イント検査で得られる良品率を大幅に向上することがで
きる。また、この中凹状態に形成されたＳＯＩ基板の上
面は、その周縁部から中央部に向かって徐々に傾斜して
いるが、周縁部と中央部における研磨取代の差である中
凹の深さは、０．５μｍ程度に設定されており、デバイ
ス工程において問題とはならない。むしろ、このＳＯＩ
基板は面だれがなく均一な厚さの活性基板を有してお
り、周縁部のテーパー角がさらに急峻化されたことによ
り、歩留りが向上することになる。
【０００８】ここで支持基板の上面及び活性基板を中凹
状態に加工する方法を説明する。この加工方法は通常の
鏡面研磨に使用される研磨装置により研磨する方法があ
る。それらの研磨方法としては支持基板の上面及び活性
基板を加工の望ましい方法としては、研磨する半導体ウ
ェハを貼付ブロックに貼り付けて研磨する方法と、研磨
する半導体ウェハをトップリングに貼り付けて枚葉研磨
する方法があり、支持基板の上面の加工に望ましい方法
としては、両面研磨装置により研磨する方法がある。
状態に加工する方法を説明する。この加工方法は通常の
鏡面研磨に使用される研磨装置により研磨する方法があ
る。それらの研磨方法としては支持基板の上面及び活性
基板を加工の望ましい方法としては、研磨する半導体ウ
ェハを貼付ブロックに貼り付けて研磨する方法と、研磨
する半導体ウェハをトップリングに貼り付けて枚葉研磨
する方法があり、支持基板の上面の加工に望ましい方法
としては、両面研磨装置により研磨する方法がある。
【０００９】まず、研磨する半導体ウェハを貼付ブロッ
クに貼り付けて研磨する方法を説明する。図３（ａ）に
示すように、研磨する半導体ウェハ１ａを円盤状の貼付
ブロック４の中心に貼り付け、その周囲四方に研磨厚を
調整するダミー５を４枚貼り付ける。このダミー５は、
通常の研磨において仕上り厚を決めるストッパーとして
働くため、その厚さは通常半導体ウェハより薄く設定さ
れるが、この中凹状態への加工においては、研磨する半
導体ウェハより厚く設定されている。図３（ｂ）に示す
ように、回転軸４ａを回転させると同時に、クロス６が
固着された定盤（図示せず）を回転させ、さらに貼付ブ
ロック４を下げることによりダミー５がクロス６に当接
する。図３（ｃ）に示すように、回転軸４ａにインナー
加圧Ｘをかけることにより、貼付ブロック４が僅かに撓
みながら半導体ウェハ１ａをクロス６に押しつける。こ
の際、半導体ウェハ１ａは貼付ブロック４に張りつけら
れており、貼付ブロック４に沿って湾曲したまま研磨さ
れる。最後に、図３（ｄ）に示すように、貼付ブロック
４を上げることによりその撓みは元に戻り半導体ウェハ
１ａの貼り付け面も平面に戻る。研磨面は中心部の方が
多く研磨されるため、中凹状態で研磨が完了する。
クに貼り付けて研磨する方法を説明する。図３（ａ）に
示すように、研磨する半導体ウェハ１ａを円盤状の貼付
ブロック４の中心に貼り付け、その周囲四方に研磨厚を
調整するダミー５を４枚貼り付ける。このダミー５は、
通常の研磨において仕上り厚を決めるストッパーとして
働くため、その厚さは通常半導体ウェハより薄く設定さ
れるが、この中凹状態への加工においては、研磨する半
導体ウェハより厚く設定されている。図３（ｂ）に示す
ように、回転軸４ａを回転させると同時に、クロス６が
固着された定盤（図示せず）を回転させ、さらに貼付ブ
ロック４を下げることによりダミー５がクロス６に当接
する。図３（ｃ）に示すように、回転軸４ａにインナー
加圧Ｘをかけることにより、貼付ブロック４が僅かに撓
みながら半導体ウェハ１ａをクロス６に押しつける。こ
の際、半導体ウェハ１ａは貼付ブロック４に張りつけら
れており、貼付ブロック４に沿って湾曲したまま研磨さ
れる。最後に、図３（ｄ）に示すように、貼付ブロック
４を上げることによりその撓みは元に戻り半導体ウェハ
１ａの貼り付け面も平面に戻る。研磨面は中心部の方が
多く研磨されるため、中凹状態で研磨が完了する。
【００１０】次に、研磨する半導体ウェハをトップリン
グに貼り付けて枚葉研磨する方法を説明する。枚葉研磨
は半導体ウェハを一枚ずつトップリングに貼り付けて研
磨する。図４（ａ）に示すように、半導体ウェハ１ｂを
中凹状態に加工するために、予めこのトップリング７の
貼着面は、加工する形状である中凹状態に対応した湾曲
凸面に形成されている。したがって、半導体ウェハ１ｂ
はトップリング７の湾曲凸面に沿って湾曲して貼り付け
るられる。図４（ｂ）に示すように、トップリング７を
回転させながらクロス６に押し当てて研磨すると、半導
体ウェハ１ｂの中央部が多く研磨されることになる。図
４（ｃ）に示すように、研磨後トップリング７から半導
体ウェハ１ｂを外すと、半導体ウェハ１ｂは元の平坦な
状態に戻るため、研磨面が中凹状態になって仕上がる。
グに貼り付けて枚葉研磨する方法を説明する。枚葉研磨
は半導体ウェハを一枚ずつトップリングに貼り付けて研
磨する。図４（ａ）に示すように、半導体ウェハ１ｂを
中凹状態に加工するために、予めこのトップリング７の
貼着面は、加工する形状である中凹状態に対応した湾曲
凸面に形成されている。したがって、半導体ウェハ１ｂ
はトップリング７の湾曲凸面に沿って湾曲して貼り付け
るられる。図４（ｂ）に示すように、トップリング７を
回転させながらクロス６に押し当てて研磨すると、半導
体ウェハ１ｂの中央部が多く研磨されることになる。図
４（ｃ）に示すように、研磨後トップリング７から半導
体ウェハ１ｂを外すと、半導体ウェハ１ｂは元の平坦な
状態に戻るため、研磨面が中凹状態になって仕上がる。
【００１１】最後に、両面研磨装置により研磨する方法
について説明する。半導体ウェハを研磨する際、その研
磨レートは研磨面における温度、研磨機の摩擦面の素
材、押圧力などの条件により変化する。これらの条件の
うち研磨面における温度は、他の条件を一定に設定した
状態で定盤の回転速度を変えることによりある程度の範
囲で制御できる。また、１枚ごとのウェハに着目して研
磨面における砥粒や研磨水の流速をその周縁部と中央部
とで比較すると、周縁部のほうが中央部に比し速く、こ
れにより中央部のほうが放熱が悪くなり、僅かではある
が中央部に向かって徐々に高温となりやすい。したがっ
て、比較的高温である中央部が周縁部に比し速いレート
で研磨されることとなる。尚、この部位の温度差による
研磨レートの変化はある一定温度以上で現れ、その温度
より低い場合は周縁部の面だれが優先して発生すること
となる。この温度差による研磨レートの変化を両面研磨
工程で利用し、半導体ウェハを中凹状態に研磨する。す
なわち、両面研磨においてウェハの両面が均等に平坦な
状態で研磨するための回転数の設定値があり、上定盤又
は下定盤の回転数をこの設定値よりさらに上げる。これ
により、研磨面における温度を上昇させ、回転数を上げ
た定盤側のクロスに当接していた面のみ中凹状態に研磨
される。
について説明する。半導体ウェハを研磨する際、その研
磨レートは研磨面における温度、研磨機の摩擦面の素
材、押圧力などの条件により変化する。これらの条件の
うち研磨面における温度は、他の条件を一定に設定した
状態で定盤の回転速度を変えることによりある程度の範
囲で制御できる。また、１枚ごとのウェハに着目して研
磨面における砥粒や研磨水の流速をその周縁部と中央部
とで比較すると、周縁部のほうが中央部に比し速く、こ
れにより中央部のほうが放熱が悪くなり、僅かではある
が中央部に向かって徐々に高温となりやすい。したがっ
て、比較的高温である中央部が周縁部に比し速いレート
で研磨されることとなる。尚、この部位の温度差による
研磨レートの変化はある一定温度以上で現れ、その温度
より低い場合は周縁部の面だれが優先して発生すること
となる。この温度差による研磨レートの変化を両面研磨
工程で利用し、半導体ウェハを中凹状態に研磨する。す
なわち、両面研磨においてウェハの両面が均等に平坦な
状態で研磨するための回転数の設定値があり、上定盤又
は下定盤の回転数をこの設定値よりさらに上げる。これ
により、研磨面における温度を上昇させ、回転数を上げ
た定盤側のクロスに当接していた面のみ中凹状態に研磨
される。
【００１２】例えば、直径が８インチのウェハ１を研磨
する場合は、両面とも平坦にする両面研磨における回転
数の設定が４０ｒｐｍなのに対し、５ｒｐｍ上げること
により、中央部と周縁部との研磨取代の差である中凹厚
は約０．２５〜０．３μｍである。
する場合は、両面とも平坦にする両面研磨における回転
数の設定が４０ｒｐｍなのに対し、５ｒｐｍ上げること
により、中央部と周縁部との研磨取代の差である中凹厚
は約０．２５〜０．３μｍである。
【００１３】半導体ウェハの片面を中凹状態に加工する
方法は、他にも多くあるが本発明のＳＯＩ基板の製造に
望ましいものとしては、加工面を精密に仕上げることが
できるＰＡＣＥ加工や精密切削等がある。
方法は、他にも多くあるが本発明のＳＯＩ基板の製造に
望ましいものとしては、加工面を精密に仕上げることが
できるＰＡＣＥ加工や精密切削等がある。
【００１４】
【発明の効果】本発明では以上のように構成したので、
面だれによるテーパー角の減少がなく、中凹に形成され
た分だけさらに急峻化することにより良品率が大幅に向
上するという優れた効果がある。また、この中凹状態に
形成されたＳＯＩ基板は、面だれがなく均一な厚さの活
性基板を有しており、歩留りがさらに向上するという優
れた効果がある。
面だれによるテーパー角の減少がなく、中凹に形成され
た分だけさらに急峻化することにより良品率が大幅に向
上するという優れた効果がある。また、この中凹状態に
形成されたＳＯＩ基板は、面だれがなく均一な厚さの活
性基板を有しており、歩留りがさらに向上するという優
れた効果がある。
【図１】本発明に係るＳＯＩ基板の製造方法の各工程に
おけるＳＯＩ基板の側面断面図ある。
おけるＳＯＩ基板の側面断面図ある。
【図２】本発明に係るＳＯＩ基板の部分拡大断面図であ
る。
る。
【図３】本発明に係る研磨方法を示す模式図である。
【図４】本発明に係る他の研磨方法を示す模式図であ
る。
る。
【図５】従来技術により得られたＳＯＩ基板の側面断面
図である。
図である。
【図６】従来技術により得られたＳＯＩ基板の部分拡大
断面図である。
断面図である。
１ 活性基板 ２ 支持基板 ３ 酸化膜 １ａ 半導体ウェハ ４ 貼付ブロック ４ａ 回転軸 ５ ダミー ６ クロス １ｂ 半導体ウェハ ７ トップリング ８ 活性基板 ８ａ 面だれ α テーパー角 θ テーパー角
Claims (7)
- 【請求項１】 支持基板と、該支持基板の上面に設けら
れた絶縁体と、該絶縁体上に設けられた活性基板とから
なるＳＯＩ基板において、前記支持基板の上面がその中
央部から周縁部に向けて徐々に肉厚形状になるように形
成されると共に、厚さがほぼ均一な前記活性基板が該支
持基板の上面に沿うように貼付されていることを特徴と
するＳＯＩ基板。 - 【請求項２】 次の工程からなることを特徴とするＳＯ
Ｉ基板の製造方法。 （１）支持基板となる半導体ウェハの上面を、その中央
部から周縁部に向けて徐々に肉厚形状になるよう加工す
る上面加工工程。 （２）上面が加工された支持基板の加工面に、活性基板
となる半導体ウェハを貼り合せて貼合せウェハを得る貼
り合わせ工程。 （３）貼合せウェハの未接着部分を取り除く未接着部分
除去工程。 （４）未接着部分が除去された活性基板を、支持基板の
加工面に沿って略均一な厚さになるように鏡面加工する
鏡面加工工程。 - 【請求項３】 支持基板の上面をその中央部から周縁部
に向けて徐々に肉厚形状になるよう加工する方法が、ダ
ミー厚を前記支持基板より厚く設定し、研磨インナー加
圧をかけながら研磨する仕上げ研磨である請求項２記載
のＳＯＩ基板の製造方法。 - 【請求項４】 支持基板の上面をその中央部から周縁部
に向けて徐々に肉厚形状になるよう加工する方法が、ト
ップリングの吸着面を湾曲凸面に形成し、該吸着面に前
記支持基板を吸着して研磨する枚葉研磨である請求項２
記載のＳＯＩ基板の製造方法。 - 【請求項５】 支持基板の上面をその中央部から周縁部
に向けて徐々に肉厚形状になるよう加工する方法が、一
方の定盤の回転速度を変化させる両面研磨である請求項
２記載のＳＯＩ基板の製造方法。 - 【請求項６】 活性基板を支持基板の加工面に沿って略
均一な厚さになるように鏡面加工する手段がダミー厚を
研磨する貼合せウェハより厚く設定し、研磨インナー加
圧をかけながらて研磨する仕上げ研磨である請求項２記
載のＳＯＩ基板の製造方法。 - 【請求項７】 活性基板を前記支持基板の加工面に沿っ
て略均一な厚さになるように鏡面加工する手段がトップ
リングの吸着面を湾曲凸面に形成し、該吸着面に貼合せ
ウェハを吸着して研磨する枚葉研磨である請求項２記載
のＳＯＩ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7109907A JPH08274285A (ja) | 1995-03-29 | 1995-03-29 | Ｓｏｉ基板及びその製造方法 |
| TW85103833A TW299454B (ja) | 1995-03-29 | 1996-04-02 | |
| US08/705,956 US6004860A (en) | 1995-03-29 | 1996-08-30 | SOI substrate and a method for fabricating the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7109907A JPH08274285A (ja) | 1995-03-29 | 1995-03-29 | Ｓｏｉ基板及びその製造方法 |
| US08/705,956 US6004860A (en) | 1995-03-29 | 1996-08-30 | SOI substrate and a method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274285A true JPH08274285A (ja) | 1996-10-18 |
Family
ID=26449608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7109907A Pending JPH08274285A (ja) | 1995-03-29 | 1995-03-29 | Ｓｏｉ基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6004860A (ja) |
| JP (1) | JPH08274285A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027204A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | 貼り合わせウェーハおよびその製造方法 |
| JP2008140878A (ja) * | 2006-11-30 | 2008-06-19 | Sumco Corp | シリコンウェーハ及びその製造方法並びに貼り合わせｓｏｉウェーハ及びその製造方法。 |
| JP2015076549A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社デンソー | 半導体基板およびその製造方法 |
| JP2015159499A (ja) * | 2014-02-25 | 2015-09-03 | 日本碍子株式会社 | 複合基板の製法及び複合基板 |
| WO2015136834A1 (ja) * | 2014-03-10 | 2015-09-17 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| KR20160117346A (ko) * | 2015-03-30 | 2016-10-10 | 소이텍 | 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법 |
| JP2022501208A (ja) * | 2018-09-29 | 2022-01-06 | コーニング インコーポレイテッド | キャリアウェハおよびキャリアウェハを製造する方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2880184B1 (fr) | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| US7902039B2 (en) * | 2006-11-30 | 2011-03-08 | Sumco Corporation | Method for manufacturing silicon wafer |
| US20120129318A1 (en) * | 2010-11-24 | 2012-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329551B2 (ja) * | 1974-08-19 | 1978-08-22 | ||
| JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| JPH04266047A (ja) * | 1991-02-20 | 1992-09-22 | Fujitsu Ltd | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 |
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| JP3352129B2 (ja) * | 1992-12-04 | 2002-12-03 | 株式会社東芝 | 半導体基板の製造方法 |
| US5258323A (en) * | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
| US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
-
1995
- 1995-03-29 JP JP7109907A patent/JPH08274285A/ja active Pending
-
1996
- 1996-08-30 US US08/705,956 patent/US6004860A/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027204A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | 貼り合わせウェーハおよびその製造方法 |
| JPWO2005027204A1 (ja) * | 2003-09-08 | 2007-11-08 | 株式会社Sumco | 貼り合わせウェーハおよびその製造方法 |
| JP4552858B2 (ja) * | 2003-09-08 | 2010-09-29 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| JP2008140878A (ja) * | 2006-11-30 | 2008-06-19 | Sumco Corp | シリコンウェーハ及びその製造方法並びに貼り合わせｓｏｉウェーハ及びその製造方法。 |
| JP2015076549A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社デンソー | 半導体基板およびその製造方法 |
| JP2015159499A (ja) * | 2014-02-25 | 2015-09-03 | 日本碍子株式会社 | 複合基板の製法及び複合基板 |
| WO2015136834A1 (ja) * | 2014-03-10 | 2015-09-17 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP2015170796A (ja) * | 2014-03-10 | 2015-09-28 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| KR20160132017A (ko) * | 2014-03-10 | 2016-11-16 | 신에쯔 한도타이 가부시키가이샤 | 접합 soi웨이퍼의 제조방법 |
| US9793154B2 (en) | 2014-03-10 | 2017-10-17 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded SOI wafer |
| KR20160117346A (ko) * | 2015-03-30 | 2016-10-10 | 소이텍 | 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법 |
| JP2022501208A (ja) * | 2018-09-29 | 2022-01-06 | コーニング インコーポレイテッド | キャリアウェハおよびキャリアウェハを製造する方法 |
| US11919125B2 (en) | 2018-09-29 | 2024-03-05 | Corning Incorporated | Carrier wafers and methods of forming carrier wafers |
Also Published As
| Publication number | Publication date |
|---|---|
| US6004860A (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0376118A (ja) | 半導体素子形成用基板の製造方法 | |
| US20010039119A1 (en) | Semiconductor wafer and method for fabrication thereof | |
| US5893755A (en) | Method of polishing a semiconductor wafer | |
| TWI424484B (zh) | Wafer grinding method and wafer | |
| JPH10209093A (ja) | 貼り合わせ基板の作製方法 | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| JPH08274285A (ja) | Ｓｏｉ基板及びその製造方法 | |
| EP1441386A1 (en) | Method and pad for polishing wafer | |
| JPH08236489A (ja) | 半導体ウェハの製造方法 | |
| JP3904943B2 (ja) | サファイアウエハーの加工方法及び電子装置の製造方法 | |
| JP2000114216A (ja) | 半導体ウェーハの製造方法 | |
| JP3239884B2 (ja) | 半導体基板の製造方法 | |
| JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
| JPH01227441A (ja) | 半導体基板 | |
| JP4892201B2 (ja) | 貼合せワークの外周エッジ部の段差加工方法及び装置 | |
| JPH0897111A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2000158304A (ja) | 平面研削方法及び鏡面研磨方法 | |
| JP2005158798A (ja) | 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート | |
| US7291055B2 (en) | Wafer polishing method and apparatus | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10156710A (ja) | 薄板の研磨方法および研磨装置 | |
| JP2604488B2 (ja) | 接合ウエハおよびその製造方法 | |
| JP3821944B2 (ja) | ウェーハの枚葉式研磨方法とその装置 | |
| JPH09262761A (ja) | 半導体ウェーハの研磨方法 | |
| JP3611029B2 (ja) | 半導体基板の研磨用保持板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030401 |