JPH08264705A - 半導体装置及びそれを用いた実装構造及び実装方法 - Google Patents
半導体装置及びそれを用いた実装構造及び実装方法Info
- Publication number
- JPH08264705A JPH08264705A JP7069689A JP6968995A JPH08264705A JP H08264705 A JPH08264705 A JP H08264705A JP 7069689 A JP7069689 A JP 7069689A JP 6968995 A JP6968995 A JP 6968995A JP H08264705 A JPH08264705 A JP H08264705A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external connection
- connection terminal
- mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体パッケージにおいて、リードフレームの
外部接続端子部に切れ目（ノッチ）を設けることによ
り、パッケージの基板搭載時における厚みを大幅に抑
え、かつ外部接続端子のピッチ間隔を細かくでき、超高
密度実装が可能となる。 【構成】半導体パッケージは、半導体素子をモールドレ
ジンで封止し、封止部であるモールドレジンの外側へ外
部接続端子１２を引き出したタイプである。このリード
フレームの外部接続端子１２には、０．５〜３．５ｍｍ
の間隔で切込み（ノッチ部）１４が設けられており、ノ
ッチ部１４を起点として外部リードを自由に曲げる事が
可能である。図では、第一外部接続端子と第二外部接続
端子がそれぞれ上下両方向にしかもＬ字形に曲げた形状
を示している。これにより、半導体装置実装用基板への
実装を簡易にすることができる。
外部接続端子部に切れ目（ノッチ）を設けることによ
り、パッケージの基板搭載時における厚みを大幅に抑
え、かつ外部接続端子のピッチ間隔を細かくでき、超高
密度実装が可能となる。 【構成】半導体パッケージは、半導体素子をモールドレ
ジンで封止し、封止部であるモールドレジンの外側へ外
部接続端子１２を引き出したタイプである。このリード
フレームの外部接続端子１２には、０．５〜３．５ｍｍ
の間隔で切込み（ノッチ部）１４が設けられており、ノ
ッチ部１４を起点として外部リードを自由に曲げる事が
可能である。図では、第一外部接続端子と第二外部接続
端子がそれぞれ上下両方向にしかもＬ字形に曲げた形状
を示している。これにより、半導体装置実装用基板への
実装を簡易にすることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びそれを用
いた実装構造及び実装方法に関するものであり、更に詳
しくは封止部から突出した外部接続端子に特徴を有する
半導体装置及びそれを用いた実装構造及び実装方法に関
するものである。
いた実装構造及び実装方法に関するものであり、更に詳
しくは封止部から突出した外部接続端子に特徴を有する
半導体装置及びそれを用いた実装構造及び実装方法に関
するものである。
【０００２】
【従来の技術】以下は半導体素子の封止を行う際に、封
止構造の一例としてレジンモールド型半導体装置を例に
あげ、説明することとする。
止構造の一例としてレジンモールド型半導体装置を例に
あげ、説明することとする。
【０００３】レジンモールド型半導体装置の組立には図
５に示す様な半導体装置用リードフレームが用いられ
る。
５に示す様な半導体装置用リードフレームが用いられ
る。
【０００４】図５（ａ）が平面図、図５（ｂ）が平面図
をＡ−Ａ断面で切断した断面図である。この半導体装置
用リードフレーム１は金属薄板をエッチングあるいはプ
レス加工による打ち抜きによって部分的に除去して形成
する。
をＡ−Ａ断面で切断した断面図である。この半導体装置
用リードフレーム１は金属薄板をエッチングあるいはプ
レス加工による打ち抜きによって部分的に除去して形成
する。
【０００５】構造的には半導体装置用リードフレーム１
は矩形枠からなるフレーム外枠２を有し、このフレーム
外枠２の略中央に半導体回路素子をとりつける矩形のダ
イパッド３を有している。さらにダイパッド３は、タブ
吊りリード４によってフレーム枠２に支持されている。
またフレーム外枠２の内側からは多数の細い内部リード
５が、前記ダイパッド３に向かって延在しており、各内
部リード５はレジンモールド時にレジン流出を防止する
ダムバー６で支持されている。このダムバー６は補強部
材ともなっている。
は矩形枠からなるフレーム外枠２を有し、このフレーム
外枠２の略中央に半導体回路素子をとりつける矩形のダ
イパッド３を有している。さらにダイパッド３は、タブ
吊りリード４によってフレーム枠２に支持されている。
またフレーム外枠２の内側からは多数の細い内部リード
５が、前記ダイパッド３に向かって延在しており、各内
部リード５はレジンモールド時にレジン流出を防止する
ダムバー６で支持されている。このダムバー６は補強部
材ともなっている。
【０００６】このような半導体装置用リードフレーム１
にあっては、ダイパッド３上に半導体回路素子７を固定
した後、半導体回路素子７の各電極１０と、これらの電
極に対応するリード５の内端とを金属細線８等の接続手
段にて接続し、その後、ダムバー６の近傍の内側のモー
ルド領域９をモールドレジンと呼ばれる樹脂でモールド
し、半導体装置のレジン部分で回路素子７，ワイヤ８，
内部リード５を被う。
にあっては、ダイパッド３上に半導体回路素子７を固定
した後、半導体回路素子７の各電極１０と、これらの電
極に対応するリード５の内端とを金属細線８等の接続手
段にて接続し、その後、ダムバー６の近傍の内側のモー
ルド領域９をモールドレジンと呼ばれる樹脂でモールド
し、半導体装置のレジン部分で回路素子７，ワイヤ８，
内部リード５を被う。
【０００７】次に前記半導体装置の実装方法及び実装す
る基板について説明する。
る基板について説明する。
【０００８】図６は従来の半導体装置用実装基板の説明
図である。図６（ａ）が平面図、図６（ｂ）が基板をＢ
−Ｂ断面で切断した断面図である。
図である。図６（ａ）が平面図、図６（ｂ）が基板をＢ
−Ｂ断面で切断した断面図である。
【０００９】まず、半導体装置用パッケージ２０を基板
３０上へ裁置する、この時外部接続端子１２をランド３
１へ合わせて裁置する。そして、半田を溶融させ外部接
続端子１２とランド３１とを電気的及び機械的に接続し
固定する。本説明図では基板の表裏両面に実装したタイ
プ（両面実装タイプ）の一例を示した。本図での半導体
装置は従来の半導体装置の一例として半導体装置のボデ
ィー部分からガルウイング形状の外部接続端子が四方向
に出ているＱＦＰ（クワッド・フラット・パッケージ）
タイプのものを図に示している。従来の半導体装置では
本図のように一つの半導体装置で外部接続端子が基板に
対して片側のみの接続が可能となっており、基板の表裏
両面に実装する際は２つ以上の半導体装置が必要であ
る。
３０上へ裁置する、この時外部接続端子１２をランド３
１へ合わせて裁置する。そして、半田を溶融させ外部接
続端子１２とランド３１とを電気的及び機械的に接続し
固定する。本説明図では基板の表裏両面に実装したタイ
プ（両面実装タイプ）の一例を示した。本図での半導体
装置は従来の半導体装置の一例として半導体装置のボデ
ィー部分からガルウイング形状の外部接続端子が四方向
に出ているＱＦＰ（クワッド・フラット・パッケージ）
タイプのものを図に示している。従来の半導体装置では
本図のように一つの半導体装置で外部接続端子が基板に
対して片側のみの接続が可能となっており、基板の表裏
両面に実装する際は２つ以上の半導体装置が必要であ
る。
【００１０】
【発明が解決しようとする課題】現在、上記のようなレ
ジンモールドされた半導体パッケージに於いては実際の
使用の際に基板の片面のみ使用して実装したり、あるい
は高集積化の狙いで基板の両方の面に半導体装置用パッ
ケージを両面実装したりしていた。しかしながらこれら
の方法であると実装された基板はパッケージを搭載する
事により厚みがパッケージの分だけ厚くなってしまう欠
点があった。また外部接続端子のピッチは半導体装置用
基板のランド３１もピッチによって規定されてしまい外
部接続端子数の高密度化が難しかった。
ジンモールドされた半導体パッケージに於いては実際の
使用の際に基板の片面のみ使用して実装したり、あるい
は高集積化の狙いで基板の両方の面に半導体装置用パッ
ケージを両面実装したりしていた。しかしながらこれら
の方法であると実装された基板はパッケージを搭載する
事により厚みがパッケージの分だけ厚くなってしまう欠
点があった。また外部接続端子のピッチは半導体装置用
基板のランド３１もピッチによって規定されてしまい外
部接続端子数の高密度化が難しかった。
【００１１】本発明ではパッケージ搭載時の厚みを大幅
に抑え、なおかつ超高密度実装を可能とする事を目的と
する。
に抑え、なおかつ超高密度実装を可能とする事を目的と
する。
【００１２】
【課題を解決するための手段】上記目的を達成すべく、
請求項１に記載の半導体装置は、封止部から突出した外
部接続端子を有する半導体装置であって、前記外部接続
端子は、該端子の端部が前記半導体装置の厚さ方向にお
いて第一の方向に配設してなる第一外部接続端子と、該
端子が前記第一の方向と逆方向に配設してなる第二外部
接続端子と、を有することを特徴とする。
請求項１に記載の半導体装置は、封止部から突出した外
部接続端子を有する半導体装置であって、前記外部接続
端子は、該端子の端部が前記半導体装置の厚さ方向にお
いて第一の方向に配設してなる第一外部接続端子と、該
端子が前記第一の方向と逆方向に配設してなる第二外部
接続端子と、を有することを特徴とする。
【００１３】そして請求項１において、前記外部接続端
子に、少なくとも二つのノッチ部を有することを特徴と
する。
子に、少なくとも二つのノッチ部を有することを特徴と
する。
【００１４】更に請求項２において、前記ノッチ部の少
なくとも一つは前記樹脂封止部より０．５〜３．０ｍｍ
の間に設けてなることを特徴とする。
なくとも一つは前記樹脂封止部より０．５〜３．０ｍｍ
の間に設けてなることを特徴とする。
【００１５】更に請求項１乃至３において、前記第一及
び第二外部接続端子が混在してなることを特徴とする。
び第二外部接続端子が混在してなることを特徴とする。
【００１６】また請求項１乃至３において、前記第一及
び第二外部接続端子が交互に配置されてなることを特徴
とする。
び第二外部接続端子が交互に配置されてなることを特徴
とする。
【００１７】また請求項１記載の半導体装置を用いた実
装構造において、半導体装置が配置されるべく開口部を
有し、第一面及び前記第一面の裏面となる第二面にラン
ドが配設された基板を用いて、前記開口部内に配置され
た前記半導体装置の第一及び第二外部接続端子が、前記
第一面のランドと前記第一外部接続端子及び前記第二面
のランドと前記第二外部接続端子にて各々接続されてな
ることを特徴とする。
装構造において、半導体装置が配置されるべく開口部を
有し、第一面及び前記第一面の裏面となる第二面にラン
ドが配設された基板を用いて、前記開口部内に配置され
た前記半導体装置の第一及び第二外部接続端子が、前記
第一面のランドと前記第一外部接続端子及び前記第二面
のランドと前記第二外部接続端子にて各々接続されてな
ることを特徴とする。
【００１８】また請求項１記載の半導体装置を用いた実
装方法において、請求項１記載の半導体装置を基板の開
口部内に配置する工程と、前記半導体装置の第一及び第
二外部接続端子を前記基板の所望のランドと対向するよ
うフォーミングする工程と、前記第一及び第二外部接続
端子と前記所望のランドとを接合する工程と、を含むこ
とを特徴とする。
装方法において、請求項１記載の半導体装置を基板の開
口部内に配置する工程と、前記半導体装置の第一及び第
二外部接続端子を前記基板の所望のランドと対向するよ
うフォーミングする工程と、前記第一及び第二外部接続
端子と前記所望のランドとを接合する工程と、を含むこ
とを特徴とする。
【００１９】以上を提供することにより、本課題を解決
する手段とする。
する手段とする。
【００２０】
【実施例】図１は本発明に係わる半導体装置の実施例を
説明するための説明図である。
説明するための説明図である。
【００２１】図１（ａ）は本発明の半導体装置の平面図
であり、図１（ｂ）はその半導体装置をＡ−Ａで切断し
たときの断面図であり、図１（ｃ）は図１（ａ）を横か
らみた側面図の拡大図である。本発明による半導体装置
（以下パッケージと称す）は半導体素子をモールドレジ
ンで封止し、更に封止部であるモールドレジンの外部へ
外部接続端子１２を引き出したタイプで、図１（ｂ）の
様に外部接続端子１２は第一曲げ部５０の部分を起点と
して、外部接続端子１２の端部がパッケージの厚さ方向
において第一の方向を向く第一外部接続端子と、その第
一の方向と逆の方向を向く第二外部接続端子が存在す
る。図１では、第一外部接続端子と第二外部接続端子が
それぞれ上下両方向に向き、しかもＬ字形に曲げた形状
である。本発明によるパッケージは半導体装置実装用基
板（以下基板と称す）への実装を簡易にするため外部接
続端子の略中央部である第二曲げ部に、エッチング又は
スタンピングにより、パッケージの根本より０．５〜
３．０ｍｍの間にノッチ部１４を設けてあり簡易な実装
を実現している。つまり、実装の際にはこのノッチ部１
４を起点として、外部リードを曲げる事により、パッケ
ージの実装を容易にする事が可能である。また第一曲げ
部にもノッチ部を設ければフォーミングがより簡易にな
る。
であり、図１（ｂ）はその半導体装置をＡ−Ａで切断し
たときの断面図であり、図１（ｃ）は図１（ａ）を横か
らみた側面図の拡大図である。本発明による半導体装置
（以下パッケージと称す）は半導体素子をモールドレジ
ンで封止し、更に封止部であるモールドレジンの外部へ
外部接続端子１２を引き出したタイプで、図１（ｂ）の
様に外部接続端子１２は第一曲げ部５０の部分を起点と
して、外部接続端子１２の端部がパッケージの厚さ方向
において第一の方向を向く第一外部接続端子と、その第
一の方向と逆の方向を向く第二外部接続端子が存在す
る。図１では、第一外部接続端子と第二外部接続端子が
それぞれ上下両方向に向き、しかもＬ字形に曲げた形状
である。本発明によるパッケージは半導体装置実装用基
板（以下基板と称す）への実装を簡易にするため外部接
続端子の略中央部である第二曲げ部に、エッチング又は
スタンピングにより、パッケージの根本より０．５〜
３．０ｍｍの間にノッチ部１４を設けてあり簡易な実装
を実現している。つまり、実装の際にはこのノッチ部１
４を起点として、外部リードを曲げる事により、パッケ
ージの実装を容易にする事が可能である。また第一曲げ
部にもノッチ部を設ければフォーミングがより簡易にな
る。
【００２２】図１（ｃ）では外部接続端子を上下方向に
交互に曲げたタイプを本発明の一例としてあげてある。
これらは別段、上下均等に外部リードを曲げる必要性は
なく、基板や、半導体素子の種類により、曲げ角度、曲
げ数、曲げたリードの上下への配分をかえる事も可能で
ある。このように本発明のパッケージは基板の表裏両方
向へ実装する為、基板の表裏それぞれの配線パターンに
応じて外部接続端子を振り分けて曲げる事ができる。そ
のため外部接続端子が基板を挟む構造となり、接合強度
が増し、信頼性の高い構造が提供できる。
交互に曲げたタイプを本発明の一例としてあげてある。
これらは別段、上下均等に外部リードを曲げる必要性は
なく、基板や、半導体素子の種類により、曲げ角度、曲
げ数、曲げたリードの上下への配分をかえる事も可能で
ある。このように本発明のパッケージは基板の表裏両方
向へ実装する為、基板の表裏それぞれの配線パターンに
応じて外部接続端子を振り分けて曲げる事ができる。そ
のため外部接続端子が基板を挟む構造となり、接合強度
が増し、信頼性の高い構造が提供できる。
【００２３】図２に本発明の半導体装置用リードフレー
ムの説明図をあげた。
ムの説明図をあげた。
【００２４】図２（ａ）は本発明による半導体装置用リ
ードフレームの平面図であり、図２（ｂ）はそれをＡ−
Ａで切断したときの断面図である。この半導体装置用リ
ードフレーム１は金属薄板をエッチングあるいはプレス
加工による打ち抜きによって部分的に除去して形成す
る。構造的には半導体装置用リードフレーム１は矩形枠
からなるフレーム外枠２を有し、このフレーム外枠２の
略中央に半導体回路素子をとりつける矩形のダイパッド
３を有している。さらにダイパッド３は、タイバー４に
よってフレーム枠２に支持されている。またフレーム外
枠２の内側からは多数の細い内部リード５が、前記ダイ
パッド３に向かって延在しており、各内部リード５はレ
ジンモールド時にレジン流出を防止するダムバー６で支
持されている。このダムバー６は補強部材ともなってい
る。そして略中央に位置しているダイパッド３上に半導
体素子７を載置し、その後インナーリード５と半導体素
子の電極１５と金属細線８で電気的に接続される。外部
接続端子１２にはノッチ部１４が設けられており、その
位置はモールドライン９から外側（外部接続端子側）へ
０．５〜３．５ｍｍの間に、適当に設けられている。こ
れらのノッチ部を設ける位置、あるいは深さは、実装す
る基板の厚みや、基板上の配線の位置により適当に決め
る事ができる。
ードフレームの平面図であり、図２（ｂ）はそれをＡ−
Ａで切断したときの断面図である。この半導体装置用リ
ードフレーム１は金属薄板をエッチングあるいはプレス
加工による打ち抜きによって部分的に除去して形成す
る。構造的には半導体装置用リードフレーム１は矩形枠
からなるフレーム外枠２を有し、このフレーム外枠２の
略中央に半導体回路素子をとりつける矩形のダイパッド
３を有している。さらにダイパッド３は、タイバー４に
よってフレーム枠２に支持されている。またフレーム外
枠２の内側からは多数の細い内部リード５が、前記ダイ
パッド３に向かって延在しており、各内部リード５はレ
ジンモールド時にレジン流出を防止するダムバー６で支
持されている。このダムバー６は補強部材ともなってい
る。そして略中央に位置しているダイパッド３上に半導
体素子７を載置し、その後インナーリード５と半導体素
子の電極１５と金属細線８で電気的に接続される。外部
接続端子１２にはノッチ部１４が設けられており、その
位置はモールドライン９から外側（外部接続端子側）へ
０．５〜３．５ｍｍの間に、適当に設けられている。こ
れらのノッチ部を設ける位置、あるいは深さは、実装す
る基板の厚みや、基板上の配線の位置により適当に決め
る事ができる。
【００２５】図３に本発明による実装基板を説明するた
めの説明図をあげた。図３（ａ）が平面図、図３（ｂ）
が平面図をＢ−Ｂで切断した時の断面図である。本発明
では半導体装置用基板３０に、ガラスエポキシ材を使用
した。当然の事ながら、これらはガラスエポキシ以外で
も、セラミック基板やシリコン基板でも代用できる。そ
して、その半導体装置用基板の略中央には、半導体装置
載置用の載置穴２８が設けられており、その載置穴２８
を中心として、半導体装置の外部リードを半導体装置用
基板上の配線へ接続するための、ランド３１を適宜必要
に応じて配置してある。本発明では、この、ランドには
材質として金を使用した。裁置穴２８の大きさ及びラン
ドの間隔や、配線パターンはそれを搭載するパッケージ
の大きさや種類によって適宜必要に応じて決められる。
また、配線パターンや、ランドは、別段、基板の表裏
共、配線が一緒である必要性もなく、実装基板、半導体
素子の種類や目的に応じて、適当な配線を、基板の表裏
に自由に設ける事ができる。また、半導体装置用基板の
材質、あるいは、ランドの材質は、半導体装置用基板の
種類や、半導体装置の種類によって、適当に決める事が
できる。
めの説明図をあげた。図３（ａ）が平面図、図３（ｂ）
が平面図をＢ−Ｂで切断した時の断面図である。本発明
では半導体装置用基板３０に、ガラスエポキシ材を使用
した。当然の事ながら、これらはガラスエポキシ以外で
も、セラミック基板やシリコン基板でも代用できる。そ
して、その半導体装置用基板の略中央には、半導体装置
載置用の載置穴２８が設けられており、その載置穴２８
を中心として、半導体装置の外部リードを半導体装置用
基板上の配線へ接続するための、ランド３１を適宜必要
に応じて配置してある。本発明では、この、ランドには
材質として金を使用した。裁置穴２８の大きさ及びラン
ドの間隔や、配線パターンはそれを搭載するパッケージ
の大きさや種類によって適宜必要に応じて決められる。
また、配線パターンや、ランドは、別段、基板の表裏
共、配線が一緒である必要性もなく、実装基板、半導体
素子の種類や目的に応じて、適当な配線を、基板の表裏
に自由に設ける事ができる。また、半導体装置用基板の
材質、あるいは、ランドの材質は、半導体装置用基板の
種類や、半導体装置の種類によって、適当に決める事が
できる。
【００２６】次に本発明による半導体装置の実装基板及
び基板への実装方法について説明する。
び基板への実装方法について説明する。
【００２７】図４は本発明の実装方法を説明するための
説明図である。図４（ａ）は平面図、図４（ｂ）は平面
図をＡ−Ａ断面で切断した断面図である。本発明による
基板には略中央に半導体装置を裁置する半導体装置用裁
置穴２８がありその周辺に半導体装置の外部接続端子を
接続するためのランド３１がある、ランド３１は基板の
表裏両方にあり、その間隔や裁置位置は半導体装置の種
類や大きさによって適宜必要に応じて決められる。そし
て半導体装置の実装は、本発明による半導体装置を、基
板の半導体装置裁置穴２８に挿入し、そしてノッチ部１
４を起点としてランド３１側に折り曲げランド３１と外
部接続端子１２とを接触させ、その後、その接点を半田
等によって接続固定する。これらを表裏両方について行
い実装を終える。実装後の図が図４となる。本発明で
は、半導体装置と半導体装置用基板の接続方法を、半田
で行ったが、導電性の接着剤等で接続する事も可能であ
る。
説明図である。図４（ａ）は平面図、図４（ｂ）は平面
図をＡ−Ａ断面で切断した断面図である。本発明による
基板には略中央に半導体装置を裁置する半導体装置用裁
置穴２８がありその周辺に半導体装置の外部接続端子を
接続するためのランド３１がある、ランド３１は基板の
表裏両方にあり、その間隔や裁置位置は半導体装置の種
類や大きさによって適宜必要に応じて決められる。そし
て半導体装置の実装は、本発明による半導体装置を、基
板の半導体装置裁置穴２８に挿入し、そしてノッチ部１
４を起点としてランド３１側に折り曲げランド３１と外
部接続端子１２とを接触させ、その後、その接点を半田
等によって接続固定する。これらを表裏両方について行
い実装を終える。実装後の図が図４となる。本発明で
は、半導体装置と半導体装置用基板の接続方法を、半田
で行ったが、導電性の接着剤等で接続する事も可能であ
る。
【００２８】本明細書では、ノッチ部１４を起点とし
て、外部リードを曲げる方法を説明したが、ノッチ部１
４を設けずとも、外部リードを曲げ、そして実装する事
も可能である。また、外部リードを基板の上下両方に実
装する必要もなく、外部リードを基板の上側一方、ある
いは、下側一方へのみ曲げる事も可能である。
て、外部リードを曲げる方法を説明したが、ノッチ部１
４を設けずとも、外部リードを曲げ、そして実装する事
も可能である。また、外部リードを基板の上下両方に実
装する必要もなく、外部リードを基板の上側一方、ある
いは、下側一方へのみ曲げる事も可能である。
【００２９】なお、封止構造の一例としてレジンモール
ド型半導体装置を例にあげ説明したが、封止部から外部
接続端子が突出した構造の半導体装置であれば、封止構
造はいかなる構造を採っていても良いことはいうまでも
ない。
ド型半導体装置を例にあげ説明したが、封止部から外部
接続端子が突出した構造の半導体装置であれば、封止構
造はいかなる構造を採っていても良いことはいうまでも
ない。
【００３０】
【発明の効果】以上の説明から、本発明による半導体装
置、実装基板の使用により以下のような効果が得られ
る。
置、実装基板の使用により以下のような効果が得られ
る。
【００３１】（１）半導体装置の実装高さが低くなり高
密度実装が可能となる。
密度実装が可能となる。
【００３２】（２）半導体装置の外部接続端子のピッチ
を細かくする事が出来、高密度実装が可能となった。
を細かくする事が出来、高密度実装が可能となった。
【図１】本発明に係わる半導体装置の実施例を説明する
為の説明図である。
為の説明図である。
【図２】本発明に係わる半導体装置用リードフレームの
説明図である。
説明図である。
【図３】本発明に係わる半導体装置用の基板の説明図で
ある。
ある。
【図４】本発明に係わる半導体装置を実装した基板の説
明図である。
明図である。
【図５】従来の半導体装置用リードフレームの説明図で
ある。
ある。
【図６】従来の実装方法の説明図である。
１ リードフレーム ２ フレーム外枠 ３ ダイパッド ４ タブ吊りリード ５ 内部リード ６ ダムバー ７ 半導体素子 ８ 金属細線 ９ モールドライン １０ ボンディングパッド １１ フレームゲート １２ 外部接続端子 １４ ノッチ部 ２０ 半導体装置 ２８ 半導体装置載置穴 ３０ 半導体装置用基板 ３１ ランド ５０ 第一曲げ部
Claims (7)
- 【請求項１】 封止部から突出した外部接続端子を有す
る半導体装置であって、 前記外部接続端子は、該端子の端部が前記半導体装置の
厚さ方向において第一の方向に配設してなる第一外部接
続端子と、該端子が前記第一の方向と逆方向に配設して
なる第二外部接続端子と、を有することを特徴とする半
導体装置。 - 【請求項２】 前記外部接続端子に、少なくとも二つの
ノッチ部を有することを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記ノッチ部の少なくとも一つは前記樹
脂封止部より０．５〜３．０ｍｍの間に設けてなること
を特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記第一及び第二外部接続端子が混在し
てなることを特徴とする請求項１乃至３のいずれかに記
載の半導体装置。 - 【請求項５】 前記第一及び第二外部接続端子が交互に
配置されてなることを特徴とする請求項１乃至３のいず
れかに記載の半導体装置。 - 【請求項６】 半導体装置が配置されるべく開口部を有
し、第一面及び前記第一面の裏面となる第二面にランド
が配設された基板を用いて、前記開口部内に配置された
前記半導体装置の第一及び第二外部接続端子が、前記第
一面のランドと前記第一外部接続端子及び前記第二面の
ランドと前記第二外部接続端子にて各々接続されてなる
ことを特徴とする請求項１記載の半導体装置を用いた実
装構造。 - 【請求項７】 請求項１記載の半導体装置を基板の開口
部内に配置する工程と、前記半導体装置の第一及び第二
外部接続端子を前記基板の所望のランドと対向するよう
フォーミングする工程と、 前記第一及び第二外部接続端子と前記所望のランドとを
接合する工程と、を含むことを特徴とする請求項１記載
の半導体装置を用いた実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7069689A JPH08264705A (ja) | 1995-03-28 | 1995-03-28 | 半導体装置及びそれを用いた実装構造及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7069689A JPH08264705A (ja) | 1995-03-28 | 1995-03-28 | 半導体装置及びそれを用いた実装構造及び実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264705A true JPH08264705A (ja) | 1996-10-11 |
Family
ID=13410098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7069689A Pending JPH08264705A (ja) | 1995-03-28 | 1995-03-28 | 半導体装置及びそれを用いた実装構造及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264705A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249870A (ja) * | 2010-05-21 | 2011-12-08 | Olympus Corp | 撮像装置 |
| JP2020202317A (ja) * | 2019-06-11 | 2020-12-17 | 株式会社デンソー | 半導体パッケージおよびこれを用いた半導体装置 |
-
1995
- 1995-03-28 JP JP7069689A patent/JPH08264705A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249870A (ja) * | 2010-05-21 | 2011-12-08 | Olympus Corp | 撮像装置 |
| JP2020202317A (ja) * | 2019-06-11 | 2020-12-17 | 株式会社デンソー | 半導体パッケージおよびこれを用いた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875139B2 (ja) | 半導体装置の製造方法 | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| US4987475A (en) | Alignment of leads for ceramic integrated circuit packages | |
| US6444905B1 (en) | Semiconductor device | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| EP0880177A2 (en) | Semiconductor device having lead terminals bent in J-shape | |
| JP4095827B2 (ja) | 半導体装置 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP3866127B2 (ja) | 半導体装置 | |
| US20020022304A1 (en) | Semiconductor device, method for fabricating the same, circuit board and electronic device | |
| EP0210371A1 (en) | Semiconductor device having a plurality of leads | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH08264705A (ja) | 半導体装置及びそれを用いた実装構造及び実装方法 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JP2528192B2 (ja) | 半導体装置 | |
| JP2912767B2 (ja) | 電子部品のパッケージ構造及びその製造方法 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH0750380A (ja) | 半導体装置 | |
| KR100294912B1 (ko) | 유에프피엘패키지및그제조방법 | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JPH01119045A (ja) | リードフレーム | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 |