[go: up one dir, main page]

JP2528192B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2528192B2
JP2528192B2 JP2005153A JP515390A JP2528192B2 JP 2528192 B2 JP2528192 B2 JP 2528192B2 JP 2005153 A JP2005153 A JP 2005153A JP 515390 A JP515390 A JP 515390A JP 2528192 B2 JP2528192 B2 JP 2528192B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
resin
leads
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005153A
Other languages
English (en)
Other versions
JPH03209861A (ja
Inventor
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2005153A priority Critical patent/JP2528192B2/ja
Publication of JPH03209861A publication Critical patent/JPH03209861A/ja
Application granted granted Critical
Publication of JP2528192B2 publication Critical patent/JP2528192B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレームに素子を搭載して樹脂封止
した半導体装置に関する。
〔従来の技術〕
半導体装置に用いられるリードフレームは、薄肉の金
属板をエッチングまたはプレス加工によって成形され
る。そして、素子の搭載及びワイヤボンディング工程を
経て、樹脂によって封止された製品となる。第4図に従
来の半導体装置の典型的な例を概略縦断面図を示す。
図において、リードフレームは半導体素子の搭載ステ
ージ1,その回りを取り囲んで放射状に配列した多数のイ
ンナーリード2及びこれらのインナーリード2を外部に
向けて延長させたアウターリード3を主な要素として形
成されている。インナーリード2の上面には、搭載ステ
ージ1に対向する先端部のそれぞれの間隔を維持するた
めに、絶縁性の樹脂テープ4が貼り着けられ、更に先端
上面には貴金属のメッキ層5が施されている。一方、搭
載ステージ1の上には半導体素子6がボンディングによ
って固定されている。そして、この半導体素子6とイン
ナーリード2のメッキ層5との間にワイヤ7をボンディ
ングして電気導通回路が形成される。更に、アウターリ
ード3を除く全体を樹脂パッケージ8によって樹脂封止
され、これによって製品が完成する。
このような半導体装置においては、アウターリード3
に必要な機械的な強度を維持するため、素材として板厚
が0.25mm程度のFe-Ni系,Cu-Fe系等の金属薄板が利用さ
れる。このため、インナーリード2や搭載ステージ1の
肉厚もこの素材厚と同じ0.25mm程度のものとなってい
る。
〔発明が解決しようとする課題〕
ところが、半導体素子6の集積度が高まると共に機能
の多様化によって、リードピンの数が100〜200と増加の
傾向にある。このため、インナーリード2の先端の幅は
間隔ピッチも0.1〜0.135mm程度の微小なものとなり、イ
ンナーリード2自身が変形しやすいし干渉し合うことに
なる。したがって、隣接リードとの距離も微小なため、
このような変形を抑えることが極めて重要な課題となっ
てきた。
たとえば、0.25mmの板厚の素材をプレスで打抜き加工
するとき、インナーリード2のリード間隔Dと板厚Tと
の間にD≧Tの関係を持たせることが好ましいことが知
られている。そして、板厚Tが0.25mmの場合、リード間
隔は0.25mm程度が加工精度の面からもまた経済的な面か
らもプレス加工の一般的な限界とされている。一方、エ
ッチングによる場合では、等方性エッチングの傾向があ
るので素材面に垂直方向にエッチングが進むと同時に横
方向にもこのエッチングが進行し、その結果アンダーカ
ットの現象が発生する。この現象は加工深さと共に増大
し、腐食係数をF,深さをD,開孔幅をw及び加工幅をWと
したとき、これらの間にはW−w=2D/Fの関係を満たす
ことが好ましいことも既に知られている。
このような条件の中で、近来では、インナーリード2
の微細な先端パターンが必要な半導体装置用のリードフ
レームを形成する素材として、0.1〜0.15mm程度の板厚
としたものを利用したり、またはTAB方式のものが採用
されている。
しかしながら、前者の板厚の素材では、インナーリー
ド2及びアウターリード3やその外郭を形成する枠部の
機械的な強度が小さくなる。このため、各工程時の位置
決めの際に利用する枠部に設けた基準ピッチ孔に位置決
めピンが嵌まり込むので、変形を生じやすいほか、素材
自体が曲がりやすいので各工程でのハンドリングも複雑
になる。また、後者のTAB方式の場合でも、全般的な工
程が複雑になるため製造装置の設備に費用がかかり過ぎ
るほか、歩留まりの低下の問題も大きい。
そこで、本発明は、各工程への素材搬送や位置決めの
際の変形を生じやすい部分の機械的な強度を一方では保
持し、且つ他方では微細なパターンのインナーリードの
成形が良好に行えるようにすることを目的とする。
〔課題を解決するための手段〕
本発明は、インナーリード及びアウターリード等のパ
ターンをエッチング又はプレス加工等によって形成した
リードフレームと、前記インナーリードに電気的に接続
される半導体素子と、該半導体素子を含み且つ前記アウ
ターリードを外部に突き出して樹脂封止した半導体装置
であって、前記インナリードの先端の上面側の肉を盗ん
だ形状であって前記リードフレームの素材よりも薄肉と
すると共に、該薄肉部分よりも外側のインナリードまで
を樹脂封止領域とし、前記薄肉とした部分の上面を突っ
切って前記半導体素子を包囲する樹脂テープまたは熱硬
化樹脂の層を利用した絶縁材によって前記インナリード
のそれぞれを連結したことを特徴とする。
〔作用〕
樹脂封止領域の範囲にあるインナリードの先端部分の
上面は、アウターリードや半導体素子の搭載ステージ及
びリードフレームの素材の搬送枠部分等より板厚が薄い
ので、インナーリード先端は微細なパターンを高い精度
で成形できる。また、アウターリード等は従来通りの素
材厚のままなので、リードフレームの機械的強度が低下
しない製品が製作される。そして、絶縁性樹脂テープ又
は熱硬化樹脂の層によって薄肉のインナーリードを連結
固定すれば、インナーリードの先端部分が薄肉であって
もこれを安定させることができ、半導体素子との間のワ
イヤボンディング等も正確に行われる。
〔実施例〕
第1図は本発明の一実施例を示すクワッド・フラット
型(QFP)樹脂封止パッケージを備えた半導体装置の要
部縦断面図、第2図は平面図である。
第2図において、リードフレームのパターンは金属薄
板の素材20を条材としてラインに流してエッチング加工
によって形成される。素材20の板厚は従来のものと同様
にたとえば0.25mm程度のものであり、両端部には各工程
での位置決めに利用される基準ピン孔21が開けられてい
る。
リードフレームのパターンは、第4図の従来例と同様
に、半導体素子6の搭載ステージ1,インナーリード2及
びアウターリード3を備えたものである。アウターリー
ド3はダムバー9によって連結され、また搭載ステージ
1はサポートバー10によって支持されている。
インナーリード2の先端部は、第1図から明らかなよ
うにその上面側の肉を盗んだ形状とした薄肉部2aとして
肉厚が薄く形成されている。この薄肉部2aはリードフレ
ームのパターンのエッチング加工の際に形成され、その
肉厚は素材20の厚さ0.25mmのほぼ半分の0.125mm程度で
ある。すなわち、リードフレームのパターンはインナー
リード2の先端部のみを薄肉部2aとし、その他の搭載ス
テージ1やアウターリード3等は素材20の厚さのままの
肉厚を持っている。そして、この薄肉部2aを形成する範
囲は、第2図において一点鎖線Aで示す樹脂パッケージ
8による樹脂封止領域に含まれる部分であり、たとえば
同図中の二点鎖線Bで囲んだ領域である。
また、薄肉部2aの上面には樹脂テープ4が貼り着けら
れると共に先端上面にはメッキ層5が設けられる。樹脂
テープ4は、第2図のように多数のインナーリード2の
薄肉部2aを互いに連結し合うように搭載ステージ1の回
りを囲んで貼り着けられている。この樹脂テープ4によ
って、インナーリード2の先端部を薄肉部2aとしていて
も、互いの姿勢を拘束し合って捩じれや曲がり等の発生
を抑えることができる。したがって、インナーリード2
の機械的強度は、その先端が薄肉であっても適正な値に
保たれることになる。また、メッキ層5は、ワイヤリン
グエリアのみに施され、半導体素子6を搭載ステージ1
に固定した後、この半導体素子6との間にワイヤ7がボ
ンディングされて電気的な接続が行われる。
なお、メッキ層5にはたとえばAu,Ag,Pd等が利用され
る。また、樹脂テープ4に代えて熱硬化性の樹脂層を利
用することもでき、この場合は加熱ヒータを備えた専用
の型装置を利用して各薄肉部2aを連結すればよい。
ワイヤ7のボンディングの後は、樹脂パッケージ8に
よって第2図の一点鎖線Aの領域を樹脂封止する。そし
て、後続の工程に送り込み、ダムバー9及びサポートバ
ー10等の不要部分を除去し、更にアウターリード3を所
定形状に曲げ加工することによって第1図の縦断面構造
を持つ半導体装置が得られる。
以上の構成において、インナーリード2の先端部を薄
肉部2aとしているので、リード数が多い場合でもその先
端部の加工精度を高く維持できる。すなわち、従来のよ
うに素材の厚さを同じとしたものをエッチングやプレス
打ち抜き等によって加工する場合に比べると、薄肉であ
れば微細なパターンも得やすいので、加工精度が高くな
る。したがって、半導体素子6との間のワイヤ7のワイ
ヤボンディング精度も向上し、製品の歩留まりも良くな
る。特に、薄肉部2aの上面に樹脂テープ4を貼り着けて
各薄肉部2aの位置が互いにずれないようにしているの
で、インナーリード2の先端部の姿勢等も適正に保た
れ、薄肉としたことによる障害は全くない。
一方、機械的な強度面から見ると、素材20は従来と同
じ肉厚のものを用いているので、エッチングやプレス加
工の際のハンドリングも従来通りでよく、新たな製造設
備を必要としない。特に、素材20が適正な肉厚を持って
いることから各工程での位置決めに利用する基準ピン孔
21の位置ずれや変形等もなく、各工程での位置決めが正
確に行われる。また、樹脂パッケージ8は薄肉部2aより
も外側の範囲までを樹脂封止しているので、薄肉部2aは
外力を直接受けることがなく、損傷を負うこともない。
なお、以上の例では、エッチング加工によってリード
フレームのパターンを形成しこのときに同時に薄肉部2a
をインナーリード2の先端に形成するようにしている
が、薄肉部2aをハーフエッチングで形成した後にプレス
加工によってリードフレームを加工するようにしてもよ
い。
第3図は他の実施例を示す半導体装置の要部の縦断面
図である。
第3図(a)はリードフレームのパターンに搭載ステ
ージ1を形成しないものとし、半導体素子6をダイレク
トボンディング式でインナーリード2に接続したもので
ある。半導体素子6の下面はインナーリード2の先端の
薄肉部2aの上面のメッキ層5に直接固定され、従来のダ
イレクトボンディング式によって電気的な接続が行われ
る。
また、第3図(b)は同様に搭載ステージ1を形成し
ないで各インナーリード2の先端部下面を1枚の保持テ
ープ11で一体化し、この保持テープ11の上に半導体素子
6を固定し、更にワイヤ7によってボンディングしたも
のである。
これらの例でも、インナーリード2の先端部には薄肉
部2aが設けられ、その上面に樹脂テープ4を貼り着け、
更に先端部上面にメッキ層5を施している点は前記の例
と変わりはない。また、薄肉部2aを含めてその外側のイ
ンナーリード2までを樹脂パッケージ8によって樹脂封
止していることも同様である。そして、インナーリード
2の先端の加工精度の向上及び機械的な強度の維持につ
いても、前記の例と全く同様な作用効果が達成されるこ
とは無論である。
なお、図示した半導体装置の例のほか、デュアル・イ
ン・ラインパッケージやシングル・イン・ラインパッケ
ージ及びセラミックパッケージにも本発明が適用でき
る。
〔発明の効果〕
以上のように、本発明では、インナーリードの先端部
のみを薄肉としてこの部分を含む外側のインナーリード
までを樹脂封止している。このためリードフレームの素
材の厚さのままでインナーリードの先端を加工する場合
に比べると、微細なパターンが高い精度で加工でき、リ
ード数が多い仕様製品の製造も簡単になる。また、イン
ナーリードの加工精度の向上によって、半導体素子との
ワイヤボンディング精度も高くなり、特に薄肉部に貼り
着けた樹脂テープによってインナーリードを互いに拘束
することによって、インナリードの先端が薄肉であって
もインナリードの位置が互いにずれないようにすること
ができ、更に一層加工精度が向上する。したがって、イ
ンナーリードの先端部分が安定してワイヤボンディング
の歩留まりが大幅に向上する。更に、アウターリードや
他の枠材等の肉厚は従来品と同様なので、ハンドリング
も容易でありアウターリード等が無用な変形をすること
がなく、品質及び信頼性の面で優れた半導体装置が得ら
れる。
【図面の簡単な説明】
第1図は本発明の半導体装置の要部の概略縦断面図、第
2図はリードフレームのパターンを示す概略平面図、第
3図(a)及び(b)はそれぞれ別の実施例を示す要部
の概略縦断面図、第4図は従来例の断面図である。 1:搭載ステージ 2:インナーリード、2a:薄肉部 3:アウターリード、4:樹脂テープ 5:メッキ層、6:半導体素子 7:ワイヤ、8:樹脂パッケージ 9:ダムバー、10:サポートバー 11:保持テープ 20:素材、21:基準ピン孔

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】インナリード及びアウタリード等のパター
    ンをエッチング又はプレス加工等によって形成したリー
    ドフレームと、前記インナリードに電気的に接続される
    半導体素子と、該半導体素子を含み且つ前記アウタリー
    ドを外部に突き出して樹脂封止した半導体装置であっ
    て、前記インナリードの先端の上面側の肉を盗んだ形状
    であって前記リードフレームの素材よりも薄肉とすると
    共に、該薄肉部分よりも外側のインナリードまでを樹脂
    封止領域とし、前記薄肉とした部分の上面を突っ切って
    前記半導体素子を包囲する樹脂テープまたは熱硬化樹脂
    の層を利用した絶縁材によって前記インナリードのそれ
    ぞれを連結したことを特徴とする半導体装置。
JP2005153A 1990-01-12 1990-01-12 半導体装置 Expired - Lifetime JP2528192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005153A JP2528192B2 (ja) 1990-01-12 1990-01-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005153A JP2528192B2 (ja) 1990-01-12 1990-01-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH03209861A JPH03209861A (ja) 1991-09-12
JP2528192B2 true JP2528192B2 (ja) 1996-08-28

Family

ID=11603325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005153A Expired - Lifetime JP2528192B2 (ja) 1990-01-12 1990-01-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2528192B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JP4514709B2 (ja) 2003-03-11 2010-07-28 古河電気工業株式会社 プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール
JP7181680B2 (ja) * 2017-08-21 2022-12-01 セイコーインスツル株式会社 半導体リードフレーム、半導体リードフレームの製造方法、及び半導体リードフレーム製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241953A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
JPS63160262A (ja) * 1986-12-24 1988-07-04 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JPH01248655A (ja) * 1988-03-30 1989-10-04 Nec Corp 半導体装置用リードフレームの製造方法

Also Published As

Publication number Publication date
JPH03209861A (ja) 1991-09-12

Similar Documents

Publication Publication Date Title
US5444301A (en) Semiconductor package and method for manufacturing the same
US4994411A (en) Process of producing semiconductor device
US7019388B2 (en) Semiconductor device
US6084292A (en) Lead frame and semiconductor device using the lead frame
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
WO2001003186A9 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JPH02502323A (ja) 集積回路用支持組立体
JPH05144992A (ja) 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
CN105261605A (zh) 引线框架、半导体装置以及引线框架的制造方法
US20020117740A1 (en) Lead frame for plastic molded type semiconductor package
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
JP2528192B2 (ja) 半導体装置
JPH0666354B2 (ja) 半導体装置
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP2678696B2 (ja) 半導体装置の製造方法
JP2707153B2 (ja) リードフレームの製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JPH0738036A (ja) 半導体装置の製造方法
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH06326227A (ja) 多層リードフレームの製造方法及び構造
JP2727251B2 (ja) リードフレームおよびその製造方法
JPH0821657B2 (ja) リードフレームの製造方法
JP2564595B2 (ja) 半導体装置の製造方法
JPS5812452Y2 (ja) 半導体装置
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14