[go: up one dir, main page]

JPH08250463A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH08250463A
JPH08250463A JP7463495A JP7463495A JPH08250463A JP H08250463 A JPH08250463 A JP H08250463A JP 7463495 A JP7463495 A JP 7463495A JP 7463495 A JP7463495 A JP 7463495A JP H08250463 A JPH08250463 A JP H08250463A
Authority
JP
Japan
Prior art keywords
oxide film
silicon substrate
layer
sacrificial oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7463495A
Other languages
Japanese (ja)
Inventor
Terutoshi Togami
照敏 戸上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP7463495A priority Critical patent/JPH08250463A/en
Publication of JPH08250463A publication Critical patent/JPH08250463A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】CF4 プラズマエッチングによってシリコン基
板表面に形成されるダメージ層を犠牲酸化で除去する
際、犠牲酸化膜の除去によって形成されるシリコン基板
表面の段差を軽減する。 【構成】CF4 プラズマエッチングによってダメージを
受けたシリコン基板1の表面に熱酸化法によって50Å
以上100Å未満の膜厚の犠牲酸化膜6を形成し、その
犠牲酸化膜6をウェットエッチングにより除去する。 【効果】シリコン基板1に形成されたダメージ層を充分
に除去できるとともに、犠牲酸化膜6の除去によるシリ
コン基板1表面の段差が軽減されて絶縁耐圧の劣化を低
減することができる。
(57) [Summary] [Object] To reduce a step on the surface of a silicon substrate formed by removing a sacrificial oxide film when removing a damaged layer formed on the surface of a silicon substrate by CF 4 plasma etching by sacrificial oxidation. [Structure] The surface of the silicon substrate 1 damaged by CF 4 plasma etching is heated to 50 Å by a thermal oxidation method.
The sacrificial oxide film 6 having a thickness of less than 100 Å is formed, and the sacrificial oxide film 6 is removed by wet etching. [Effect] The damaged layer formed on the silicon substrate 1 can be sufficiently removed, and the step difference on the surface of the silicon substrate 1 due to the removal of the sacrificial oxide film 6 can be reduced to reduce the deterioration of the dielectric strength voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、シリコン基板表面のダメージ層を除去する
技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a technique for removing a damaged layer on the surface of a silicon substrate.

【0002】[0002]

【従来の技術】従来の半導体装置の製造方法を図4及び
図5を参照して説明する。
2. Description of the Related Art A conventional method of manufacturing a semiconductor device will be described with reference to FIGS.

【0003】まず、図4(a)に示すように、シリコン
基板31上に、熱酸化法によるシリコン酸化膜32、C
VD法による多結晶シリコン膜33及びCVD法による
シリコン酸化膜34を順次形成する。この後、シリコン
酸化膜34の上にフォトレジスト(不図示)を形成し、
そのフォトレジストをパターニングする。そして、その
フォトレジストのパターンをマスクとして、シリコン酸
化膜34、多結晶シリコン膜33及びシリコン酸化膜3
2を順次異方性エッチングし、シリコン基板31上に、
シリコン酸化膜32からなるゲート酸化膜32、多結晶
シリコン膜33からなるゲート電極33及びシリコン酸
化膜34からなるキャップ酸化膜34を夫々形成する。
しかる後、CVD法によって全面にシリコン酸化膜35
を堆積する。
First, as shown in FIG. 4A, a silicon oxide film 32, C is formed on a silicon substrate 31 by a thermal oxidation method.
A polycrystalline silicon film 33 by the VD method and a silicon oxide film 34 by the CVD method are sequentially formed. After that, a photoresist (not shown) is formed on the silicon oxide film 34,
The photoresist is patterned. Then, using the photoresist pattern as a mask, the silicon oxide film 34, the polycrystalline silicon film 33, and the silicon oxide film 3 are formed.
2 is sequentially anisotropically etched, and on the silicon substrate 31,
A gate oxide film 32 made of a silicon oxide film 32, a gate electrode 33 made of a polycrystalline silicon film 33, and a cap oxide film 34 made of a silicon oxide film 34 are formed respectively.
Then, the silicon oxide film 35 is formed on the entire surface by the CVD method.
Is deposited.

【0004】次に、図4(b)に示すように、CF4
スを使用したプラズマエッチングによって、シリコン酸
化膜35をゲート電極33の側壁にのみ残存させる。
Next, as shown in FIG. 4B, the silicon oxide film 35 is left only on the side wall of the gate electrode 33 by plasma etching using CF 4 gas.

【0005】この時、露出したシリコン基板31の表面
もエッチングされ、例えば、図5に拡大して示すよう
に、シリコン基板31がプラズマエッチングされると、
シリコン基板31の表面に、Cx y (x、yは実数)
を含有する吸着層311、この吸着層311の下にSi
C層312とダメージ層313が夫々形成される。これ
らの吸着層311、SiC層312及びダメージ層31
3は、異常酸化の発生や絶縁耐圧等の電気特性劣化の原
因となる。
At this time, the exposed surface of the silicon substrate 31 is also etched. For example, as shown in the enlarged view of FIG. 5, when the silicon substrate 31 is plasma-etched,
C x F y (x and y are real numbers) on the surface of the silicon substrate 31.
Adsorption layer 311 containing Si, and Si under the adsorption layer 311
The C layer 312 and the damage layer 313 are formed respectively. These adsorption layer 311, SiC layer 312, and damage layer 31
3 causes abnormal oxidation and deterioration of electrical characteristics such as withstand voltage.

【0006】そこで、次に、図4(c)に示すように、
シリコン基板31の全面に膜厚tが100Å以上の犠牲
酸化膜36を形成する。
Then, next, as shown in FIG.
A sacrificial oxide film 36 having a film thickness t of 100 Å or more is formed on the entire surface of the silicon substrate 31.

【0007】そして、図4(d)に示すように、その犠
牲酸化膜36をウェットエッチングにより除去する。
Then, as shown in FIG. 4D, the sacrificial oxide film 36 is removed by wet etching.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述の
ように、シリコン基板31に形成された吸着層311、
SiC層312及びダメージ層313を除去するために
厚さ100Å以上の犠牲酸化膜36を形成すると、その
犠牲酸化膜36を除去した跡に、図4(d)に示すよう
に、ゲート酸化膜32及び側壁酸化膜35の下の領域Y
とそれ以外の領域Xとで、シリコン基板31に大きな段
差Zができるため、絶縁耐圧が劣化し、ひいては製品の
歩留りが低下するという問題があった。
However, as described above, the adsorption layer 311 formed on the silicon substrate 31,
When the sacrificial oxide film 36 having a thickness of 100 Å or more is formed in order to remove the SiC layer 312 and the damaged layer 313, the gate oxide film 32 is removed after the sacrificial oxide film 36 is removed as shown in FIG. And the region Y below the sidewall oxide film 35
Since the silicon substrate 31 has a large step Z in the area X and the other area X, there is a problem that the withstand voltage is deteriorated and the product yield is reduced.

【0009】そこで、本発明の目的は、プラズマ処理に
よってシリコン基板の表面に形成された吸着層、SiC
層及びダメージ層を充分に除去でき、しかも、シリコン
基板の段差に起因した絶縁耐圧の劣化による歩留りの低
下を生じない半導体装置の製造方法を提供することであ
る。
Therefore, an object of the present invention is to provide an adsorption layer, SiC, formed on the surface of a silicon substrate by plasma treatment.
It is an object of the present invention to provide a method for manufacturing a semiconductor device, which can sufficiently remove a layer and a damaged layer, and which does not cause a decrease in yield due to a deterioration in withstand voltage due to a step of a silicon substrate.

【0010】[0010]

【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法では、CF4
含有するガスによってプラズマ処理されたシリコン基板
の表面に50Å以上100Å未満の厚さの犠牲酸化膜を
形成した後、ウェットエッチング法によって前記犠牲酸
化膜を除去する。
In order to solve the above-mentioned problems, in the method of manufacturing a semiconductor device of the present invention, a thickness of 50 Å or more and less than 100 Å is provided on the surface of a silicon substrate plasma-treated with a gas containing CF 4. After the sacrificial oxide film is formed, the sacrificial oxide film is removed by a wet etching method.

【0011】[0011]

【作用】本発明においては、犠牲酸化膜の膜厚を50Å
以上100Å未満としたので、シリコン基板の表面に形
成された吸着層、SiC層及びダメージ層を充分に除去
することができるとともに、犠牲酸化膜を除去した跡に
シリコン基板に形成される段差を軽減することができる
ので、絶縁耐圧の劣化を低減することができ、ひいては
製品の歩留りの低下を防止することができる。
In the present invention, the thickness of the sacrificial oxide film is 50Å
Since it is less than 100Å, the adsorption layer, the SiC layer and the damage layer formed on the surface of the silicon substrate can be sufficiently removed, and the step formed on the silicon substrate after removing the sacrificial oxide film can be reduced. Therefore, it is possible to reduce the deterioration of the withstand voltage, and it is possible to prevent the product yield from decreasing.

【0012】なお、犠牲酸化膜の膜厚を50Å未満とす
ると、吸着層、SiC層及びダメージ層を充分に除去す
ることができない。
If the thickness of the sacrificial oxide film is less than 50Å, the adsorption layer, the SiC layer and the damaged layer cannot be removed sufficiently.

【0013】[0013]

【実施例】以下、本発明を実施例につき図1〜図3を参
照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to embodiments with reference to FIGS.

【0014】まず、図1(a)に示すように、シリコン
基板1上に、熱酸化法によるシリコン酸化膜2、CVD
法による多結晶シリコン膜3及びCVD法によるシリコ
ン酸化膜4を順次形成する。この後、シリコン酸化膜4
の上にフォトレジスト(不図示)を形成し、そのフォト
レジストをパターニングする。そして、そのフォトレジ
ストのパターンをマスクとして、シリコン酸化膜4、多
結晶シリコン膜3及びシリコン酸化膜2を順次異方性エ
ッチングし、シリコン基板1上に、シリコン酸化膜2か
らなるゲート酸化膜2、多結晶シリコン膜3からなるゲ
ート電極3及びシリコン酸化膜4からなるキャップ酸化
膜4を夫々形成する。しかる後、LPCVD法を用い、
温度条件675℃で、全面にシリコン酸化膜5を堆積す
る。
First, as shown in FIG. 1A, a silicon oxide film 2 formed by a thermal oxidation method and a CVD film are formed on a silicon substrate 1.
Then, a polycrystalline silicon film 3 by the CVD method and a silicon oxide film 4 by the CVD method are sequentially formed. After this, the silicon oxide film 4
A photoresist (not shown) is formed on the above, and the photoresist is patterned. Then, using the photoresist pattern as a mask, the silicon oxide film 4, the polycrystalline silicon film 3 and the silicon oxide film 2 are anisotropically etched sequentially to form a gate oxide film 2 made of the silicon oxide film 2 on the silicon substrate 1. The gate electrode 3 made of the polycrystalline silicon film 3 and the cap oxide film 4 made of the silicon oxide film 4 are formed respectively. Then, using the LPCVD method,
The silicon oxide film 5 is deposited on the entire surface under the temperature condition of 675 ° C.

【0015】次に、図1(b)に示すように、CF4
スを使用したプラズマエッチングにより、シリコン酸化
膜5をゲート電極3の側壁にのみ残存させる。この時、
露出したシリコン基板1の表面もエッチングされ、シリ
コン基板1の表面に、Cx y (x、yは実数)を含有
する吸着層、この吸着層の下にSiC層とダメージ層が
夫々形成される(図5参照)。
Next, as shown in FIG. 1B, the silicon oxide film 5 is left only on the side wall of the gate electrode 3 by plasma etching using CF 4 gas. This time,
The exposed surface of the silicon substrate 1 is also etched, and an adsorption layer containing C x F y (x and y are real numbers) is formed on the surface of the silicon substrate 1, and a SiC layer and a damage layer are formed under the adsorption layer. (See FIG. 5).

【0016】そこで、図1(c)に示すように、酸素:
水素=2:1の雰囲気、温度800℃の条件で、シリコ
ン基板1を熱酸化し、シリコン基板1の表面に膜厚80
Åの犠牲酸化膜6を形成する。
Therefore, as shown in FIG. 1 (c), oxygen:
The silicon substrate 1 is thermally oxidized in an atmosphere of hydrogen = 2: 1 at a temperature of 800 ° C., and a film thickness of 80 is formed on the surface of the silicon substrate 1.
A sacrificial oxide film 6 of Å is formed.

【0017】次に、図1(d)に示すように、0.5%
フッ酸によるウェットエッチングで犠牲酸化膜6を除去
する。
Next, as shown in FIG. 1 (d), 0.5%
The sacrificial oxide film 6 is removed by wet etching with hydrofluoric acid.

【0018】以上の工程により、プラズマエッチング時
に生じたシリコン基板1表面の吸着層、SiC層及びダ
メージ層が実質的に完全に除去されるとともに、犠牲酸
化膜6のウェットエッチング工程で生じるシリコン基板
1の段差を軽減することができる。従って、絶縁耐圧の
劣化が低減されて、歩留りの低下を防止することがで
き、また、残存するダメージ層に起因した異常酸化や絶
縁耐圧劣化が起こらない。
Through the above steps, the adsorption layer, the SiC layer and the damage layer on the surface of the silicon substrate 1 generated during plasma etching are substantially completely removed, and the silicon substrate 1 generated during the wet etching step of the sacrificial oxide film 6 is performed. It is possible to reduce the level difference. Therefore, the deterioration of the withstand voltage is reduced, the yield can be prevented from lowering, and the abnormal oxidation or the withstand voltage deterioration due to the remaining damaged layer does not occur.

【0019】なお、上述の実施例では、犠牲酸化膜6の
膜厚を80Åとしたが、犠牲酸化膜6の膜厚は50Å以
上100Å未満であれば、上述の実施例と実質的に同じ
効果を得ることができる。この犠牲酸化膜6の膜厚が5
0Å未満であれば、シリコン基板1に生じたダメージ層
を完全に除去することができないために、異常酸化、絶
縁耐圧劣化等が発生する。
Although the sacrificial oxide film 6 has a film thickness of 80 Å in the above-mentioned embodiment, if the sacrificial oxide film 6 has a film thickness of 50 Å or more and less than 100 Å, substantially the same effect as that of the above-mentioned embodiment is obtained. Can be obtained. The thickness of the sacrificial oxide film 6 is 5
If it is less than 0 Å, the damaged layer generated in the silicon substrate 1 cannot be completely removed, so that abnormal oxidation, breakdown voltage deterioration and the like occur.

【0020】次に、本発明による効果を図2及び図3を
参照して説明する。
Next, the effect of the present invention will be described with reference to FIGS.

【0021】図2のグラフAは、ダメージ層がないシリ
コン基板を熱酸化して、そのシリコン基板表面に熱酸化
膜を形成した時のその熱酸化膜の膜厚を示しており、こ
の場合の熱酸化膜の膜厚は100Åであった。
Graph A in FIG. 2 shows the film thickness of the thermal oxide film when a silicon substrate having no damaged layer is thermally oxidized to form a thermal oxide film on the surface of the silicon substrate. The film thickness of the thermal oxide film was 100Å.

【0022】一方、図2のグラフBは、シリコン基板表
面にCF4 ガスを使用したプラズマ処理を施して、その
シリコン基板表面にダメージ層を形成した後、グラフA
と同一の条件で熱酸化膜を形成した時のその熱酸化膜の
膜厚を示している。この場合の熱酸化膜の膜厚はおよそ
80Åであった。この結果から、ダメージ層が形成され
たシリコン基板を熱酸化すると、グラフAに示す通常の
シリコン基板の場合と比較して、形成される熱酸化膜の
膜厚が異なることが分かる。これは、プラズマエッチン
グ時にCF4 ガスとシリコン基板のSiとが反応してシ
リコン基板表面にSiCの層が堆積しており、この状態
で熱酸化を行うと、シリコン基板よりもSiC層の方が
酸化速度が小さいためである。
On the other hand, the graph B in FIG. 2 is obtained by subjecting the surface of the silicon substrate to plasma treatment using CF 4 gas to form a damaged layer on the surface of the silicon substrate, and then performing the graph A.
The film thickness of the thermal oxide film when the thermal oxide film is formed under the same conditions as in FIG. The film thickness of the thermal oxide film in this case was about 80Å. From this result, it is understood that when the silicon substrate on which the damaged layer is formed is thermally oxidized, the film thickness of the thermal oxide film formed is different as compared with the case of the normal silicon substrate shown in Graph A. This is because the CF 4 gas reacts with Si of the silicon substrate during plasma etching to deposit a layer of SiC on the surface of the silicon substrate. When thermal oxidation is performed in this state, the SiC layer is more likely to be formed than the silicon substrate. This is because the oxidation rate is low.

【0023】次に、図2のグラフCは、シリコン基板表
面にCF4 ガスを使用したプラズマ処理を施して、その
シリコン基板表面にダメージ層を形成した後、酸素を使
用したプラズマ処理によってそのダメージ層を除去し、
その後、グラフAと同一の条件で熱酸化膜を形成した時
の膜厚である。この場合の熱酸化膜の膜厚はおよそ13
0Åであった。即ち、酸素プラズマによってシリコン基
板からダメージ層を除いたが、グラフAの時に比べて膜
厚が異常に大きくなった。この酸素プラズマによるダメ
ージ層の除去は次のようにして行われる。即ち、酸素プ
ラズマによって吸着層が分解され、SiC+2O2 →S
iO2 +CO2 の反応が起こって酸化膜が形成される。
そこで、その酸化膜をウェット処理によって除去し、同
時にダメージ層を除く。しかしながら、この処理によれ
ば、シリコン基板表面に酸素が残るため、その状態で熱
酸化を行うと、グラフAの時の条件よりもSiの酸化速
度が大きくなり、その結果、膜厚が大きくなるのであ
る。
Next, a graph C in FIG. 2 shows that a silicon substrate surface is subjected to plasma treatment using CF 4 gas to form a damage layer on the silicon substrate surface, and then the damage is caused by plasma treatment using oxygen. Remove the layers,
After that, the film thickness is obtained when a thermal oxide film is formed under the same conditions as in graph A. The thickness of the thermal oxide film in this case is about 13
It was 0Å. That is, the damaged layer was removed from the silicon substrate by oxygen plasma, but the film thickness was abnormally larger than that in graph A. The damaged layer is removed by this oxygen plasma as follows. That is, the adsorption layer is decomposed by oxygen plasma, and SiC + 2O 2 → S
A reaction of iO 2 + CO 2 occurs to form an oxide film.
Therefore, the oxide film is removed by wet processing, and at the same time, the damaged layer is removed. However, according to this treatment, oxygen remains on the surface of the silicon substrate. Therefore, if thermal oxidation is performed in that state, the oxidation rate of Si becomes higher than that in the case of graph A, and as a result, the film thickness increases. Of.

【0024】次に、図2のグラフDは、シリコン基板表
面にCF4 ガスを使用したプラズマ処理を施して、その
シリコン基板表面にダメージ層を形成した後、酸素:水
素=2:1の雰囲気、温度800℃の条件でシリコン基
板を熱酸化して、その表面に膜厚80Åの犠牲酸化膜を
形成し、その犠牲酸化膜をウェットエッチングによって
除去した後に、グラフAと同一の条件で熱酸化膜を形成
した時の熱酸化膜の膜厚であり、この場合には、グラフ
Aの時と同じ膜厚100Åの酸化膜が得られた。即ち、
リファレンスと同等な酸化膜厚が得られた。この結果か
ら、本発明による膜厚の犠牲酸化膜によって、CF4
スを含有するプラズマエッチングの際に形成された吸着
層、SiC層及びダメージ層が完全に除去されたことが
分かる。そのため、プラズマダメージがないグラフAの
場合と同じ酸化速度となって、同等の膜厚の酸化膜が得
られたのである。
Next, graph D in FIG. 2 shows that after a silicon substrate surface is subjected to plasma treatment using CF 4 gas to form a damaged layer on the silicon substrate surface, an atmosphere of oxygen: hydrogen = 2: 1. Then, the silicon substrate is thermally oxidized under the condition of a temperature of 800 ° C., a sacrificial oxide film having a film thickness of 80 Å is formed on the surface thereof, and the sacrificial oxide film is removed by wet etching. This is the film thickness of the thermal oxide film when the film was formed. In this case, an oxide film having the same film thickness of 100 Å as in the case of graph A was obtained. That is,
An oxide film thickness equivalent to that of the reference was obtained. From this result, it can be seen that the sacrificial oxide film having the film thickness according to the present invention completely removed the adsorption layer, the SiC layer, and the damaged layer formed during the plasma etching containing the CF 4 gas. Therefore, the oxidation rate was the same as in the case of graph A in which there was no plasma damage, and an oxide film having the same film thickness was obtained.

【0025】図3は、犠牲酸化膜の膜厚と製品の歩留り
との関係を示したグラフであるが、従来のように犠牲酸
化膜の膜厚を100Å以上とすると、シリコン基板に形
成される段差のために絶縁耐圧が劣化して、歩留りが急
激に悪くなることが分かる。一方、犠牲酸化膜の膜厚が
50Å未満の場合は、シリコン基板内にダメージ層が残
るためにやはり絶縁耐圧が劣化して、歩留りは悪くな
る。それらに対し、本発明の50Å以上100Å未満の
範囲では、良好な歩留りが得られる。
FIG. 3 is a graph showing the relation between the film thickness of the sacrificial oxide film and the yield of the product. When the film thickness of the sacrificial oxide film is 100 Å or more as in the conventional case, it is formed on the silicon substrate. It can be seen that the insulation breakdown voltage deteriorates due to the step, and the yield rapidly deteriorates. On the other hand, when the thickness of the sacrificial oxide film is less than 50 Å, a damaged layer remains in the silicon substrate, so that the dielectric strength also deteriorates and the yield deteriorates. On the other hand, in the range of 50 Å or more and less than 100 Å of the present invention, a good yield can be obtained.

【0026】[0026]

【発明の効果】本発明によれば、半導体装置の絶縁耐圧
の劣化を低減することができて、歩留りの低下を防止す
ることができる。
According to the present invention, it is possible to reduce the deterioration of the dielectric strength of the semiconductor device and prevent the yield from decreasing.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による半導体装置の製造方法
を工程順に示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.

【図2】シリコン基板の表面を熱酸化した時に形成され
る熱酸化膜の膜厚を示すグラフである。
FIG. 2 is a graph showing the film thickness of a thermal oxide film formed when the surface of a silicon substrate is thermally oxidized.

【図3】犠牲酸化膜の膜厚と製品歩留りとの関係を示す
グラフである。
FIG. 3 is a graph showing the relationship between the film thickness of a sacrificial oxide film and the product yield.

【図4】従来の半導体装置の製造方法を工程順に示す概
略断面図である。
FIG. 4 is a schematic cross-sectional view showing a conventional method of manufacturing a semiconductor device in the order of steps.

【図5】CF4 プラズマエッチングによってシリコン基
板表面に形成されるダメージ層を示す拡大概略断面図で
ある。
FIG. 5 is an enlarged schematic cross-sectional view showing a damaged layer formed on the surface of a silicon substrate by CF 4 plasma etching.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 ゲート酸化膜 3 ゲート電極 4 キャップ酸化膜 5 側壁酸化膜 6 犠牲酸化膜 311 吸着層 312 SiC層 313 ダメージ層 1 Silicon Substrate 2 Gate Oxide Film 3 Gate Electrode 4 Cap Oxide Film 5 Sidewall Oxide Film 6 Sacrificial Oxide Film 311 Adsorption Layer 312 SiC Layer 313 Damage Layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 CF4 を含有するガスによってプラズマ
処理されたシリコン基板の表面に50Å以上100Å未
満の厚さの犠牲酸化膜を形成した後、ウェットエッチン
グ法によって前記犠牲酸化膜を除去することを特徴とす
る半導体装置の製造方法。
1. A sacrificial oxide film having a thickness of 50 Å or more and less than 100 Å is formed on the surface of a silicon substrate plasma-treated with a gas containing CF 4, and then the sacrificial oxide film is removed by a wet etching method. A method for manufacturing a characteristic semiconductor device.
JP7463495A 1995-03-07 1995-03-07 Method for manufacturing semiconductor device Withdrawn JPH08250463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7463495A JPH08250463A (en) 1995-03-07 1995-03-07 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7463495A JPH08250463A (en) 1995-03-07 1995-03-07 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH08250463A true JPH08250463A (en) 1996-09-27

Family

ID=13552843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7463495A Withdrawn JPH08250463A (en) 1995-03-07 1995-03-07 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH08250463A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049724A1 (en) * 1997-04-25 1998-11-05 Sharp Kabushiki Kaisha Process for manufacturing semiconductor device
KR20150139787A (en) * 2014-06-04 2015-12-14 르네사스 일렉트로닉스 가부시키가이샤 Manufacturing method of semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049724A1 (en) * 1997-04-25 1998-11-05 Sharp Kabushiki Kaisha Process for manufacturing semiconductor device
US6562699B1 (en) 1997-04-25 2003-05-13 Sharp Kabushiki Kaisha Process for manufacturing semiconductor device
US7135386B2 (en) 1997-04-25 2006-11-14 Sharp Kabushiki Kaisha Process for fabricating a semiconductor device
KR20150139787A (en) * 2014-06-04 2015-12-14 르네사스 일렉트로닉스 가부시키가이샤 Manufacturing method of semiconductor device
JP2015230952A (en) * 2014-06-04 2015-12-21 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
CN105185794A (en) * 2014-06-04 2015-12-23 瑞萨电子株式会社 Manufacturing method of semiconductor device
US9947715B2 (en) 2014-06-04 2018-04-17 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN111490059A (en) * 2014-06-04 2020-08-04 瑞萨电子株式会社 Manufacturing method of semiconductor device
CN111490059B (en) * 2014-06-04 2023-09-01 瑞萨电子株式会社 Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP4168073B2 (en) Method for forming a trench isolation structure in an integrated circuit
EP0562127A1 (en) Method for fabrication of semiconductor device
JPH0629311A (en) Manufacture of semiconductor device
JP4319809B2 (en) Manufacturing method of semiconductor device
JP3993820B2 (en) Method for forming element isolation film of semiconductor element
US20040232547A1 (en) High aspect ratio contact surfaces having reduced contaminants
JPH08250463A (en) Method for manufacturing semiconductor device
KR100211547B1 (en) Method of forming field oxide film of semiconductor device
JPH08203886A (en) Method of isolating semiconductor element
JPH10214816A (en) Manufacturing method of semiconductor device and manufacture of capacitive device of semiconductor device
JP3348262B2 (en) Method for manufacturing semiconductor device
JP3716007B2 (en) Manufacturing method of semiconductor device
KR100525119B1 (en) Method of fabricating gate
JPH0799178A (en) Method for manufacturing semiconductor device
JP2000021781A (en) Manufacture of semiconductor device
JPH0628259B2 (en) Method for manufacturing semiconductor device
KR960016008B1 (en) Method of forming device isolation film in semiconductor device
JP3499769B2 (en) Method of forming oxide film, capacitor
JPH08236475A (en) Formation of contact window
TWI304630B (en)
JPH10242261A (en) Method for manufacturing semiconductor device
US20020197858A1 (en) Method for fabricating semiconductor devices
JPH09260483A (en) Semiconductor device and manufacturing method thereof
JPH04208535A (en) Manufacturing method of semiconductor device
JPH09270498A (en) Method for manufacturing semiconductor memory device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020507