JPH08248333A - Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 - Google Patents
Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法Info
- Publication number
- JPH08248333A JPH08248333A JP7349281A JP34928195A JPH08248333A JP H08248333 A JPH08248333 A JP H08248333A JP 7349281 A JP7349281 A JP 7349281A JP 34928195 A JP34928195 A JP 34928195A JP H08248333 A JPH08248333 A JP H08248333A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- array
- actuated mirror
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/90—Methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/904—Micromirror
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
(57)【要約】
【課題】 薄膜層の化学的な損傷を軽減し、かつ製造
過程中で薄膜保護層を設けない、薄膜アクチュエーテッ
ドミラーアレイの製造方法を提供する。 【解決手段】 駆動マトリックスの上面に薄膜犠牲層
を形成し、絶縁物質からなる支持部のアレイを形成し、
支持部と薄膜犠牲層の上面に弾性層を形成し、各支持部
に複数のコンジットを形成し、その上にＭ×Ｎ個の変形
可能部のアレイと、第２薄膜電極のアレイを形成し、そ
の上に絶縁層を形成し、絶縁層及び弾性層をパターニン
グし、薄膜犠牲層が取り除かれた駆動スペースにフォト
レジストを充填してフォトレジスト層を形成し、フォト
レジスト層及び絶縁部の一部分を取り除き、更にフォト
レジスト層の残余部分及び駆動スペース内のフォトレジ
ストを取り除いて、Ｍ×Ｎ個の準完成状態のアクチュエ
ーテッドミラーアレイを形成し、その上に第１薄膜電極
を形成してＭ×Ｎ個の薄膜アクチュエーテッドミラーア
レイを形成する。
過程中で薄膜保護層を設けない、薄膜アクチュエーテッ
ドミラーアレイの製造方法を提供する。 【解決手段】 駆動マトリックスの上面に薄膜犠牲層
を形成し、絶縁物質からなる支持部のアレイを形成し、
支持部と薄膜犠牲層の上面に弾性層を形成し、各支持部
に複数のコンジットを形成し、その上にＭ×Ｎ個の変形
可能部のアレイと、第２薄膜電極のアレイを形成し、そ
の上に絶縁層を形成し、絶縁層及び弾性層をパターニン
グし、薄膜犠牲層が取り除かれた駆動スペースにフォト
レジストを充填してフォトレジスト層を形成し、フォト
レジスト層及び絶縁部の一部分を取り除き、更にフォト
レジスト層の残余部分及び駆動スペース内のフォトレジ
ストを取り除いて、Ｍ×Ｎ個の準完成状態のアクチュエ
ーテッドミラーアレイを形成し、その上に第１薄膜電極
を形成してＭ×Ｎ個の薄膜アクチュエーテッドミラーア
レイを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、光投射システムに
関し、特に、このシステムで用いるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法に関する。
関し、特に、このシステムで用いるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法に関する。
【０００２】
【従来の技術】従来技術分野において、利用可能な多様
な映像ディスプレイシステムのうちでは、光投射システ
ムが大画面で高画質の映像を表示し得るものとして概ね
知られている。このような光投射システムにおいては、
ランプからの光が、例えば、Ｍ×Ｎ個のアクチュエーテ
ッドミラーよりなるアレイ（以下、Ｍ×Ｎ個のアクチュ
エーテッドミラーアレイと称す）上に一様に照射され、
各々のミラーは各々のアクチュエータに接続されてい
る。このアクチュエータは、印加された電界に応じて変
形される圧電物質または電歪物質のような電気的に変形
可能な物質からなっている。
な映像ディスプレイシステムのうちでは、光投射システ
ムが大画面で高画質の映像を表示し得るものとして概ね
知られている。このような光投射システムにおいては、
ランプからの光が、例えば、Ｍ×Ｎ個のアクチュエーテ
ッドミラーよりなるアレイ（以下、Ｍ×Ｎ個のアクチュ
エーテッドミラーアレイと称す）上に一様に照射され、
各々のミラーは各々のアクチュエータに接続されてい
る。このアクチュエータは、印加された電界に応じて変
形される圧電物質または電歪物質のような電気的に変形
可能な物質からなっている。
【０００３】各々のミラーから反射される光ビーム（以
下、反射光ビームと称す）は、例えば、光学的バッフル
の開口に入射される。電気信号を各々のアクチュエータ
に供給することによって、入射光ビームに対する各ミラ
ーの相対的な位置が変更され、これによって、各ミラー
から反射ビームの光路における偏向（ｄｅｖｉａｔｉｏ
ｎ）が生じる。反射光ビームの光路が偏向される場合、
各ミラーから反射され開口を通過する光の量が変化する
ことによって、ビームの強度が調節される。開口を通る
ことによって光量が調節された光ビームは、投射レンズ
のような適切な光学デバイスを介して投射スクリーン上
へ伝送され、その上に像をディスプレイする。
下、反射光ビームと称す）は、例えば、光学的バッフル
の開口に入射される。電気信号を各々のアクチュエータ
に供給することによって、入射光ビームに対する各ミラ
ーの相対的な位置が変更され、これによって、各ミラー
から反射ビームの光路における偏向（ｄｅｖｉａｔｉｏ
ｎ）が生じる。反射光ビームの光路が偏向される場合、
各ミラーから反射され開口を通過する光の量が変化する
ことによって、ビームの強度が調節される。開口を通る
ことによって光量が調節された光ビームは、投射レンズ
のような適切な光学デバイスを介して投射スクリーン上
へ伝送され、その上に像をディスプレイする。
【０００４】図１乃至図７は、Ｍ×Ｎ個の薄膜アクチュ
エーテッドミラー１０１よりなるアレイ１００の製造方
法に関する過程を説明するための断面図で、本願発明と
出願人を同じくする係属中の米国特許出願第０８／４３
０，６２８号明細書に、「ＴＨＩＮ ＦＩＬＭ ＡＣＴ
ＵＡＴＥＤ ＭＩＲＲＯＲ ＡＲＲＡＹ」との名称で開
示されている。ここで、Ｍ及びＮは正の整数である。
エーテッドミラー１０１よりなるアレイ１００の製造方
法に関する過程を説明するための断面図で、本願発明と
出願人を同じくする係属中の米国特許出願第０８／４３
０，６２８号明細書に、「ＴＨＩＮ ＦＩＬＭ ＡＣＴ
ＵＡＴＥＤ ＭＩＲＲＯＲ ＡＲＲＡＹ」との名称で開
示されている。ここで、Ｍ及びＮは正の整数である。
【０００５】図１に示すように、アレイ１００の製造過
程は、基板１２、Ｍ×Ｎ個のトランジスタよりなるアレ
イ（図示せず）及びＭ×Ｎ個の接続端子１４よりなるア
レイで構成され、上面を有する駆動マトリックス１０の
用意から始まる。
程は、基板１２、Ｍ×Ｎ個のトランジスタよりなるアレ
イ（図示せず）及びＭ×Ｎ個の接続端子１４よりなるア
レイで構成され、上面を有する駆動マトリックス１０の
用意から始まる。
【０００６】次に、薄膜犠牲層２８が駆動マトリックス
１０の上面に形成される。ここで、この薄膜犠牲層２８
が、金属からなる場合にはスパッタリング法あるいは真
空蒸着法を、燐珪酸ガラス（ＰＳＧ）からなる場合には
スピンコーティング法あるいは化学蒸着（ＣＶＤ）法
を、ポリシリコンからなる場合にはＣＶＤ法を用いて形
成される。
１０の上面に形成される。ここで、この薄膜犠牲層２８
が、金属からなる場合にはスパッタリング法あるいは真
空蒸着法を、燐珪酸ガラス（ＰＳＧ）からなる場合には
スピンコーティング法あるいは化学蒸着（ＣＶＤ）法
を、ポリシリコンからなる場合にはＣＶＤ法を用いて形
成される。
【０００７】その後、薄膜犠牲層２８によって取り囲ま
れるＭ×Ｎ個の支持部２４を含む支持層２０が形成され
る。この支持層２０は、薄膜犠牲層２８にフォトリソグ
ラフィー法を用いて、各接続端子１４の周囲に位置する
Ｍ×Ｎ個の空スロット（図示せず）のアレイを形成する
過程と、スパッタリング法またはＣＶＤ法を用いて、各
々の空スロットに支持部２４を形成する過程とによって
形成される。この支持部２４は、絶縁物質からなってい
る。
れるＭ×Ｎ個の支持部２４を含む支持層２０が形成され
る。この支持層２０は、薄膜犠牲層２８にフォトリソグ
ラフィー法を用いて、各接続端子１４の周囲に位置する
Ｍ×Ｎ個の空スロット（図示せず）のアレイを形成する
過程と、スパッタリング法またはＣＶＤ法を用いて、各
々の空スロットに支持部２４を形成する過程とによって
形成される。この支持部２４は、絶縁物質からなってい
る。
【０００８】次に、図２に示すように、絶縁物質からな
る弾性層６０が、ゾル−ゲル（Sol-Gel）法、スパッタ
リング法またはＣＶＤ法を用いて支持層２０の上に形成
される。その後、金属からなるコンジット２２が各支持
部２４に形成される。このコンジット２２は、最初、エ
ッチング法を用いて、弾性層６０の上部から各接続端子
１４の上部まで延在するＭ×Ｎ個の孔（図示せず）のア
レイを形成する過程と、該孔内に金属を満たす過程とに
よって形成される。
る弾性層６０が、ゾル−ゲル（Sol-Gel）法、スパッタ
リング法またはＣＶＤ法を用いて支持層２０の上に形成
される。その後、金属からなるコンジット２２が各支持
部２４に形成される。このコンジット２２は、最初、エ
ッチング法を用いて、弾性層６０の上部から各接続端子
１４の上部まで延在するＭ×Ｎ個の孔（図示せず）のア
レイを形成する過程と、該孔内に金属を満たす過程とに
よって形成される。
【０００９】次に、図３に示すように、導電性物質から
なる第２薄膜層４０が、スパッタリング法を用いて、コ
ンジット２２を含む弾性層６０の上に形成される。この
第２薄膜層４０は、支持部２４に形成されたコンジット
２２を通して各トランジスタと電気的に接続されてい
る。
なる第２薄膜層４０が、スパッタリング法を用いて、コ
ンジット２２を含む弾性層６０の上に形成される。この
第２薄膜層４０は、支持部２４に形成されたコンジット
２２を通して各トランジスタと電気的に接続されてい
る。
【００１０】その後、圧電物質または電歪物質からなる
電気的に変形可能な薄膜層（以下、変形可能層）７０
が、ゾル−ゲル法、スパッタリング法、あるいはＣＶＤ
法を用いて、第２薄膜層４０の上に形成される。
電気的に変形可能な薄膜層（以下、変形可能層）７０
が、ゾル−ゲル法、スパッタリング法、あるいはＣＶＤ
法を用いて、第２薄膜層４０の上に形成される。
【００１１】次に、図４に示したように、フォトリソグ
ラフィー法またはレザー切断法を用いて、変形可能層７
０はＭ×Ｎ個の電気的に変形可能な薄膜部（以下、変形
可能部）７５のアレイに、、第２薄膜層４０はＭ×Ｎ個
の第２薄膜電極４５のアレイに、弾性層６０はＭ×Ｎ個
の弾性部６５のアレイに、支持層２０の上部が露出され
るまで各々パターニングされる。第２薄膜電極４５の各
々は、各支持部２４に形成された各コンジット２２を通
じて各トランジスタに電気的に接続されており、薄膜ア
クチュエーテッドミラー１０１で信号電極として用いら
れる。
ラフィー法またはレザー切断法を用いて、変形可能層７
０はＭ×Ｎ個の電気的に変形可能な薄膜部（以下、変形
可能部）７５のアレイに、、第２薄膜層４０はＭ×Ｎ個
の第２薄膜電極４５のアレイに、弾性層６０はＭ×Ｎ個
の弾性部６５のアレイに、支持層２０の上部が露出され
るまで各々パターニングされる。第２薄膜電極４５の各
々は、各支持部２４に形成された各コンジット２２を通
じて各トランジスタに電気的に接続されており、薄膜ア
クチュエーテッドミラー１０１で信号電極として用いら
れる。
【００１２】次に、各変形可能部７５が、相転移（phas
e transition）を起こすように熱処理された後、Ｍ×Ｎ
個の熱処理された構造（図示せず）のアレイが形成され
る。この変形可能部７５は十分薄いため、その変形可能
部７５が圧電物質からなる場合には、薄膜アクチュエー
テッドミラー１０１の駆動時に供給される電気信号にて
分極され得るため、変形可能部を別個に分極することは
不要である。
e transition）を起こすように熱処理された後、Ｍ×Ｎ
個の熱処理された構造（図示せず）のアレイが形成され
る。この変形可能部７５は十分薄いため、その変形可能
部７５が圧電物質からなる場合には、薄膜アクチュエー
テッドミラー１０１の駆動時に供給される電気信号にて
分極され得るため、変形可能部を別個に分極することは
不要である。
【００１３】次に、導電性及び光反射性物質からなるＭ
×Ｎ個の第１薄膜電極３５のアレイが、スパッタリング
法を用いて、Ｍ×Ｎ個の熱処理された構造において、変
形可能部７５の上に形成される。図５に示すように、Ｍ
×Ｎ個の第１薄膜電極３５は、最初、導電性及び光反射
性物質からなり、露出された支持層２０を含む、Ｍ×Ｎ
個の熱処理された構造の上部をカバーする層８８を形成
した後、エッチング法を用いて層８８を取り除くことに
よって、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー構造
１１１のアレイ１１０を形成する。このアクチュエーテ
ッドミラー構造１１１の各々は、図６に示すように、上
面及び４つの側面を有する。第１薄膜電極３５は、薄膜
アクチュエーテッドミラー１０１においてバイアス電極
及びミラーとして用いられる。
×Ｎ個の第１薄膜電極３５のアレイが、スパッタリング
法を用いて、Ｍ×Ｎ個の熱処理された構造において、変
形可能部７５の上に形成される。図５に示すように、Ｍ
×Ｎ個の第１薄膜電極３５は、最初、導電性及び光反射
性物質からなり、露出された支持層２０を含む、Ｍ×Ｎ
個の熱処理された構造の上部をカバーする層８８を形成
した後、エッチング法を用いて層８８を取り除くことに
よって、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー構造
１１１のアレイ１１０を形成する。このアクチュエーテ
ッドミラー構造１１１の各々は、図６に示すように、上
面及び４つの側面を有する。第１薄膜電極３５は、薄膜
アクチュエーテッドミラー１０１においてバイアス電極
及びミラーとして用いられる。
【００１４】その後、各アクチュエーテッドミラー構造
１１１の上面及び４つの側面が、薄膜保護層（図示せ
ず）により完全に被覆される。
１１１の上面及び４つの側面が、薄膜保護層（図示せ
ず）により完全に被覆される。
【００１５】その後、図７に示すように、支持層２０に
形成された薄膜犠牲層２８は、エッチング法を用いて取
り除かれる。最後に、薄膜保護層がエッチング法を用い
て取り除かれることによって、Ｍ×Ｎ個の薄膜アクチュ
エーテッドミラー１０１のアレイ１００が形成される。
形成された薄膜犠牲層２８は、エッチング法を用いて取
り除かれる。最後に、薄膜保護層がエッチング法を用い
て取り除かれることによって、Ｍ×Ｎ個の薄膜アクチュ
エーテッドミラー１０１のアレイ１００が形成される。
【００１６】しかし、前述したＭ×Ｎ個の薄膜アクチュ
エーテッドミラー１０１のアレイ１００の製造過程にお
いて、いくつかの問題点がある。そのうち、最大の問題
点は、薄膜犠牲層２８及び薄膜保護層を取り除くのに用
いられるエッチング液または化学薬品によって、薄膜ア
クチュエーテッドミラー１０１の性能及び構造的な特性
が劣化して、アレイ１００の全体的な性能が低下すると
いうことである。
エーテッドミラー１０１のアレイ１００の製造過程にお
いて、いくつかの問題点がある。そのうち、最大の問題
点は、薄膜犠牲層２８及び薄膜保護層を取り除くのに用
いられるエッチング液または化学薬品によって、薄膜ア
クチュエーテッドミラー１０１の性能及び構造的な特性
が劣化して、アレイ１００の全体的な性能が低下すると
いうことである。
【００１７】
【発明が解決しようとする課題】従って、本発明の目的
は、光投射システムに用いられ、薄膜犠牲層の除去の
際、各薄膜アクチュエーテッドミラーを構成する各薄膜
層に加えられる化学的な損傷を軽減させ得るＭ×Ｎ個の
薄膜アクチュエーテッドミラーアレイの製造方法を提供
することである。
は、光投射システムに用いられ、薄膜犠牲層の除去の
際、各薄膜アクチュエーテッドミラーを構成する各薄膜
層に加えられる化学的な損傷を軽減させ得るＭ×Ｎ個の
薄膜アクチュエーテッドミラーアレイの製造方法を提供
することである。
【００１８】本発明の他の目的は、光投射システムに用
いられ、その製造過程中で薄膜保護層を設ないＭ×Ｎ個
の薄膜アクチュエーテッドミラーアレイの製造方法を提
供することである。
いられ、その製造過程中で薄膜保護層を設ないＭ×Ｎ個
の薄膜アクチュエーテッドミラーアレイの製造方法を提
供することである。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、光投射システムに用いられ、ユ
ニモフ構造（unimorph structure）からなるＭ×Ｎ個の
薄膜アクチュエーテッドミラーアレイ（Ｍ及びＮは正の
整数）の製造方法であって、基板、トランジスタのアレ
イ及び前記基板の上面の接続端子のアレイを有する駆動
マトリックスを提供する第１過程と、前記駆動マトリッ
クスの上面に、前記接続端子のアレイを完全にカバーす
るように薄膜犠牲層を形成する第２過程と、前記各接続
端子の周囲に置かれる空スロットのアレイを形成し、前
記薄膜犠牲層との間の境界で鋭いエッジを形成する第３
過程と、前記鋭いエッジを丸くする第４過程と、前記空
スロット内に第１絶縁物質を満たし、支持部を形成する
第５過程と、前記支持部と前記薄膜犠牲層の上面に、前
記支持部と同一の物質からなる弾性層を形成する第６過
程と、前記各支持部に、前記弾性層の上部から前記各支
持部を貫通して対応する前記接続端子の上部まで各々が
延在する複数のコンジットを形成する第７過程と、前記
弾性層及び前記各コンジットの上に、導電性物質からな
る第２薄膜層を形成する第８過程と、前記第２薄膜層の
上に、電気的に変形可能な薄膜層を形成する第９過程
と、前記電気的に変形可能な薄膜層と前記第２薄膜層の
各々が２つの側面を有し、かつ前記弾性層を介して前記
支持部の上に形成されるように、前記電気的に変形可能
な薄膜層をＭ×Ｎ個の電気的に変形可能な薄膜部のアレ
イに、前記第２薄膜層を第２薄膜電極のアレイに各々パ
ターニングする第１０過程と、前記電気的に変形可能な
薄膜部及び前記第２薄膜電極の前記２つの側面、及び前
記変形可能な薄膜部の上に、第２絶縁物質からなる絶縁
層を形成する第１１過程と、前記薄膜犠牲層が露出され
るように前記絶縁層を絶縁部のアレイに、前記弾性層を
弾性部のアレイに各々パターニングする第１２過程と、
前記薄膜犠牲層を取り除いて、駆動スペースを有するＭ
×Ｎ個の準完成状態のアクチュエータを形成する第１３
過程と、前記駆動スペース内にフォトレジストを満たす
と共に、前記Ｍ×Ｎ個の準完成状態のアクチュエータの
上にフォトレジスト層を形成する第１４過程と、前記各
Ｍ×Ｎ個の準完成状態のアクチュエータの前記電気的に
変形可能な薄膜部の上に形成されたフォトレジスト層及
び絶縁部の部分を取り除く第１５過程と、前記各絶縁部
の上に形成されたフォトレジスト層の残余部分及び、前
記駆動スペース内に満たされている前記フォトレジスト
を取り除いて、Ｍ×Ｎ個の準完成状態のアクチュエーテ
ッドミラーアレイを形成する第１６過程と、前記各Ｍ×
Ｎ個の準完成状態のアクチュエーテッドミラーアレイの
上に、導電性及び光反射性物質からなる第１薄膜電極を
形成して、Ｍ×Ｎ個の薄膜アクチュエーテッドミラーア
レイを形成する第１７過程とを含むことを特徴とする。
めに、本発明によれば、光投射システムに用いられ、ユ
ニモフ構造（unimorph structure）からなるＭ×Ｎ個の
薄膜アクチュエーテッドミラーアレイ（Ｍ及びＮは正の
整数）の製造方法であって、基板、トランジスタのアレ
イ及び前記基板の上面の接続端子のアレイを有する駆動
マトリックスを提供する第１過程と、前記駆動マトリッ
クスの上面に、前記接続端子のアレイを完全にカバーす
るように薄膜犠牲層を形成する第２過程と、前記各接続
端子の周囲に置かれる空スロットのアレイを形成し、前
記薄膜犠牲層との間の境界で鋭いエッジを形成する第３
過程と、前記鋭いエッジを丸くする第４過程と、前記空
スロット内に第１絶縁物質を満たし、支持部を形成する
第５過程と、前記支持部と前記薄膜犠牲層の上面に、前
記支持部と同一の物質からなる弾性層を形成する第６過
程と、前記各支持部に、前記弾性層の上部から前記各支
持部を貫通して対応する前記接続端子の上部まで各々が
延在する複数のコンジットを形成する第７過程と、前記
弾性層及び前記各コンジットの上に、導電性物質からな
る第２薄膜層を形成する第８過程と、前記第２薄膜層の
上に、電気的に変形可能な薄膜層を形成する第９過程
と、前記電気的に変形可能な薄膜層と前記第２薄膜層の
各々が２つの側面を有し、かつ前記弾性層を介して前記
支持部の上に形成されるように、前記電気的に変形可能
な薄膜層をＭ×Ｎ個の電気的に変形可能な薄膜部のアレ
イに、前記第２薄膜層を第２薄膜電極のアレイに各々パ
ターニングする第１０過程と、前記電気的に変形可能な
薄膜部及び前記第２薄膜電極の前記２つの側面、及び前
記変形可能な薄膜部の上に、第２絶縁物質からなる絶縁
層を形成する第１１過程と、前記薄膜犠牲層が露出され
るように前記絶縁層を絶縁部のアレイに、前記弾性層を
弾性部のアレイに各々パターニングする第１２過程と、
前記薄膜犠牲層を取り除いて、駆動スペースを有するＭ
×Ｎ個の準完成状態のアクチュエータを形成する第１３
過程と、前記駆動スペース内にフォトレジストを満たす
と共に、前記Ｍ×Ｎ個の準完成状態のアクチュエータの
上にフォトレジスト層を形成する第１４過程と、前記各
Ｍ×Ｎ個の準完成状態のアクチュエータの前記電気的に
変形可能な薄膜部の上に形成されたフォトレジスト層及
び絶縁部の部分を取り除く第１５過程と、前記各絶縁部
の上に形成されたフォトレジスト層の残余部分及び、前
記駆動スペース内に満たされている前記フォトレジスト
を取り除いて、Ｍ×Ｎ個の準完成状態のアクチュエーテ
ッドミラーアレイを形成する第１６過程と、前記各Ｍ×
Ｎ個の準完成状態のアクチュエーテッドミラーアレイの
上に、導電性及び光反射性物質からなる第１薄膜電極を
形成して、Ｍ×Ｎ個の薄膜アクチュエーテッドミラーア
レイを形成する第１７過程とを含むことを特徴とする。
【００２０】
【発明の実施の形態】以下、本発明の好適な実施例につ
いて図面を参照しながら詳細に説明する。
いて図面を参照しながら詳細に説明する。
【００２１】図２及び図３には、本発明の好適な実施例
に基づく、Ｍ×Ｎ個の薄膜アクチュエーテッドミラーア
レイの製造方法を説明する概略的な断面図が示されてい
る。ここで、Ｍ及びＮは正の整数である。以後、図解さ
れる各図において、同一の部分には同一符号を付して示
す。
に基づく、Ｍ×Ｎ個の薄膜アクチュエーテッドミラーア
レイの製造方法を説明する概略的な断面図が示されてい
る。ここで、Ｍ及びＮは正の整数である。以後、図解さ
れる各図において、同一の部分には同一符号を付して示
す。
【００２２】図８乃至図１７は、本発明の一実施例に基
づく、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー２０１
のアレイ２００の製造方法を説明する概略的な断面図
で、最後の図１７では、各薄膜アクチュエーテッドミラ
ー２０１は、２つの電極の間に１つの電気的変形可能部
が設けられたユニモフ構造（unimorph stracture）とな
っている。
づく、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー２０１
のアレイ２００の製造方法を説明する概略的な断面図
で、最後の図１７では、各薄膜アクチュエーテッドミラ
ー２０１は、２つの電極の間に１つの電気的変形可能部
が設けられたユニモフ構造（unimorph stracture）とな
っている。
【００２３】アレイ２００は、上面を有し、該上面の２
Ｍ×Ｎ個の接続端子２１４のアレイ、基板２１２及びＭ
×Ｎ個のトランジスタ（図示せず）のアレイを含む駆動
マトリックス２１０の用意から始まる。
Ｍ×Ｎ個の接続端子２１４のアレイ、基板２１２及びＭ
×Ｎ個のトランジスタ（図示せず）のアレイを含む駆動
マトリックス２１０の用意から始まる。
【００２４】その後、銅（Ｃｕ）あるいはニッケル（Ｎ
ｉ）のような金属、ＰＳＧあるいはポリシリコンからな
る薄膜犠牲層２２６が、接続端子２１４のアレイを完全
にカバーするように、駆動マトリックス２１０の上面に
１〜２μｍの厚さで形成される。この薄膜犠牲層２２６
が、金属からなる場合にはスパッタリング法あるいは真
空蒸着法を、ＰＳＧからなる場合にはスピンコーティン
グ法または化学蒸着（ＣＶＤ）法を、ポリシリコンから
なる場合にはＣＶＤ法を用いて形成される。
ｉ）のような金属、ＰＳＧあるいはポリシリコンからな
る薄膜犠牲層２２６が、接続端子２１４のアレイを完全
にカバーするように、駆動マトリックス２１０の上面に
１〜２μｍの厚さで形成される。この薄膜犠牲層２２６
が、金属からなる場合にはスパッタリング法あるいは真
空蒸着法を、ＰＳＧからなる場合にはスピンコーティン
グ法または化学蒸着（ＣＶＤ）法を、ポリシリコンから
なる場合にはＣＶＤ法を用いて形成される。
【００２５】その後、薄膜犠牲層２２６に、フォトリソ
グラフィー法を用いて、接続端子２１４の周囲に設けら
れる２Ｍ×Ｎ個の空スロット２２０のアレイが形成され
る。その結果、残っている薄膜犠牲層２２６と空スロッ
トとの間の境界で鋭いエッジが形成される。
グラフィー法を用いて、接続端子２１４の周囲に設けら
れる２Ｍ×Ｎ個の空スロット２２０のアレイが形成され
る。その結果、残っている薄膜犠牲層２２６と空スロッ
トとの間の境界で鋭いエッジが形成される。
【００２６】図８に示されているように、この鋭いエッ
ジは、通常のＲＴＡ（rapid thermal amneaing）方法を
用いて各々が丸く処理される。このＲＴＡ方法は、窒素
雰囲気内で１秒当たり４５〜５５℃で温度を上昇させ、
所要の温度１０００〜１５００℃の範囲まで上昇させる
過程と、３０〜６０秒の間該温度を維持する過程と、１
分当たり１００〜１５０℃で温度を下降させる過程とか
らなる。
ジは、通常のＲＴＡ（rapid thermal amneaing）方法を
用いて各々が丸く処理される。このＲＴＡ方法は、窒素
雰囲気内で１秒当たり４５〜５５℃で温度を上昇させ、
所要の温度１０００〜１５００℃の範囲まで上昇させる
過程と、３０〜６０秒の間該温度を維持する過程と、１
分当たり１００〜１５０℃で温度を下降させる過程とか
らなる。
【００２７】その後、図７に示すように、各空スロット
２２０には、スパッタリング法またはＣＶＤ法を用い
て、第１絶縁物質を充填することによって、支持部２２
４が形成される。
２２０には、スパッタリング法またはＣＶＤ法を用い
て、第１絶縁物質を充填することによって、支持部２２
４が形成される。
【００２８】その後、図１０に示すように、支持部２２
４と同一の物質、即ち、第１絶縁物質からなる弾性層２
６０が、ゾル−ゲル法、スパッタリング法またはＣＶＤ
法を用いて、薄膜犠牲層２２６及び支持部２２４の上に
０．１〜２μｍの厚さで形成される。
４と同一の物質、即ち、第１絶縁物質からなる弾性層２
６０が、ゾル−ゲル法、スパッタリング法またはＣＶＤ
法を用いて、薄膜犠牲層２２６及び支持部２２４の上に
０．１〜２μｍの厚さで形成される。
【００２９】次に、タングステン（Ｗ）などの金属から
なる２Ｍ×Ｎ個のコンジット２２２が形成される。各コ
ンジット２２２は、最初、エッチング法を用いて弾性層
２６０の上部から支持部２２４を貫通して接続端子２１
４の上部まで延在する２Ｍ×Ｎ個の孔（図示せず）のア
レイを形成した後、該孔内にＣＶＤ法を用いて金属を充
填することによって形成される。
なる２Ｍ×Ｎ個のコンジット２２２が形成される。各コ
ンジット２２２は、最初、エッチング法を用いて弾性層
２６０の上部から支持部２２４を貫通して接続端子２１
４の上部まで延在する２Ｍ×Ｎ個の孔（図示せず）のア
レイを形成した後、該孔内にＣＶＤ法を用いて金属を充
填することによって形成される。
【００３０】次に、白金（Ｐｔ）または白金／チタン
（Ｐｔ／Ｔｉ）のような導電性物質からなる第２薄膜層
（図示せず）が、スパッタリング法または真空蒸着法を
用いて、弾性層２６０及びコンジット２２２の上に０．
１〜２μｍの厚さで形成される。
（Ｐｔ／Ｔｉ）のような導電性物質からなる第２薄膜層
（図示せず）が、スパッタリング法または真空蒸着法を
用いて、弾性層２６０及びコンジット２２２の上に０．
１〜２μｍの厚さで形成される。
【００３１】ジルコン酸チタン酸鉛（ＰＺＴ）のような
圧電物質、またはＰＭＮ（lead magnesium niobate）の
ような電歪物質からなる電気的に変形可能な薄膜層（図
示せず）（以下、変形可能層と称す）が、ゾル−ゲル
法、ＣＶＤ法またはスパッタリング法を用いて、第２薄
膜層の上に０．１〜２μｍの厚さで形成される。その
後、この変形可能層は相転移が起こるように熱処理され
る。
圧電物質、またはＰＭＮ（lead magnesium niobate）の
ような電歪物質からなる電気的に変形可能な薄膜層（図
示せず）（以下、変形可能層と称す）が、ゾル−ゲル
法、ＣＶＤ法またはスパッタリング法を用いて、第２薄
膜層の上に０．１〜２μｍの厚さで形成される。その
後、この変形可能層は相転移が起こるように熱処理され
る。
【００３２】次に、図１１に示すように、フォトリソグ
ラフィー法またはレザー切断法を用いて、変形可能層は
Ｍ×Ｎ個の変形可能な薄膜部２７５（以下、変形可能部
と称す）のアレイに、第２薄膜層は第２薄膜電極２４５
のアレイに各々パターニングされる。弾性層２６０は、
支持部２２４の上部と第２薄膜電極２４５との間に介在
するように形成される。ここで、変形可能部２７５及び
第２薄膜電極２４５は各々２つの側面を有する。各第２
薄膜電極２４５は、コンジット２２２を通じて対応する
接続端子２１４と電気的に接続されており、薄膜アクチ
ュエーテッドミラー２０１で信号電極として用いられ
る。変形可能部２７５が十分薄いため、圧電物質からな
る場合には、薄膜アクチュエーテッドミラー２０１の駆
動の際、印加された電気信号に応じて分極可能であるの
で、変形可能部を別個に分極することは不要である。相
転移を起こすための熱処理は、Ｍ×Ｎ個の変形可能部２
７５のアレイの形成後にもできる。
ラフィー法またはレザー切断法を用いて、変形可能層は
Ｍ×Ｎ個の変形可能な薄膜部２７５（以下、変形可能部
と称す）のアレイに、第２薄膜層は第２薄膜電極２４５
のアレイに各々パターニングされる。弾性層２６０は、
支持部２２４の上部と第２薄膜電極２４５との間に介在
するように形成される。ここで、変形可能部２７５及び
第２薄膜電極２４５は各々２つの側面を有する。各第２
薄膜電極２４５は、コンジット２２２を通じて対応する
接続端子２１４と電気的に接続されており、薄膜アクチ
ュエーテッドミラー２０１で信号電極として用いられ
る。変形可能部２７５が十分薄いため、圧電物質からな
る場合には、薄膜アクチュエーテッドミラー２０１の駆
動の際、印加された電気信号に応じて分極可能であるの
で、変形可能部を別個に分極することは不要である。相
転移を起こすための熱処理は、Ｍ×Ｎ個の変形可能部２
７５のアレイの形成後にもできる。
【００３３】図１２に示すように、窒化シリコンのよう
な第２の絶縁物質からなる絶縁層２９０が、スパッタリ
ング法またはＣＶＤ法を用いて、各変形可能部２７５及
び第２薄膜電極２４５の２つの側面と共に、各変形可能
部２７５及び各弾性層２６０の上に０．１〜２μｍの厚
さで形成される。
な第２の絶縁物質からなる絶縁層２９０が、スパッタリ
ング法またはＣＶＤ法を用いて、各変形可能部２７５及
び第２薄膜電極２４５の２つの側面と共に、各変形可能
部２７５及び各弾性層２６０の上に０．１〜２μｍの厚
さで形成される。
【００３４】次に、図１３に示すように、乾式エッチン
グ法または湿式エッチング法を用いて、薄膜犠牲層２２
６が露出されるように、絶縁層２９０はＭ×Ｎ個の絶縁
部２９５のアレイに、弾性層２６０は、Ｍ×Ｎ個の弾性
部２６５のアレイに各々パターニングされる。
グ法または湿式エッチング法を用いて、薄膜犠牲層２２
６が露出されるように、絶縁層２９０はＭ×Ｎ個の絶縁
部２９５のアレイに、弾性層２６０は、Ｍ×Ｎ個の弾性
部２６５のアレイに各々パターニングされる。
【００３５】その後、薄膜犠牲層２２６が、フッ（佛）
化水素（ＨＦ）などのエッチング液を使用する湿式エッ
チング法を用いて取り除かれ、Ｍ×Ｎ個の準完成状態の
アクチュエータ２９９のアレイが形成される。この各々
の準完成状態のアクチュエータ２９９には駆動スペース
２２８が設けられている。
化水素（ＨＦ）などのエッチング液を使用する湿式エッ
チング法を用いて取り除かれ、Ｍ×Ｎ個の準完成状態の
アクチュエータ２９９のアレイが形成される。この各々
の準完成状態のアクチュエータ２９９には駆動スペース
２２８が設けられている。
【００３６】次に、図１４に示すように、ポリマーから
なるフォトレジスト層２８０が、スピンコーティング法
を用いて、準完成状態のアクチュエータ２９９の上に１
〜２μｍの厚さで形成される。この時に、駆動スペース
２２８内にもフォトレジストが充填される。
なるフォトレジスト層２８０が、スピンコーティング法
を用いて、準完成状態のアクチュエータ２９９の上に１
〜２μｍの厚さで形成される。この時に、駆動スペース
２２８内にもフォトレジストが充填される。
【００３７】その後、図１５に示すように、各々の準完
成状態のアクチュエータ２９９の上に形成されたフォト
レジスト層２８０の一部分及び絶縁部２９５の一部分
が、フォトリソグラフィー法を用いて、変形可能部２７
５が露出されるように取り除かれる。
成状態のアクチュエータ２９９の上に形成されたフォト
レジスト層２８０の一部分及び絶縁部２９５の一部分
が、フォトリソグラフィー法を用いて、変形可能部２７
５が露出されるように取り除かれる。
【００３８】その後、図１６に示すように、各々の準完
成状態のアクチュエータ２９９の絶縁部２９５の残りの
部分の上面のフォトレジスト層２８０の残余部分と、駆
動スペース２２８内に充填されたフォトレジストがプラ
ズマエッチング法を用いて引き続いて取り除かれること
によって、Ｍ×Ｎ個の準完成状態のアクチュエーテッド
ミラー２９８のアレイ２９７が形成される。
成状態のアクチュエータ２９９の絶縁部２９５の残りの
部分の上面のフォトレジスト層２８０の残余部分と、駆
動スペース２２８内に充填されたフォトレジストがプラ
ズマエッチング法を用いて引き続いて取り除かれること
によって、Ｍ×Ｎ個の準完成状態のアクチュエーテッド
ミラー２９８のアレイ２９７が形成される。
【００３９】次に、図１７に示すように、アルミニウム
（Ａｌ）または銀（Ａｇ）のような導電性及び光反射性
物質からなる第１薄膜電極２３０が、スパッタリング法
または真空蒸着法を用いて、各々の準完成状態のアクチ
ュエーテッドミラー２９８の上に０．１〜２μｍの厚さ
で形成される。その結果、Ｍ×Ｎ個の薄膜アクチュエー
テッドミラー２０１のアレイ２００が形成される。
（Ａｌ）または銀（Ａｇ）のような導電性及び光反射性
物質からなる第１薄膜電極２３０が、スパッタリング法
または真空蒸着法を用いて、各々の準完成状態のアクチ
ュエーテッドミラー２９８の上に０．１〜２μｍの厚さ
で形成される。その結果、Ｍ×Ｎ個の薄膜アクチュエー
テッドミラー２０１のアレイ２００が形成される。
【００４０】図１８乃至図１９には、本発明の他の実施
例に基づく、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー
３０１のアレイ３００の製造方法を説明する概略的な断
面図が示されている。
例に基づく、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー
３０１のアレイ３００の製造方法を説明する概略的な断
面図が示されている。
【００４１】図１５を再度参照すると、各々の準完成状
態のアクチュエータ２９９の上に形成されたフォトレジ
スト層２８０及び絶縁部２９５の部分を変形可能部２７
５が露出されるように取り除いた後、各々の準完成状態
のアクチュエータ２９９の絶縁部２９５の上に形成され
たフォトレジスト層２８０の残余部分と、駆動スペース
２２８内に充填されたフォトレジストとを引き続いて取
り除く。
態のアクチュエータ２９９の上に形成されたフォトレジ
スト層２８０及び絶縁部２９５の部分を変形可能部２７
５が露出されるように取り除いた後、各々の準完成状態
のアクチュエータ２９９の絶縁部２９５の上に形成され
たフォトレジスト層２８０の残余部分と、駆動スペース
２２８内に充填されたフォトレジストとを引き続いて取
り除く。
【００４２】その後、図１８に示すように、各々の準完
成状態のアクチュエータ２９９の弾性部２６５の上に形
成された絶縁部２９５の部分が、フォトリソグラフィー
法を用いて取り除かれることによって、Ｍ×Ｎ個の準完
成状態のアクチュエーテッドミラー４０３のアレイ４０
２が形成される。
成状態のアクチュエータ２９９の弾性部２６５の上に形
成された絶縁部２９５の部分が、フォトリソグラフィー
法を用いて取り除かれることによって、Ｍ×Ｎ個の準完
成状態のアクチュエーテッドミラー４０３のアレイ４０
２が形成される。
【００４３】その後、図１９に示すように、導電性及び
光反射性物質からなる第１薄膜電極２３０が、各々の準
完成状態のアクチュエーテッドミラー４０３の上に形成
されて、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー３０
１のアレイ３００が形成される。
光反射性物質からなる第１薄膜電極２３０が、各々の準
完成状態のアクチュエーテッドミラー４０３の上に形成
されて、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー３０
１のアレイ３００が形成される。
【００４４】上記において、本発明の製造方法により形
成された各薄膜アクチュエーテッドミラー２０１、３０
１はユニモフ構造になっているが、本発明は複数の電気
的に変形可能な薄膜層及び複数の電極層からなるバイモ
フ構造（bimorph structure）で薄膜アクチュエーテッ
ドミラーアレイを製造するのにも同一に適用することが
できる。
成された各薄膜アクチュエーテッドミラー２０１、３０
１はユニモフ構造になっているが、本発明は複数の電気
的に変形可能な薄膜層及び複数の電極層からなるバイモ
フ構造（bimorph structure）で薄膜アクチュエーテッ
ドミラーアレイを製造するのにも同一に適用することが
できる。
【００４５】更に、本発明の製造方法は、異なる幾何学
的構造からなる薄膜アクチュエーテッドミラーアレイを
製造することができるように変更することができる。
的構造からなる薄膜アクチュエーテッドミラーアレイを
製造することができるように変更することができる。
【００４６】図４には、本発明を用いて形成された薄膜
アクチュエーテッドミラー２０１のアレイ２００の斜視
図が一例として示されている。
アクチュエーテッドミラー２０１のアレイ２００の斜視
図が一例として示されている。
【００４７】上記において、本発明の特定な実施例につ
いて説明したが、本明細書に記載の特許請求の範囲を逸
脱することなく、当業者は種々の変更を加え得ることは
勿論である。
いて説明したが、本明細書に記載の特許請求の範囲を逸
脱することなく、当業者は種々の変更を加え得ることは
勿論である。
【００４８】
【発明の効果】従って、本発明によれば、薄膜犠牲層の
除去の際、薄膜層に加えられる化学的な損傷を軽減させ
ることができ、その製造過程中で薄膜保護層を設けず、
薄膜アクチュエーテッドミラーアレイを製造することが
できる。
除去の際、薄膜層に加えられる化学的な損傷を軽減させ
ることができ、その製造過程中で薄膜保護層を設けず、
薄膜アクチュエーテッドミラーアレイを製造することが
できる。
【図１】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイ１００の製造方法を説明する概略的な断面図。
ーアレイ１００の製造方法を説明する概略的な断面図。
【図２】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイ１００の製造方法を説明する概略的な断面図。
ーアレイ１００の製造方法を説明する概略的な断面図。
【図３】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイ１００の製造方法を説明する概略的な断面図。
ーアレイ１００の製造方法を説明する概略的な断面図。
【図４】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイ１００の製造方法を説明する概略的な断面図。
ーアレイ１００の製造方法を説明する概略的な断面図。
【図５】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイ１００の製造方法を説明する概略的な断面図。
ーアレイ１００の製造方法を説明する概略的な断面図。
【図６】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイ１００の製造方法を説明する概略的な断面図。
ーアレイ１００の製造方法を説明する概略的な断面図。
【図７】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイ１００の製造方法を説明する概略的な断面図。
ーアレイ１００の製造方法を説明する概略的な断面図。
【図８】本発明の一実施例によるＭ×Ｎ個の薄膜アクチ
ュエーテッドミラーアレイの製造方法を説明する概略的
な断面図。
ュエーテッドミラーアレイの製造方法を説明する概略的
な断面図。
【図９】本発明の一実施例によるＭ×Ｎ個の薄膜アクチ
ュエーテッドミラーアレイの製造方法を説明する概略的
な断面図。
ュエーテッドミラーアレイの製造方法を説明する概略的
な断面図。
【図１０】本発明の一実施例によるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
【図１１】本発明の一実施例によるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
【図１２】本発明の一実施例によるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
【図１３】本発明の一実施例によるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
【図１４】本発明の一実施例によるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
【図１５】本発明の一実施例によるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
【図１６】本発明の一実施例によるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
【図１７】本発明の一実施例によるＭ×Ｎ個の薄膜アク
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
チュエーテッドミラーアレイの製造方法を説明する概略
的な断面図。
【図１８】本発明の他の実施例によるＭ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイの製造方法を説明する概
略的な断面図。
クチュエーテッドミラーアレイの製造方法を説明する概
略的な断面図。
【図１９】本発明の他の実施例によるＭ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイの製造方法を説明する概
略的な断面図。
クチュエーテッドミラーアレイの製造方法を説明する概
略的な断面図。
【図２０】本発明を用いて形成された薄膜アクチュエー
テッドミラーアレイの斜視図。
テッドミラーアレイの斜視図。
１０ 薄膜アクチュエーテッドミラー １２ 基板 １４ 接続端子 ２０ 支持層 ２２ コンジット ２４ 支持部 ２８ 薄膜犠牲層 ３５ 第１薄膜電極 ４５ 第２薄膜電極 ６５ 弾性部 ７５ 変形可能部 １１０ アレイ １１１ 薄膜アクチュエーテッドミラー構造 ２００ 薄膜アクチュエーテッドミラー ２０１ 薄膜アクチュエーテッドミラーアレイ ２１０ 駆動マトリックス ２１２ 基板 ２１４ 接続端子 ２２２ コンジット ２２４ 支持部 ２２６ 薄膜犠牲層 ２２８ 駆動スペース ２３０ 第１薄膜電極 ２４５ 第２薄膜電極 ２６０ 弾性層 ２６５ 弾性部 ２７５ 変形可能部 ２８０ フォトレジスト層 ２９０ 絶縁層 ２９５ 絶縁部 ２９８ 準完成状態のアクチュエーテッドミラー ２９９ 準完成状態のアクチュエータ
Claims (13)
- 【請求項１】 光投射システムに用いられ、ユニモフ
構造（unimorph structure）からなるＭ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイ（Ｍ及びＮは正の整数）
の製造方法であって、 基板、トランジスタのアレイ及び前記基板の上面の接続
端子のアレイを有する駆動マトリックスを提供する第１
過程と、 前記駆動マトリックスの上面に、前記接続端子のアレイ
を完全にカバーするように薄膜犠牲層を形成する第２過
程と、 前記各接続端子の周囲に置かれる空スロットのアレイを
形成し、前記薄膜犠牲層との間の境界で鋭いエッジを形
成する第３過程と、 前記鋭いエッジを丸くする第４過程と、 前記空スロット内に第１絶縁物質を満たし、支持部を形
成する第５過程と、 前記支持部と前記薄膜犠牲層の上面に、前記支持部と同
一の物質からなる弾性層を形成する第６過程と、 前記各支持部に、前記弾性層の上部から前記各支持部を
貫通して対応する前記接続端子の上部まで各々が延在す
る複数のコンジットを形成する第７過程と、 前記弾性層及び前記各コンジットの上に、導電性物質か
らなる第２薄膜層を形成する第８過程と、 前記第２薄膜層の上に、電気的に変形可能な薄膜層を形
成する第９過程と、 前記電気的に変形可能な薄膜層と前記第２薄膜層の各々
が２つの側面を有し、かつ前記弾性層を介して前記支持
部の上に形成されるように、前記電気的に変形可能な薄
膜層をＭ×Ｎ個の電気的に変形可能な薄膜部のアレイ
に、前記第２薄膜層を第２薄膜電極のアレイに各々パタ
ーニングする第１０過程と、 前記電気的に変形可能な薄膜部及び前記第２薄膜電極の
前記２つの側面、及び前記変形可能な薄膜部の上に、第
２絶縁物質からなる絶縁層を形成する第１１過程と、 前記薄膜犠牲層が露出されるように前記絶縁層を絶縁部
のアレイに、前記弾性層を弾性部のアレイに各々パター
ニングする第１２過程と、 前記薄膜犠牲層を取り除いて、駆動スペースを有するＭ
×Ｎ個の準完成状態のアクチュエータを形成する第１３
過程と、 前記駆動スペース内にフォトレジストを満たすと共に、
前記Ｍ×Ｎ個の準完成状態のアクチュエータの上にフォ
トレジスト層を形成する第１４過程と、 前記各Ｍ×Ｎ個の準完成状態のアクチュエータの前記電
気的に変形可能な薄膜部の上に形成されたフォトレジス
ト層及び絶縁部の部分を取り除く第１５過程と、 前記各絶縁部の上に形成されたフォトレジスト層の残余
部分及び、前記駆動スペース内に満たされている前記フ
ォトレジストを取り除いて、Ｍ×Ｎ個の準完成状態のア
クチュエーテッドミラーアレイを形成する第１６過程
と、 前記各Ｍ×Ｎ個の準完成状態のアクチュエーテッドミラ
ーアレイの上に、導電性及び光反射性物質からなる第１
薄膜電極を形成して、Ｍ×Ｎ個の薄膜アクチュエーテッ
ドミラーアレイを形成する第１７過程とを含むことを特
徴とするＭ×Ｎ個の薄膜アクチュエーテッドミラーアレ
イの製造方法。 - 【請求項２】 前記鋭いエッジが、ＲＴＡ（Ｒａｐｉ
ｄ ＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）法を用いて丸
く処理されることを特徴とする請求項１に記載のＭ×Ｎ
個の薄膜アクチュエーテッドミラーアレイの製造方法。 - 【請求項３】 前記ＲＴＡ方法が、 窒素雰囲気内で、１０００℃〜１５００℃の温度まで１
秒当たり４５℃〜５５℃で温度を上昇させる過程と、 ３０秒〜６０秒の間、前記１０００℃〜１５００℃の温
度を維持する過程と、 １分当たり１００℃〜１５０℃で温度を下降させる過程
とを備えることを特徴とする請求項２に記載のＭ×Ｎ個
の薄膜アクチュエーテッドミラーアレイの製造方法。 - 【請求項４】 前記絶縁層が、０．１μｍ〜２μｍの
厚さで形成されることを特徴とする請求項１に記載のＭ
×Ｎ個の薄膜アクチュエーテッドミラーアレイの製造方
法。 - 【請求項５】 前記絶縁層が、スパッタリング法また
は化学蒸着（ＣＶＤ）法を用いて形成されることを特徴
とする請求項１に記載のＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法。 - 【請求項６】 前記第１及び第２絶縁物質が、同一の
物質からなることを特徴とする請求項１に記載のＭ×Ｎ
個の薄膜アクチュエーテッドミラーアレイの製造方法。 - 【請求項７】 前記フォトレジスト層が、ポリマーか
らなることを特徴とする請求項１に記載のＭ×Ｎ個の薄
膜アクチュエーテッドミラーアレイの製造方法。 - 【請求項８】 前記フォトレジスト層が、１μｍ〜２
μｍの厚さで形成されることを特徴とする請求項１に記
載のＭ×Ｎ個の薄膜アクチュエーテッドミラーアレイの
製造方法。 - 【請求項９】 前記フォトレジスト層が、スピンコー
ティング法を用いて形成されることを特徴とする請求項
１に記載のＭ×Ｎ個の薄膜アクチュエーテッドミラーア
レイの製造方法。 - 【請求項１０】 前記駆動スペース内に満たされたフ
ォトレジストが、プラズマエッチング法を用いて取り除
かれることを特徴とする請求項１に記載のＭ×Ｎ個の薄
膜アクチュエーテッドミラーアレイの製造方法。 - 【請求項１１】 前記各絶縁部の上に形成されたフォ
トレジスト層の前記残余部分及び前記駆動スペース内に
満たされているフォトレジストを取り除いた後、前記各
弾性部の上に形成された前記絶縁部の一部を取り除く過
程を、更に備えることを特徴とする請求項１に記載のＭ
×Ｎ個の薄膜アクチュエーテッドミラーアレイの製造方
法。 - 【請求項１２】 前記各薄膜アクチュエーテッドミラ
ーアレイが、バイモフ構造（bimorph structure）から
なることを特徴とする請求項１に記載のＭ×Ｎ個の薄膜
アクチュエーテッドミラーアレイの製造方法。 - 【請求項１３】 追加の前記電気的に変形可能な薄膜
層及び電極層を形成する過程を更に含むことを特徴とす
る請求項１２に記載のＭ×Ｎ個の薄膜アクチュエーテッ
ドミラーアレイの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994P34975 | 1994-12-19 | ||
| KR1019940034973A KR0179618B1 (ko) | 1994-12-19 | 1994-12-19 | 광로조절장치의 제조방법 |
| KR1019940034975A KR0179619B1 (ko) | 1994-12-19 | 1994-12-19 | 광로조절장치의 제조방법 |
| KR1994P34973 | 1994-12-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08248333A true JPH08248333A (ja) | 1996-09-27 |
Family
ID=26630776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7349281A Pending JPH08248333A (ja) | 1994-12-19 | 1995-12-19 | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5774256A (ja) |
| JP (1) | JPH08248333A (ja) |
| CN (1) | CN1135610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102809816A (zh) * | 2011-06-03 | 2012-12-05 | 株式会社日本显示器东 | 显示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6969635B2 (en) * | 2000-12-07 | 2005-11-29 | Reflectivity, Inc. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US6849471B2 (en) * | 2003-03-28 | 2005-02-01 | Reflectivity, Inc. | Barrier layers for microelectromechanical systems |
| US6136390A (en) * | 1996-12-11 | 2000-10-24 | Daewoo Electronics Co., Ltd. | Method for manufacturing a thin film actuatable mirror array having an enhanced structural integrity |
| US5949568A (en) * | 1996-12-30 | 1999-09-07 | Daewoo Electronics Co., Ltd. | Array of thin film actuated mirrors having a levelling member |
| US6965468B2 (en) * | 2003-07-03 | 2005-11-15 | Reflectivity, Inc | Micromirror array having reduced gap between adjacent micromirrors of the micromirror array |
| US20050070049A1 (en) * | 2003-09-29 | 2005-03-31 | Cheng S. J. | Method for fabricating wafer-level chip scale packages |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172262A (en) * | 1985-10-30 | 1992-12-15 | Texas Instruments Incorporated | Spatial light modulator and method |
-
1995
- 1995-12-13 US US08/571,567 patent/US5774256A/en not_active Expired - Fee Related
- 1995-12-19 CN CN95120413A patent/CN1135610A/zh active Pending
- 1995-12-19 JP JP7349281A patent/JPH08248333A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102809816A (zh) * | 2011-06-03 | 2012-12-05 | 株式会社日本显示器东 | 显示装置 |
| CN102809816B (zh) * | 2011-06-03 | 2014-12-31 | 皮克斯特隆尼斯有限公司 | 显示装置 |
| US9164275B2 (en) | 2011-06-03 | 2015-10-20 | Pixtronix, Inc. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1135610A (zh) | 1996-11-13 |
| US5774256A (en) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734271B2 (ja) | 薄膜アクチュエーテッドミラーのアレイ及びその製造方法 | |
| JPH09179042A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JP3764540B2 (ja) | 光投射システム用ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH10239601A (ja) | 薄膜型光路調節装置及びその製造方法 | |
| JPH08292382A (ja) | 薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH08248333A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH0868955A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH07301754A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレー及びその製造方法 | |
| JPH1082961A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JP3523881B2 (ja) | 低温度形成の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH09184988A (ja) | 薄膜アクチュエーテッドミラーアレイの製造方法 | |
| AU716014B2 (en) | Thin film actuated mirror array and method for the manufacture thereof | |
| JPH1062614A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH1082960A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH10206758A (ja) | 薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH0961734A (ja) | 薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JP3920351B2 (ja) | 光ピックアップシステム用薄膜アクチュエーテッドミラーアレイ | |
| JP3881697B2 (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH095607A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ、及びその製造方法 | |
| KR100207430B1 (ko) | 투사형 화상 표시 장치용 박막형 광로 조절 장치 | |
| KR0154923B1 (ko) | 광로 조절 장치의 제조방법 | |
| KR0154958B1 (ko) | 광로조절장치의 제조방법 | |
| JPH08278457A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| EP0810458A2 (en) | Array of thin film actuated mirrors and method for the manufacture thereof | |
| JP2002512701A (ja) | 薄膜型光路調節装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051220 |