JPH08236665A - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JPH08236665A JPH08236665A JP3951495A JP3951495A JPH08236665A JP H08236665 A JPH08236665 A JP H08236665A JP 3951495 A JP3951495 A JP 3951495A JP 3951495 A JP3951495 A JP 3951495A JP H08236665 A JPH08236665 A JP H08236665A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- hole
- resin
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は放熱特性を改良した樹脂封止型半導
体装置及びその製造方法に関する。 【構成】 樹脂基板１の上面側に設けたＩＣチップ９の
接続電極２と、下面側に設けた外部接続用のパッド電極
３とをスル−ホ−ル４を介して接続し、前記パッド電極
には半田パンプ１３を設けると共に前記樹脂基板の上面
を樹脂封止してなる半導体装置に於いて、前記樹脂基板
のＩＣチップ搭載部に貫通穴５０を設けると共に、該貫
通穴内に前記ＩＣチップを配設し、ＩＣチップの下面に
放熱用の半田バンプを設けた。 【効果】 放熱特性の改善とコストダウンと薄型化が可
能となった。
体装置及びその製造方法に関する。 【構成】 樹脂基板１の上面側に設けたＩＣチップ９の
接続電極２と、下面側に設けた外部接続用のパッド電極
３とをスル−ホ−ル４を介して接続し、前記パッド電極
には半田パンプ１３を設けると共に前記樹脂基板の上面
を樹脂封止してなる半導体装置に於いて、前記樹脂基板
のＩＣチップ搭載部に貫通穴５０を設けると共に、該貫
通穴内に前記ＩＣチップを配設し、ＩＣチップの下面に
放熱用の半田バンプを設けた。 【効果】 放熱特性の改善とコストダウンと薄型化が可
能となった。
Description
【０００１】
【産業上の利用分野】本発明は、放熱特性を改善した樹
脂封止型半導体装置及びその製造方法に関する。
脂封止型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、樹脂基板の上面側に設けたＩＣチ
ップの接続電極と、下面側に設けた外部接続用のパッド
電極とをスル−ホ−ルを介して接続し、前記パッド電極
には半田パンプを設けると共に前記樹脂基板の上面を樹
脂封止してなる樹脂封止型半導体装置が開発され、これ
らの半導体装置はプラスチック・ボ−ルグリッドアレイ
（以後ＰＢＧＡと略記する）の名称にて商品化されてい
る。然るに、上記ＰＢＧＡは従来のセラミックＢＧＡに
比較して低価格にて製造出来るというメリットがある反
面、放熱特性が悪い為、端子数が少なく放熱特性が問題
にならない小型のＰＢＧＡにその用途が限定されるとい
う欠点があった。
ップの接続電極と、下面側に設けた外部接続用のパッド
電極とをスル−ホ−ルを介して接続し、前記パッド電極
には半田パンプを設けると共に前記樹脂基板の上面を樹
脂封止してなる樹脂封止型半導体装置が開発され、これ
らの半導体装置はプラスチック・ボ−ルグリッドアレイ
（以後ＰＢＧＡと略記する）の名称にて商品化されてい
る。然るに、上記ＰＢＧＡは従来のセラミックＢＧＡに
比較して低価格にて製造出来るというメリットがある反
面、放熱特性が悪い為、端子数が少なく放熱特性が問題
にならない小型のＰＢＧＡにその用途が限定されるとい
う欠点があった。
【０００３】上記の欠点を解決する方法としては従来よ
り各種の提案があるが、特に回路基板の下面側に放熱す
る方式としては米国特許５、２８５、３５２号に開示が
ありその構成を図３により説明する。
り各種の提案があるが、特に回路基板の下面側に放熱す
る方式としては米国特許５、２８５、３５２号に開示が
ありその構成を図３により説明する。
【０００４】図３は回路基板の下面側に放熱機構を設け
たＰＢＧＡの断面図で、１は樹脂基板であり該樹脂基板
１の上面には接続電極２が、又下面側には外部接続用の
パッド電極３が形成され、前記樹脂基板１の上面側の接
続電極２と下面側のパッド電極３とはスル−ホ−ル４を
介して接続されている。更に樹脂基板１のＩＣチップ搭
載部には貫通穴５が形成され、該貫通穴５には熱伝導の
良い金属よりなる放熱ブロック６が埋設される事により
回路基板７が構成されている。
たＰＢＧＡの断面図で、１は樹脂基板であり該樹脂基板
１の上面には接続電極２が、又下面側には外部接続用の
パッド電極３が形成され、前記樹脂基板１の上面側の接
続電極２と下面側のパッド電極３とはスル−ホ−ル４を
介して接続されている。更に樹脂基板１のＩＣチップ搭
載部には貫通穴５が形成され、該貫通穴５には熱伝導の
良い金属よりなる放熱ブロック６が埋設される事により
回路基板７が構成されている。
【０００５】そして前記回路基板１の上面側のＩＣチッ
プ搭載部にはＩＣチップ９が熱伝導の良い接着材１０に
より固着されると共に前記ＩＣチップ９の各電極はボン
ディング・ワイヤ−１１によって前記接続電極２に接続
されている。更に回路基板７の上面側を封止樹脂１２に
より封止した後、回路基板７の下面側のパッド電極３と
前記放熱ブロック６の下面とに半田バンプ１３を形成す
る事によりＰＢＧＡ１５が完成する。
プ搭載部にはＩＣチップ９が熱伝導の良い接着材１０に
より固着されると共に前記ＩＣチップ９の各電極はボン
ディング・ワイヤ−１１によって前記接続電極２に接続
されている。更に回路基板７の上面側を封止樹脂１２に
より封止した後、回路基板７の下面側のパッド電極３と
前記放熱ブロック６の下面とに半田バンプ１３を形成す
る事によりＰＢＧＡ１５が完成する。
【０００６】上記構成を有するＰＢＧＡ１５は、図示し
ないマザ−ボ−ドに前記半田ボ−ル１３を溶融して実装
される事により、前記ＩＣチップ９に発生した発熱は熱
伝導の良い接着剤１０、放熱ブロック６、半田ボ−ル１
３を介してマザ−ボ−ド側に放出される。
ないマザ−ボ−ドに前記半田ボ−ル１３を溶融して実装
される事により、前記ＩＣチップ９に発生した発熱は熱
伝導の良い接着剤１０、放熱ブロック６、半田ボ−ル１
３を介してマザ−ボ−ド側に放出される。
【０００７】
【発明が解決しようとする課題】前記ＰＢＧＡ１５の構
成はＩＣチップの発熱を回路基板側に放出できる、とい
う点に於いて優れているが構成的には樹脂基板１の貫通
穴５に放熱ブロック６を整合して位置決めする方式であ
る為、樹脂基板１の厚さのバラツキや貫通穴５の加工制
度のバラツキの影響を受けやすく回路基板７の上面側及
び下面側の位置制度が安定せず、ＩＣチップ９の接着位
置や半田バンプ１３の形成高さが安定しないという問題
がある。
成はＩＣチップの発熱を回路基板側に放出できる、とい
う点に於いて優れているが構成的には樹脂基板１の貫通
穴５に放熱ブロック６を整合して位置決めする方式であ
る為、樹脂基板１の厚さのバラツキや貫通穴５の加工制
度のバラツキの影響を受けやすく回路基板７の上面側及
び下面側の位置制度が安定せず、ＩＣチップ９の接着位
置や半田バンプ１３の形成高さが安定しないという問題
がある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明の要旨は下記の通りである。両面銅張りした樹
脂基板の上面側に設けたＩＣチップの接続電極と、下面
側に設けた外部接続用のパッド電極とをスル−ホ−ルを
介して接続し、前記パッド電極には半田パンプを設ける
と共に前記樹脂基板の上面を樹脂封止してなる半導体装
置に於いて、前記樹脂基板のＩＣチップ搭載部に貫通穴
を設けると共に、該貫通穴内に前記ＩＣチップを配設
し、該ＩＣチップの下面に放熱用の半田バンプを設けた
事を特徴とする。
の本発明の要旨は下記の通りである。両面銅張りした樹
脂基板の上面側に設けたＩＣチップの接続電極と、下面
側に設けた外部接続用のパッド電極とをスル−ホ−ルを
介して接続し、前記パッド電極には半田パンプを設ける
と共に前記樹脂基板の上面を樹脂封止してなる半導体装
置に於いて、前記樹脂基板のＩＣチップ搭載部に貫通穴
を設けると共に、該貫通穴内に前記ＩＣチップを配設
し、該ＩＣチップの下面に放熱用の半田バンプを設けた
事を特徴とする。
【０００９】又、両面銅張りした樹脂基板の上面側に設
けたＩＣチップの接続電極と、下面側に設けた外部接続
用のパッド電極とをスル−ホ−ルを介して接続すると共
にＩＣチップ搭載部に貫通穴を設けた回路基板とＩＣチ
ップとを、前記回路基板の貫通穴内にＩＣチップを位置
決めした状態にて治具板に仮固定する工程と、前記ＩＣ
チップの電極と回路基板の接続電極とを接続する工程
と、前記回路基板の上面側を樹脂封止する工程と、前記
治具板を剥離する工程と、前記回路基板下面のパッド電
極と前記ＩＣチップの下面とに半田バンプを形成する工
程とを有する事を特徴とする。
けたＩＣチップの接続電極と、下面側に設けた外部接続
用のパッド電極とをスル−ホ−ルを介して接続すると共
にＩＣチップ搭載部に貫通穴を設けた回路基板とＩＣチ
ップとを、前記回路基板の貫通穴内にＩＣチップを位置
決めした状態にて治具板に仮固定する工程と、前記ＩＣ
チップの電極と回路基板の接続電極とを接続する工程
と、前記回路基板の上面側を樹脂封止する工程と、前記
治具板を剥離する工程と、前記回路基板下面のパッド電
極と前記ＩＣチップの下面とに半田バンプを形成する工
程とを有する事を特徴とする。
【００１０】
【実施例】図１は本発明の樹脂封止型半導体装置の実施
例であるＰＢＧＡの断面図であり図３に示すＰＢＧＡと
同一部材には同一番号を付し説明を省略する。図１に示
すＰＢＧＡ１５０に於いて図３にしめすＰＢＧＡ１５と
の違いは樹脂基板１の貫通穴５０をＩＣチップ９の径よ
りも大きく形成し、その貫通穴５０の中にＩＣチップ９
を直接配置すると共に、該ＩＣチップ９の裏面に放熱用
の半田バンプ１３を直接形成したことである。尚２０は
ＩＣチップ９の裏面と半田バンプ１３との密着力を改善
する為に塗布された銀ペ−スト層、２１は半田バンプ１
３の形成と回路基板７の防湿処理を兼ねたレジスト・フ
ィルムである。
例であるＰＢＧＡの断面図であり図３に示すＰＢＧＡと
同一部材には同一番号を付し説明を省略する。図１に示
すＰＢＧＡ１５０に於いて図３にしめすＰＢＧＡ１５と
の違いは樹脂基板１の貫通穴５０をＩＣチップ９の径よ
りも大きく形成し、その貫通穴５０の中にＩＣチップ９
を直接配置すると共に、該ＩＣチップ９の裏面に放熱用
の半田バンプ１３を直接形成したことである。尚２０は
ＩＣチップ９の裏面と半田バンプ１３との密着力を改善
する為に塗布された銀ペ−スト層、２１は半田バンプ１
３の形成と回路基板７の防湿処理を兼ねたレジスト・フ
ィルムである。
【００１１】次に図１に示すＰＢＧＡ５０の製造方法を
説明する。図２は図１に示すＰＢＧＡ５０の製造工程を
示す工程図であり、図１（ａ）は前記回路基板７の貫通
穴５０内に前記ＩＣチップ９を位置決めした状態にて、
前記回路基板７とＩＣチップ９とを熱可塑性のフィルム
状接着材４１により金属性の治具板４０に仮接着した状
態を示す仮接着工程であり、この状態では回路基板７の
下面側のパッド電極３はフィルム状接着材４１のなかに
食い込んだ状態となっている。
説明する。図２は図１に示すＰＢＧＡ５０の製造工程を
示す工程図であり、図１（ａ）は前記回路基板７の貫通
穴５０内に前記ＩＣチップ９を位置決めした状態にて、
前記回路基板７とＩＣチップ９とを熱可塑性のフィルム
状接着材４１により金属性の治具板４０に仮接着した状
態を示す仮接着工程であり、この状態では回路基板７の
下面側のパッド電極３はフィルム状接着材４１のなかに
食い込んだ状態となっている。
【００１２】図１（ｂ）はワイヤ−ボンデング工程とモ
−ルド工程とを示すものであり、前記ＩＣチップ９の電
極をボンデング・ワイヤ−１１により前記接続電極２に
接続した後、前記治具板４０ごと金型内にセットして射
出成形により封止樹脂１２を形成する。
−ルド工程とを示すものであり、前記ＩＣチップ９の電
極をボンデング・ワイヤ−１１により前記接続電極２に
接続した後、前記治具板４０ごと金型内にセットして射
出成形により封止樹脂１２を形成する。
【００１３】図１（ｃ）は治具板剥離工程と、ＩＣチッ
プ裏面処理工程とを示すものであり加熱処理によって熱
可塑性のフィルム状接着材４１を軟化させた状態にて前
記治具板４０を剥離し、しかる後ＩＣチップ９の裏面に
半田バンプとの密着力を良くする為の銀ペ−スト層２０
を塗布する。尚、前記ＩＣチップ９の裏面が金メッキ処
理されている場合は、金メッキ層が半田バンプとの密着
力が良い為、前記銀ペ−スト層２０の塗布工程を省略す
る事ができる。
プ裏面処理工程とを示すものであり加熱処理によって熱
可塑性のフィルム状接着材４１を軟化させた状態にて前
記治具板４０を剥離し、しかる後ＩＣチップ９の裏面に
半田バンプとの密着力を良くする為の銀ペ−スト層２０
を塗布する。尚、前記ＩＣチップ９の裏面が金メッキ処
理されている場合は、金メッキ層が半田バンプとの密着
力が良い為、前記銀ペ−スト層２０の塗布工程を省略す
る事ができる。
【００１４】更に前記図１に示す如く、回路基板７の下
面側に各パッド電極３及びＩＣチップ９の半田バンプ形
成部に円形の窓穴を有する耐熱性のレジスト・フィルム
２１を張り、該レジスト・フィルム２１の各窓穴に半田
ボ−ルを供給した後、加熱処理を行って半田バンプ１３
を形成する事によりＰＢＧＡ１５０が完成する。
面側に各パッド電極３及びＩＣチップ９の半田バンプ形
成部に円形の窓穴を有する耐熱性のレジスト・フィルム
２１を張り、該レジスト・フィルム２１の各窓穴に半田
ボ−ルを供給した後、加熱処理を行って半田バンプ１３
を形成する事によりＰＢＧＡ１５０が完成する。
【００１５】図４は本発明の他の実施例を示すＰＢＧＡ
の断面図であり、図１に示すＰＢＧＡと異なるのは、前
記封止樹脂１２に上放熱板６０をインサ−トモ−ルドし
た構成である。この構成によってＩＣチップ９より発生
した発熱は下面側の放熱用半田バンプ１３と上放熱板６
０との上下両方向に発散される為、更に放熱特性は改善
される。
の断面図であり、図１に示すＰＢＧＡと異なるのは、前
記封止樹脂１２に上放熱板６０をインサ−トモ−ルドし
た構成である。この構成によってＩＣチップ９より発生
した発熱は下面側の放熱用半田バンプ１３と上放熱板６
０との上下両方向に発散される為、更に放熱特性は改善
される。
【００１６】尚、前記各実施例ではモ−ルド工程として
射出成形による樹脂封止を示したが本願はこれに限定さ
れる物ではなく、例えば熱可塑性樹脂によるポッティン
グ等の技術によって封止樹脂を形成する事も本願の範囲
に含まれるものである。
射出成形による樹脂封止を示したが本願はこれに限定さ
れる物ではなく、例えば熱可塑性樹脂によるポッティン
グ等の技術によって封止樹脂を形成する事も本願の範囲
に含まれるものである。
【００１７】
【発明の効果】上記のごとく本発明によれば、ＩＣチッ
プが発生する発熱を回路基板の下面側より放出する方式
に於いて、従来の様な放熱ブロックを設けずに、ＩＣチ
ップの裏面より直接放熱する構成となっている為極めて
優れた放熱効果を奏すると共に放熱ブロックの廃止によ
るコストダウンができる。又、回路基板とＩＣチップと
の位置決めは治具板を用いて両者の底面位置をそろえる
事が出来る為、各位置精度を高めると共にその製造工程
を簡素化する事ができる。更に、ＩＣチップを回路基板
の貫通穴に完全に埋設する構造である為、その分だけＰ
ＢＧＡの薄型化が可能となる。
プが発生する発熱を回路基板の下面側より放出する方式
に於いて、従来の様な放熱ブロックを設けずに、ＩＣチ
ップの裏面より直接放熱する構成となっている為極めて
優れた放熱効果を奏すると共に放熱ブロックの廃止によ
るコストダウンができる。又、回路基板とＩＣチップと
の位置決めは治具板を用いて両者の底面位置をそろえる
事が出来る為、各位置精度を高めると共にその製造工程
を簡素化する事ができる。更に、ＩＣチップを回路基板
の貫通穴に完全に埋設する構造である為、その分だけＰ
ＢＧＡの薄型化が可能となる。
【図１】本発明の樹脂封止型半導体装置を示す断面図で
ある。
ある。
【図２】本発明の樹脂封止型半導体装置の製造工程を示
す工程図である。
す工程図である。
【図３】従来の樹脂封止型半導体装置を示す断面図であ
る。
る。
【図４】本発明の樹脂封止型半導体装置の他の実施例を
示す断面図である。
示す断面図である。
１ 樹脂基板 ３ パッド電極 ５、５０ 貫通穴 ７ 回路基板 ９ ＩＣチップ １２ 封止樹脂 １３ 半田バンプ １５、１５０ 樹脂封止型半導体装置
Claims (2)
- 【請求項１】 両面銅張りした樹脂基板の上面側に設け
たＩＣチップの接続電極と、下面側に設けた外部接続用
のパッド電極とをスル−ホ−ルを介して接続し、前記パ
ッド電極には半田パンプを設けると共に前記樹脂基板の
上面を樹脂封止してなる半導体装置に於いて、前記樹脂
基板のＩＣチップ搭載部に貫通穴を設けると共に、該貫
通穴内に前記ＩＣチップを配設し、該ＩＣチップの下面
に放熱用の半田バンプを設けた事を特徴とする樹脂封止
型半導体装置。 - 【請求項２】 両面銅張りした樹脂基板の上面側に設け
たＩＣチップの接続電極と、下面側に設けた外部接続用
のパッド電極とをスル−ホ−ルを介して接続すると共に
ＩＣチップ搭載部に貫通穴を設けた回路基板とＩＣチッ
プとを、前記回路基板の貫通穴内にＩＣチップを位置決
めした状態にて治具板に仮固定する工程と、前記ＩＣチ
ップの電極と回路基板の接続電極とを接続する工程と、
前記回路基板の上面側を樹脂封止する工程と、前記治具
板を剥離する工程と、前記回路基板下面のパッド電極と
前記ＩＣチップの下面とに半田バンプを形成する工程と
を有する事を特徴とする樹脂封止型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3951495A JP3655338B2 (ja) | 1995-02-28 | 1995-02-28 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3951495A JP3655338B2 (ja) | 1995-02-28 | 1995-02-28 | 樹脂封止型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236665A true JPH08236665A (ja) | 1996-09-13 |
| JP3655338B2 JP3655338B2 (ja) | 2005-06-02 |
Family
ID=12555160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3951495A Expired - Lifetime JP3655338B2 (ja) | 1995-02-28 | 1995-02-28 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3655338B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010018381A (ko) * | 1999-08-19 | 2001-03-05 | 마이클 디. 오브라이언 | 전도성 잉크를 이용한 회로 기판 및 이를 이용한 반도체 패키지 |
| US6377465B1 (en) * | 1999-01-14 | 2002-04-23 | Nec Corporation | Printing wiring board |
| JP2003078108A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Chem Co Ltd | 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 |
| KR100400826B1 (ko) * | 1999-08-24 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6791195B2 (en) | 2000-04-24 | 2004-09-14 | Nec Electronics Corporation | Semiconductor device and manufacturing method of the same |
| KR100878169B1 (ko) * | 2005-06-10 | 2009-01-12 | 샤프 가부시키가이샤 | 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조방법 |
| JP2010272734A (ja) * | 2009-05-22 | 2010-12-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
1995
- 1995-02-28 JP JP3951495A patent/JP3655338B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377465B1 (en) * | 1999-01-14 | 2002-04-23 | Nec Corporation | Printing wiring board |
| KR20010018381A (ko) * | 1999-08-19 | 2001-03-05 | 마이클 디. 오브라이언 | 전도성 잉크를 이용한 회로 기판 및 이를 이용한 반도체 패키지 |
| KR100400826B1 (ko) * | 1999-08-24 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6791195B2 (en) | 2000-04-24 | 2004-09-14 | Nec Electronics Corporation | Semiconductor device and manufacturing method of the same |
| JP2003078108A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Chem Co Ltd | 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 |
| KR100878169B1 (ko) * | 2005-06-10 | 2009-01-12 | 샤프 가부시키가이샤 | 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조방법 |
| US7723839B2 (en) | 2005-06-10 | 2010-05-25 | Sharp Kabushiki Kaisha | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device |
| JP2010272734A (ja) * | 2009-05-22 | 2010-12-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3655338B2 (ja) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JP3466785B2 (ja) | 半導体素子およびその形成方法 | |
| US7443022B2 (en) | Board-on-chip packages | |
| US6608388B2 (en) | Delamination-preventing substrate and semiconductor package with the same | |
| US20110140253A1 (en) | Dap ground bond enhancement | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| KR20050071637A (ko) | 광 센서 패키지 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| US20010042912A1 (en) | Dual-die integrated circuit package | |
| JPH10247701A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| TWI250623B (en) | Chip-under-tape package and process for manufacturing the same | |
| JP2002124627A (ja) | 半導体装置及びその製造方法 | |
| JPH09186272A (ja) | 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ | |
| JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050303 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |