[go: up one dir, main page]

JPH08222670A - Package for mounting semiconductor devices - Google Patents

Package for mounting semiconductor devices

Info

Publication number
JPH08222670A
JPH08222670A JP7027148A JP2714895A JPH08222670A JP H08222670 A JPH08222670 A JP H08222670A JP 7027148 A JP7027148 A JP 7027148A JP 2714895 A JP2714895 A JP 2714895A JP H08222670 A JPH08222670 A JP H08222670A
Authority
JP
Japan
Prior art keywords
package
aluminum nitride
substrate
sintered body
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7027148A
Other languages
Japanese (ja)
Inventor
Tokio Ogoshi
時夫 大越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP7027148A priority Critical patent/JPH08222670A/en
Publication of JPH08222670A publication Critical patent/JPH08222670A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 パッケージキャビティーの底板を両面に銅板
層を形成した窒化アルミニウム焼結体基板により構成す
ることにより、搭載される半導体素子からの熱の放散性
が高く且つ該半導体素子の熱衝撃による損傷を防止する
ことを可能とした半導体素子塔載用パッケージを提供す
る。 【構成】 枠状の回路基板2の一面に底板1を接合して
キャビティー3を形成したパッケージにおいて、該底板
1が、両面に銅板層4を形成した窒化アルミニウム焼結
体基板5により構成されたことを特徴とするパッケージ
である。
(57) [Abstract] [Objective] The bottom plate of the package cavity is made of an aluminum nitride sintered body substrate having copper plate layers formed on both sides, so that the heat dissipation from the mounted semiconductor element is high and Provided is a semiconductor device mounting package capable of preventing damage to the device due to thermal shock. In a package in which a bottom plate 1 is bonded to one surface of a frame-shaped circuit board 2 to form a cavity 3, the bottom plate 1 is composed of an aluminum nitride sintered body substrate 5 having copper plate layers 4 formed on both surfaces. It is a package characterized by that.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高発熱量を有し、且つ
大型の半導体素子を搭載する場合において特に有効な半
導体素子搭載用パッケージに関する。詳しくは、パッケ
ージキャビティーの底板を両面に銅板層を形成した窒化
アルミニウム焼結体基板により構成することにより、搭
載される半導体素子からの熱の放散性が高く且つ該半導
体素子の熱衝撃による損傷を防止することを可能とした
半導体素子塔載用パッケージである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor element mounting package which has a high heating value and is particularly effective when mounting a large semiconductor element. More specifically, by configuring the bottom plate of the package cavity with an aluminum nitride sintered body substrate having copper plate layers formed on both sides, the heat dissipation from the mounted semiconductor element is high and the semiconductor element is damaged by thermal shock. It is a semiconductor device mounting package that can prevent the above.

【0002】[0002]

【従来の技術】情報処理装置の高性能化、高速度化に伴
いそれを構成する半導体素子も高密度化、高集積化が急
激に進んでいる。マイクロプロセッサ、ゲートアレイ等
の半導体素子は500〜1000万トランジスタを集積
し、これに伴う半導体素子の大型化、高発熱化の傾向は
益々強まっている。
2. Description of the Related Art As the performance and speed of information processing devices have increased, the density and integration of the semiconductor elements forming them have been rapidly increasing. Semiconductor elements such as microprocessors and gate arrays are integrated with 5 to 10 million transistors, and accordingly, the trend toward larger semiconductor elements and higher heat generation is increasing.

【0003】従って、上記半導体素子を搭載する半導体
素子搭載用パッケージ(以下、単にパッケージという)
としては、該半導体素子より発生する熱を効率よく放散
し得る構造が要求される。
Therefore, a semiconductor element mounting package (hereinafter simply referred to as a package) on which the above semiconductor element is mounted is mounted.
As a result, a structure capable of efficiently dissipating the heat generated from the semiconductor element is required.

【0004】従来、半導体素子6より発生する熱を除去
することを目的としたパッケージの構造として、図2に
示すように、半導体素子とのワイアボンディング8のた
めの端子を含む信号、接地、電源等の回路が形成された
枠状の回路基板2の一面に、銅や銅合金あるいはアルミ
ニウムやアルミニウム合金等の金属板よりなる底板1を
接着層7を介して接合し、キャビティー3を構成したも
のが知られている。
As a conventional package structure for removing heat generated from the semiconductor element 6, as shown in FIG. 2, a signal including a terminal for wire bonding 8 with the semiconductor element, a ground, and a power source are provided. The bottom plate 1 made of a metal plate of copper, copper alloy, aluminum, aluminum alloy or the like is bonded to one surface of the frame-shaped circuit board 2 on which circuits such as Things are known.

【0005】上記パッケージにおいて、半導体素子6か
ら発生する熱は底板1に伝達、吸収されるとともに、吸
収された熱は該底板1の他方の面から大気中に放出され
る。
In the above package, the heat generated from the semiconductor element 6 is transferred to and absorbed in the bottom plate 1, and the absorbed heat is released into the atmosphere from the other surface of the bottom plate 1.

【0006】このようなパッケージにおいては、搭載さ
れた半導体素子6は、底板1と半導体素子6の熱膨張係
数の差を解消するため、上記接着層7として該熱膨張差
を吸収し得るゴム材質を使用したり、緩衝材機能を有す
るモリブデンのような金属を介在した構造が提案されて
いる。
In such a package, the mounted semiconductor element 6 has a rubber material capable of absorbing the difference in thermal expansion as the adhesive layer 7 in order to eliminate the difference in coefficient of thermal expansion between the bottom plate 1 and the semiconductor element 6. And a structure in which a metal such as molybdenum having a buffer function is interposed is proposed.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
ように金属を底板として接合したパッケージは、搭載す
る半導体素子6の大きさが5〜10mm角で、発熱3〜
10Wが実用上の限界である。即ち、半導体素子が大型
化、例えば10〜20mm角あるいはそれ以上の大型半
導体素子6を使用した場合、底板1’と導体素子6との
熱膨張係数差による熱伸縮の度合いが大きく、上記の接
着層7の材質によってこれを吸収するには限界があり、
半導体素子6の破壊或いは剥離を招くおそれが生じる。
However, in the package in which the metal is bonded as the bottom plate as described above, the size of the semiconductor element 6 to be mounted is 5 to 10 mm square, and the heat generation is 3 to 3.
10 W is the practical limit. That is, when the semiconductor element becomes large, for example, when a large semiconductor element 6 having a size of 10 to 20 mm square or more is used, the degree of thermal expansion and contraction due to the difference in thermal expansion coefficient between the bottom plate 1 ′ and the conductor element 6 is large, and the above-mentioned adhesion There is a limit to absorb this depending on the material of the layer 7,
The semiconductor element 6 may be broken or peeled off.

【0008】従って、高発熱、大型の半導体素子6を搭
載するパッケージにおいては、特に優れた熱放散性を有
すると共に該半導体素子6との熱膨張係数のマッチング
が重要な課題となっている。
Therefore, in a package in which a large-sized semiconductor element 6 with high heat generation is mounted, it is an important subject to have a particularly excellent heat dissipation property and to match the coefficient of thermal expansion with the semiconductor element 6.

【0009】[0009]

【課題を解決するための手段】本発明者らは、上記課題
を解決すべく鋭意研究を重ねた。その結果、パッケージ
のキャビティー底面を構成する底板として、窒化アルミ
ニウム焼結体の両面に銅板層を形成した窒化アルミニウ
ム焼結体基板(以下AlN−Cu基板という)を使用す
ることにより、該窒化アルミニウム焼結体基板の優れた
熱伝導性によって金属板である銅板の高い熱伝導性を損
なうことなく、該半導体素子との熱膨張係数のマッチン
グを図ることができ、高発熱で且つ大型の半導体素子の
パッケージとして非常に有効なヒートシンクを有するパ
ッケージを構成できることを見い出し、本発明を完成す
るに至った。
Means for Solving the Problems The inventors of the present invention have conducted extensive studies to solve the above problems. As a result, by using an aluminum nitride sintered body substrate (hereinafter referred to as “AlN—Cu substrate”) in which copper plate layers are formed on both surfaces of an aluminum nitride sintered body as a bottom plate constituting the bottom surface of the cavity of the package, It is possible to match the coefficient of thermal expansion with the semiconductor element without impairing the high thermal conductivity of the copper plate, which is a metal plate, due to the excellent thermal conductivity of the sintered body substrate, and the high heat generation and large-sized semiconductor element It was found that a package having a heat sink that is very effective as the above package can be constructed, and the present invention has been completed.

【0010】以下、添付図面に従って本発明を詳しく説
明するが、本発明はこれらの添付図面に限定されるもの
ではない。
The present invention will be described below in detail with reference to the accompanying drawings, but the present invention is not limited to these accompanying drawings.

【0011】図1は本発明の代表的な態様のパッケージ
を示す断面図である。
FIG. 1 is a sectional view showing a package of a typical embodiment of the present invention.

【0012】即ち、本発明のパッケージは、枠状の回路
基板2の一面に底板1を接合してキャビティー3を形成
したパッケージにおいて、該底板1が、両面に銅板層4
を形成した窒化アルミニウム焼結体基板5により構成さ
れたことを特徴とする。
That is, the package of the present invention is a package in which a bottom plate 1 is bonded to one surface of a frame-shaped circuit board 2 to form a cavity 3, and the bottom plate 1 has copper plate layers 4 on both surfaces.
It is characterized in that it is constituted by the aluminum nitride sintered body substrate 5 on which is formed.

【0013】本発明において、枠状の回路基板2は、パ
ッケージのキャビティー3の側壁を構成すると共に半導
体素子とのワイアボンディング8のための端子を含み、
半導体素子6への入出力信号ライン、供給電源層や接地
層あるいは電源ライン、接地ライン等、パッケージの構
成に必要な任意の回路15が形成されたものが特に制限
なく使用される。
In the present invention, the frame-shaped circuit board 2 constitutes a side wall of the cavity 3 of the package and includes terminals for wire bonding 8 with a semiconductor element.
An input / output signal line to / from the semiconductor element 6, a power supply layer, a ground layer, a power line, a ground line, and the like, on which an arbitrary circuit 15 necessary for the structure of the package is formed, are used without particular limitation.

【0014】また、枠状の回路基板2の材質も特に制限
されず、公知の材質を使用することができる。例えば、
アルミナ、窒化アルミニウム等のセラミック類、エポキ
シ樹脂、フェノール樹脂、フッ素樹脂等のプラスチック
類、ガラス、これらの複合材などが使用可能である。
The material of the frame-shaped circuit board 2 is not particularly limited, and known materials can be used. For example,
Ceramics such as alumina and aluminum nitride, plastics such as epoxy resin, phenol resin, and fluororesin, glass, and composite materials thereof can be used.

【0015】上記枠状の回路基板2について、具体的態
様を更に詳しく説明すれば、枠状の回路基板をセラミッ
ク類を使用して構成する場合、該セラミック類を焼結し
て得られる枠状の基板に、銅、銀等の金属粉を導電性物
質とするペーストを印刷後、硬化して形成する態様、高
融点金属を使用したペーストを印刷後、焼結させてメタ
ライズ層を形成することにより前記回路を設け、各基板
を公知の樹脂系接着剤により接合して多層化するか、或
いは該セラミック類を焼結して得られる、複数の枠状の
基板間に、信号層、接地層、電源層を樹脂系接着材を介
して積層することにより、図1に示す枠状の回路基板2
を構成する態様、セラミック類のグリーンシートに高融
点金属を使用したペーストを印刷後、これらのグリーン
シートを積層して同時焼結を行うことにより、接合して
多層化することにより、図1に示す枠状の回路基板2を
構成する態様等が一般的である。上記の各種ペースト、
樹脂系接着剤等は公知のものが特に制限なく使用され、
また、焼結条件等の各種条件も公知の条件が特に制限な
く採用することができる。
With respect to the frame-shaped circuit board 2, a specific embodiment will be described in more detail. When the frame-shaped circuit board is made of ceramics, the frame-shaped circuit board 2 is obtained by sintering the ceramics. Formed by printing a paste containing a metal powder of copper, silver or the like as a conductive substance on the substrate and then curing the paste, and printing the paste using a refractory metal and then sintering to form a metallized layer. The circuit is provided by, and each substrate is joined by a known resin adhesive to form a multilayer, or the ceramics are sintered to obtain a signal layer and a ground layer between a plurality of frame-shaped substrates. The frame-shaped circuit board 2 shown in FIG. 1 is obtained by stacking the power supply layers with a resin adhesive.
1 is formed by printing a paste using a refractory metal on a green sheet of ceramics, stacking these green sheets and performing simultaneous sintering, thereby joining and forming a multilayer structure. A general mode is one in which the frame-shaped circuit board 2 shown is configured. Various pastes above,
Known resin-based adhesives are used without particular limitation,
In addition, various known conditions such as sintering conditions can be adopted without particular limitation.

【0016】また、枠状の回路基板をプラスチック類を
使用して構成する場合、ガラスエポキシ、BTレジン及
び紙フェノール等が基材となっている銅張り基板にエッ
チング等の加工を施して必要な回路を形成し、必要に応
じて、これらの基板を樹脂系接着剤を介して積層して、
図1に示すような枠状の回路基板2を形成する態様等が
挙げられる。
When the frame-shaped circuit board is made of plastics, it is necessary to perform etching or the like on a copper-clad board having glass epoxy, BT resin, paper phenol, etc. as a base material. A circuit is formed, and if necessary, these substrates are laminated with a resin adhesive,
Examples include a mode in which the frame-shaped circuit board 2 as shown in FIG. 1 is formed.

【0017】上記枠状の回路基板において、電源層や接
地層はパッケージの電気的特性、例えば、インダクタン
スの低減化等を実現するため面状に形成すること、信号
ライン同士の緩衝(クロストーク)を阻止するような公
知の回路設計を行うことなどが望ましい。
In the frame-shaped circuit board, the power supply layer and the ground layer are formed in a planar shape in order to realize electrical characteristics of the package, for example, reduction of inductance, and buffering (crosstalk) between signal lines. It is desirable to perform a known circuit design that prevents the above.

【0018】また、図1には回路15の外部接続端子を
パッケージの側面に設けた態様を示したが、かかる端子
の取出構造は、他の公知のパッケージの構造をも制限な
く採用することができる。例えば、ピングリッドアレ
イ、ボールグリッドアレイの構造も採用することが可能
である。
Although FIG. 1 shows a mode in which the external connection terminal of the circuit 15 is provided on the side surface of the package, the structure for taking out such a terminal can adopt the structure of other known packages without limitation. it can. For example, a pin grid array structure or a ball grid array structure can also be adopted.

【0019】本発明のパッケージは、上記枠状の回路基
板2の一面に底板1を接合してキャビティー3が形成さ
れる。
In the package of the present invention, the bottom plate 1 is joined to one surface of the frame-shaped circuit board 2 to form the cavity 3.

【0020】本発明の最大の特徴は、上記底板1をAl
N−Cu基板によって構成することにある。かかるAl
N−Cu基板は、両面に銅板層を形成した窒化アルミニ
ウム焼結体基板により構成されていれば特に制限されな
いが、良好なヒートシンクを形成するためには、該窒化
アルミニウム焼結体基板5は、熱伝導率が100W/m
・k以上、好ましくは150W/m・k以上のものが推
奨される。そして、これらの窒化アルミニウム焼結体の
中から搭載する半導体素子6の発熱特性等を考慮して適
当な特性を有する窒化アルミニウム焼結体を選択して使
用すればよい。
The greatest feature of the present invention is that the bottom plate 1 is made of Al.
It is composed of an N-Cu substrate. Such Al
The N-Cu substrate is not particularly limited as long as it is composed of an aluminum nitride sintered body substrate having copper plate layers formed on both surfaces, but in order to form a good heat sink, the aluminum nitride sintered body substrate 5 is Thermal conductivity is 100 W / m
・ K or more, preferably 150 W / m · k or more is recommended. Then, from among these aluminum nitride sintered bodies, an aluminum nitride sintered body having appropriate characteristics may be selected and used in consideration of the heat generation characteristics of the semiconductor element 6 to be mounted.

【0021】上記窒化アルミニウム焼結体の製造方法
は、窒化アルミニウム粉末を焼結助剤の存在下に焼結す
る公知の方法が制限なく採用される。該助剤として、例
えば、CaO、Y23等が好適に使用される。また、窒
化アルミニウム粉末には、WO3、MoO3、V23等の
着色性化合物が含まれてもよい。上記窒化アルミニウム
焼結体基板5は、高熱伝導を有すると共に、熱膨張係数
がシリコン半導体素子、ガリウム−ヒ素半導体素子、イ
ンジウム−リン半導体素子等の半導体素子の熱膨張係数
(4×10-6/℃〜7×10-6/℃)に近いため、その
両面に銅板層を形成することにより、該銅板層の熱伝導
率を維持しながら、その熱膨張を制限して半導体素子と
のマッチングを図ることが可能となった。
As the method for producing the aluminum nitride sintered body, a known method of sintering aluminum nitride powder in the presence of a sintering aid is adopted without limitation. As the auxiliary agent, for example, CaO, Y 2 O 3 or the like is preferably used. Further, the aluminum nitride powder may contain a coloring compound such as WO 3 , MoO 3 , and V 2 O 3 . The aluminum nitride sintered body substrate 5 has a high thermal conductivity and a thermal expansion coefficient of a semiconductor element such as a silicon semiconductor element, a gallium-arsenic semiconductor element, an indium-phosphorus semiconductor element (4 × 10 −6 / C. to 7 × 10 −6 / ° C.), the copper plate layers are formed on both surfaces of the copper plate layer so that the thermal conductivity of the copper plate layer is maintained and the thermal expansion of the copper plate layer is limited to match the semiconductor element. It has become possible to plan.

【0022】本発明において、銅板層4の材質は、銅単
独或いは銅の熱伝導性を著しく低下させない範囲で他の
金属を含有するものが特に制限なく使用される。例え
ば、伸銅品と称される無酸素銅、タフピッチ銅、リン脱
酸銅等、あるいは展伸用銅合金であるCu−Fe−Zn
−P系合金(C−194)、Cu−Zr系合金(C−1
51等)、Cu−Sn系合金(EFTEC−3S等)、
Cu−Ni(白銅)等があげられる。上記銅合金として
は、熱伝導率が約300W/m・K以上の組成のものが
好適である。
In the present invention, as the material of the copper plate layer 4, copper alone or a material containing other metal is used without particular limitation as long as the thermal conductivity of copper is not significantly reduced. For example, oxygen-free copper, tough pitch copper, phosphorous deoxidized copper, etc., which are called copper rolled products, or Cu-Fe-Zn which is a wrought copper alloy.
-P-based alloy (C-194), Cu-Zr-based alloy (C-1
51 etc.), Cu-Sn based alloys (EFTEC-3S etc.),
Cu-Ni (white copper) etc. are mentioned. As the copper alloy, one having a composition having a thermal conductivity of about 300 W / m · K or more is suitable.

【0023】上記銅板層を構成する銅は、高熱伝導性金
属材料であり、窒化アルミニウム焼結体の約2倍の熱伝
導率を有するため、熱放散性において有効に作用し、A
lN−Cu基板の熱放散性を高度に発揮させることが可
能である。即ち、ヒートシンクとしての熱放散性の観点
から見ると、半導体素子6からの熱を、より早く吸収
し、且つ吸収した熱をより早く大気中や冷媒中に放出す
ることであり、半導体素子6の大きさにも依存するが、
大きさ、発熱量が一定ならば、半導体素子6からの発生
熱の熱放散性はヒートシンクの熱伝導率及び大気あるい
は冷却媒体に接触するヒートシンク表面の面積に主に依
存することになり、本発明は、熱伝導の高い窒化アルミ
ニウム焼結体基板5表面に、更に熱伝導の高い銅板層4
を形成することにより、高い熱放散性を発揮するのであ
る。
The copper constituting the copper plate layer is a metal material having a high thermal conductivity, and has a thermal conductivity about twice as high as that of the aluminum nitride sintered body. Therefore, the copper effectively acts in heat dissipation.
It is possible to highly exhibit the heat dissipation of the 1N-Cu substrate. That is, from the viewpoint of heat dissipation as a heat sink, it means that the heat from the semiconductor element 6 is absorbed faster, and the absorbed heat is released to the atmosphere or the refrigerant faster. Depending on the size,
If the size and the calorific value are constant, the heat dissipation of the heat generated from the semiconductor element 6 mainly depends on the heat conductivity of the heat sink and the area of the heat sink surface in contact with the atmosphere or the cooling medium. On the surface of the aluminum nitride sintered body substrate 5 having high heat conductivity, and the copper plate layer 4 having higher heat conductivity.
By forming, a high heat dissipation property is exhibited.

【0024】但し、本発明者らの実験によれば、AlN
−Cu基板において、銅板層4の厚さが窒化アルミニウ
ム焼結体基板5に比べ極端に大きくなった場合、窒化ア
ルミニウム焼結体基板5に銅板層4を形成する過程やヒ
ートサイクルの過程で窒化アルミニウム焼結体基板5に
クラックが発生し易くなり、製品の歩留りが低下するお
それがある。また、逆に、窒化アルミニウム焼結体基板
5の厚さが銅板層4の厚さに比べ極端に大きくなった場
合、AlN−Cu基板の熱伝導性が低下する傾向があ
る。
However, according to the experiments by the present inventors, AlN
In the Cu substrate, when the thickness of the copper plate layer 4 is extremely larger than that of the aluminum nitride sintered body substrate 5, nitriding is performed in the process of forming the copper plate layer 4 on the aluminum nitride sintered body substrate 5 and the heat cycle process. Cracks are likely to occur in the aluminum sintered body substrate 5, and the product yield may be reduced. On the contrary, when the thickness of the aluminum nitride sintered body substrate 5 becomes extremely larger than the thickness of the copper plate layer 4, the thermal conductivity of the AlN-Cu substrate tends to decrease.

【0025】従って本発明においては、銅板層4の合計
厚み(TCu)に対する窒化アルミニウム焼結体5の厚み
(TAlN)との比(TCu/TAlN比)が0.1〜1の範囲
が好適である。より好ましくは、0.3〜0.8の範囲
である。例えば、窒化アルミニウム焼結体5の厚さ(T
AlN)が0.6mmの場合、銅板層4の合計厚みは10
0μm〜600μm、好ましくは、200μm〜400
μmが好適である。
Therefore, in the present invention, the ratio (TCu / TAlN ratio) of the total thickness (TCu) of the copper plate layer 4 to the thickness (TAlN) of the aluminum nitride sintered body 5 is preferably in the range of 0.1 to 1. is there. More preferably, it is in the range of 0.3 to 0.8. For example, the thickness of the aluminum nitride sintered body 5 (T
When AlN) is 0.6 mm, the total thickness of the copper plate layer 4 is 10
0 μm to 600 μm, preferably 200 μm to 400
μm is preferred.

【0026】上記AlN−Cu基板において、TCu/T
AlN比が1を越える場合は、窒化アルミニウム焼結体5
に対する残留応力が増加し、その応力により窒化アルミ
ニウム焼結体基板5ののクラック等の破壊を招く場合が
あり、一方、TCu/TAlN比が0.2未満の場合、ヒー
トシンクの熱抵抗は窒化アルミニウム焼結体基板の熱伝
導率に大きく支配されるようになり、その結果銅板層4
内の横方向(平面方向)の熱抵抗も必然的に大きくなり
易い。
In the above AlN-Cu substrate, TCu / T
If the AlN ratio exceeds 1, aluminum nitride sintered body 5
The residual stress to the aluminum nitride sintered body 5 may increase, and the stress may lead to the destruction of the aluminum nitride sintered body substrate 5 such as cracks. On the other hand, when the TCu / TAlN ratio is less than 0.2, the heat resistance of the heat sink is aluminum nitride. As a result, the thermal conductivity of the sintered substrate is largely controlled, and as a result, the copper plate layer 4
The thermal resistance in the lateral direction (planar direction) inevitably tends to increase.

【0027】また、熱伝達の観点からすれば、ヒートシ
ンク全体の厚さが薄いほど半導体素子6からの熱をヒー
トシンク表面に早く伝達することができるが、ヒートシ
ンクの機械的強度が低下し、パッケージの信頼性を損な
う恐れがあるため、AlN−Cu基板の厚さは、0.2
〜10mm、好ましくは0.5〜5mmの範囲とするこ
とが好ましい。
From the viewpoint of heat transfer, the thinner the heat sink is, the faster the heat from the semiconductor element 6 can be transferred to the surface of the heat sink. However, the mechanical strength of the heat sink is lowered, and the heat of the package is reduced. Since the reliability may be impaired, the thickness of the AlN-Cu substrate is 0.2.
It is preferable that the thickness is in the range of 10 to 10 mm, preferably 0.5 to 5 mm.

【0028】また、上記AlN−Cu基板において、窒
化アルミニウム焼結体5表裏に形成する銅板層4の厚さ
の相違や形成する銅板層4の面積やパターンの相違は、
銅板形成後の窒化アルミニウム焼結体5基板の反りに影
響を及ぼし易い。そのため、上記の範囲内において、表
裏対象的に銅板層4の形成が最も好ましい。また、必要
により、銅板表面は一般に知られているメッケルメッキ
あるいは金メッキを施すことはなんら問題なく実施でき
る。
In the AlN-Cu substrate, the difference in thickness of the copper plate layer 4 formed on the front and back of the aluminum nitride sintered body 5 and the difference in area and pattern of the copper plate layer 4 formed are as follows.
The warp of the aluminum nitride sintered body 5 substrate after forming the copper plate is likely to be affected. Therefore, within the above range, it is most preferable to form the copper plate layer 4 symmetrically between the front and back. If necessary, the surface of the copper plate may be plated with Meckel or gold, which is generally known, without any problem.

【0029】本発明において、上記AlN−Cu基板、
即ち、両面に銅板層4を形成した窒化アルミニウム焼結
体基板5は、公知の接合方法が特に制限なく採用され
る。例えば、活性金属を含むロウ材の融点以上の温度に
おいて、銅板と窒化アルミニウム焼結体基板とを該ロウ
材を介して圧接せしめた後、冷却する方法が一般的であ
る。上記活性金属としては、TiやZr、Hf等が使用
され、その添加量はロウ材に対して0.1〜20重量%
が適当である。また、ロウ材としては、Ag−Cu系の
ロウ材が一般に好適である。
In the present invention, the above AlN-Cu substrate,
That is, as the aluminum nitride sintered body substrate 5 having the copper plate layers 4 formed on both surfaces thereof, a known bonding method is adopted without particular limitation. For example, a method is generally used in which a copper plate and an aluminum nitride sintered body substrate are pressed against each other at a temperature equal to or higher than the melting point of a brazing material containing an active metal via the brazing material and then cooled. As the active metal, Ti, Zr, Hf, etc. are used, and the addition amount thereof is 0.1 to 20% by weight with respect to the brazing material.
Is appropriate. Moreover, as the brazing material, an Ag—Cu based brazing material is generally suitable.

【0030】本発明において、AlN−Cu基板と前記
した枠状の回路基板2との接合は、公知の技術が制限な
く用いられる。この場合、枠状の回路基板2の熱膨張係
数等の熱的性質、機械的強度あるいはパッケージの使用
環境等を考慮して接着層7’の種類、接合方法を適宜決
定すればよい。
In the present invention, known techniques are used without limitation for joining the AlN-Cu substrate and the frame-shaped circuit substrate 2 described above. In this case, the type of the adhesive layer 7'and the joining method may be appropriately determined in consideration of the thermal properties such as the thermal expansion coefficient of the frame-shaped circuit board 2, the mechanical strength, the usage environment of the package, and the like.

【0031】また、枠状の回路基板2が、エポキシ樹
脂、フェノール樹脂等のプラスチック類を基材とする場
合或いはアルミナ等のセラミック類を使用する場合のよ
うに、AlN−Cu基板との熱膨張率差が大きい場合
は、接合に使用する接着剤層7’として弾性を有し且つ
接着強度の強いものを使用することが好ましい。特に、
25℃における弾性率が10kg/mm2以下、好まし
くは5kg/mm2以下、回路基板とAlN−Cu基板
との割裂強度が1kg/mm2以上、好ましくは、2k
g/mm2以上のものを使用することが推奨される。か
かる接着剤としては、ヘキサフルオロプロピレン−フッ
化ビニリデンを主体とした共重合体を成分とするフッ素
ゴム系接着剤、シラン或いはオルガノポリシロキサンを
主成分とするシリコーンオイルに架橋剤、シランカップ
リング剤などの接着性付与剤を混合したシリコーンゴム
系接着剤等が好適に使用される。上記シリコーンゴム系
接着剤は、特に反応副生物の生成が少ない熱硬化型のも
のが好適に使用される。
Further, as in the case where the frame-shaped circuit board 2 uses plastics such as epoxy resin and phenol resin as a base material or uses ceramics such as alumina, thermal expansion with the AlN-Cu substrate is performed. When the rate difference is large, it is preferable to use an adhesive layer 7 ′ used for bonding that has elasticity and strong adhesive strength. In particular,
The elastic modulus at 25 ° C. is 10 kg / mm 2 or less, preferably 5 kg / mm 2 or less, and the splitting strength between the circuit board and the AlN—Cu substrate is 1 kg / mm 2 or more, preferably 2 k.
It is recommended to use g / mm 2 or more. As such an adhesive, a fluororubber adhesive containing a copolymer mainly composed of hexafluoropropylene-vinylidene fluoride as a component, a silicone oil containing silane or organopolysiloxane as a main component, a cross-linking agent, and a silane coupling agent. A silicone rubber-based adhesive or the like mixed with an adhesiveness-imparting agent such as As the above-mentioned silicone rubber-based adhesive, a thermosetting type adhesive that produces less reaction by-products is preferably used.

【0032】尚、上記割裂強度は、40mm角の正方形
状で厚み0.8mmの平板状の板状試料に、長さ20m
m×幅3mm×厚さ0.8mmの短冊状試料を5mm×
3mmの平面部分で重なるように接着剤で接着し、該短
冊状試料の接着されていない残りの15mm×3mmの
部分を40mm角の板状試料面に対して90度方向に引
っ張り、試料同士を引き裂くことにより接着力を測定
し、その後接着部分の面積(本発明では5mm×3mm
=0.15cm2)を求め、単位面積当たりの強度に換
算することで算出した値である。
The above-mentioned splitting strength is 20 m in length for a 40 mm square square flat plate sample 0.8 mm thick.
m × width 3 mm × thickness 0.8 mm strip sample 5 mm ×
The strip-shaped sample was adhered with an adhesive so as to be overlapped with each other on a flat surface portion of 3 mm, and the remaining 15 mm × 3 mm portion of the strip-shaped sample which was not adhered was pulled in a 90 ° direction with respect to a plate-shaped sample surface of 40 mm square, and the samples were joined together. The adhesive force was measured by tearing, and then the area of the bonded portion (5 mm × 3 mm in the present invention)
= 0.15 cm 2 ) and converted into strength per unit area.

【0033】本発明のパッケージは、上記構成を満足す
るものであれば、他の構造は特に制限されるものではな
い。
The structure of the package of the present invention is not particularly limited as long as it satisfies the above constitution.

【0034】好適な態様を例示すれば、パッケージの底
板を形成するAlN−Cu基板の裏面に、より高い放熱
機能を有する放熱器を信頼性高く付加することができ
る。
In a preferred embodiment, a radiator having a higher heat radiation function can be added to the back surface of the AlN-Cu substrate forming the bottom plate of the package with high reliability.

【0035】即ち、図3に示すようにフィン形状等の放
熱器11をAlN−Cu基板よりなる底板に接合する態
様が挙げられる。この場合の接合は熱抵抗を高くする樹
脂系接着剤を用いた接合より、機械的に固定することが
好ましい。即ち、銅板層4である金属面にボルト12等
を一般に知られているハンダ付け(例えば、Pb−Sn
系、Au−Sn系のハンダ等)或いはロウ付け(例え
ば、JIS Z 3261−1985に示される銀ロウ
等、特にBAg−8、BAg−18、BAg−29が最
も好適)等により固定することができ、その後放熱器1
1をナット13等により直接固定することができる。ま
たさらに、窒化アルミニウム焼結体5基板の銅板層4に
直接放熱器11をスポット溶接、抵抗溶接等やハンダ付
け等で固定することができ結果的に熱抵抗の大きい放熱
器固定用樹脂の介在あるいは固定するためのパッケージ
以外の領域に固定治具や部材の使用を無くすことができ
る。
That is, as shown in FIG. 3, there is a mode in which the fin-shaped radiator 11 is joined to the bottom plate made of an AlN--Cu substrate. In this case, it is preferable that the joining is mechanically fixed, rather than the joining using a resin adhesive that increases the heat resistance. That is, generally known soldering (for example, Pb-Sn) of the bolt 12 or the like is performed on the metal surface which is the copper plate layer 4.
System, Au—Sn system solder, etc.) or brazing (for example, silver braze shown in JIS Z 3261-1985, particularly BAg-8, BAg-18, BAg-29 is most preferable). Done, then radiator 1
1 can be directly fixed by a nut 13 or the like. Furthermore, the radiator 11 can be directly fixed to the copper plate layer 4 of the aluminum nitride sintered body 5 substrate by spot welding, resistance welding or soldering, and as a result, a resin for fixing the radiator having a large thermal resistance is interposed. Alternatively, it is possible to eliminate the use of a fixing jig or member in a region other than the package for fixing.

【0036】尚、金属面に付けるボルト等やハンダ材、
ロー材等の固定材料14あるいは付加する放熱器11
は、窒化アルミニウム焼結体5基板の熱膨張係数や機械
的強度を考慮し、熱膨張係数差の小さい固定材料の選定
がより好ましい。
It should be noted that bolts and solder materials to be attached to the metal surface,
Fixing material 14 such as brazing material or additional radiator 11
In consideration of the thermal expansion coefficient and mechanical strength of the aluminum nitride sintered body 5 substrate, it is more preferable to select a fixing material having a small difference in thermal expansion coefficient.

【0037】さらに、本発明のパッケージは、一般に知
られている樹脂モールドタイプのパッケージと同様、ワ
イヤーボンディング8を施した半導体素子6及び外部接
続用端子と共に、キャビティー内に公知の封止用樹脂9
によってモールディングを施すことも可能である。
Further, the package of the present invention is similar to a generally known resin mold type package, together with the semiconductor element 6 to which the wire bonding 8 is applied and the external connection terminal, a known sealing resin in the cavity. 9
It is also possible to apply molding by.

【0038】また、本発明のパッケージへの半導体素子
6の搭載は、従来用いている樹脂、例えばAgやセラミ
ック粉末、ガラス粉末等を含有したエポキシ樹脂、ポリ
イミド樹脂、シリコーン樹脂、フッ素樹脂等の接着剤7
で直接固定すればよい。
The semiconductor element 6 is mounted on the package of the present invention by adhering a conventionally used resin, for example, an epoxy resin containing Ag, ceramic powder, glass powder, etc., a polyimide resin, a silicone resin, a fluorine resin or the like. Agent 7
You can fix it directly with.

【0039】また、本発明によれば、半導体素子6から
の枠状の回路基板2への電気的接続はアルミワイヤーあ
るいはAuワイヤーによる従来からのワイヤーボンディ
ング法9がまた、その後の樹脂封止10に対しても従来
の技術、材料がなんら問題なく使用できる。
Further, according to the present invention, the electrical connection from the semiconductor element 6 to the frame-shaped circuit board 2 is performed by the conventional wire bonding method 9 using aluminum wire or Au wire, and the subsequent resin sealing 10. Also, conventional techniques and materials can be used without any problem.

【0040】[0040]

【発明の効果】以上のように、本発明のパッケージによ
れば、両面に銅板層4を形成した窒化アルミニウム焼結
体基板を底板として使用することにより、半導体素子6
の熱膨張係数に近く、且つ、熱伝導率が高いヒートシン
クを構成することができ、高発熱、大型の半導体素子6
を搭載するパッケージとして非常に有効である。
As described above, according to the package of the present invention, by using the aluminum nitride sintered body substrate having the copper plate layers 4 formed on both surfaces as the bottom plate, the semiconductor device 6 can be manufactured.
It is possible to form a heat sink having a high thermal expansion coefficient and a thermal expansion coefficient close to that of the semiconductor element 6 of high heat generation and large size.
It is very effective as a package for mounting.

【0041】[0041]

【実施例】以下、本発明を更に具体的に説明するため、
実施例を示すが、本発明はこれらの実施例に限定される
ものではない。
EXAMPLES In order to more specifically describe the present invention,
Examples are shown, but the present invention is not limited to these examples.

【0042】実施例1 底板1として、窒化アルミニウム焼結体5の厚さ0.6
mm、48mm角、銅板層4の厚さ表裏それぞれ150
μmで大きさ46mm角の両面に銅板層4を形成したA
lN−Cu基板を作製した。窒化アルミニウム焼結体5
と銅板層4の接合は、窒化アルミニウム焼結体基板5の
表裏に、Ag40重量%、Cu55重量%、Ti5重量
%の組成の活性金属ロウ材ペーストを30μm厚に塗布
し、次いで、銅板層4を重ねた後、真空中860℃で2
0分間加熱した。別にガラスエポキシ銅張り基板で、枠
状の回路基板2を形成した。該枠状の回路基板2のキャ
ビティー寸法は32mm角、外形50mm角とした。
Example 1 As the bottom plate 1, an aluminum nitride sintered body 5 having a thickness of 0.6
mm, 48 mm square, the thickness of the copper plate layer 4 each 150
A with copper plate layers 4 formed on both sides with a size of 46 mm square in μm A
An 1N-Cu substrate was produced. Aluminum nitride sintered body 5
The copper plate layer 4 and the copper plate layer 4 are bonded to each other by applying an active metal brazing material paste having a composition of Ag 40% by weight, Cu 55% by weight and Ti 5% by weight to a thickness of 30 μm on the front and back surfaces of the aluminum nitride sintered body substrate 5, and then, the copper plate layer 4 And then 2 at 860 ℃ in vacuum.
Heat for 0 minutes. Separately, a frame-shaped circuit board 2 was formed from a glass epoxy copper-clad board. The frame-shaped circuit board 2 had a cavity size of 32 mm square and an outer shape of 50 mm square.

【0043】次いで、上記のAlN−Cu基板より成る
底板1と枠状の回路基板2とを加熱硬化型シリコーンゴ
ム系接着剤を100μmの厚さとなるように用いて接合
(25℃弾性率0.16kg/mm2、割裂強度5kg
/mm2)し、図1の構造を持つパッケージを作製し
た。
Next, the bottom plate 1 made of the above AlN-Cu substrate and the frame-shaped circuit board 2 are bonded together by using a heat-curable silicone rubber adhesive so as to have a thickness of 100 μm (25 ° C. elastic modulus of 0. 16 kg / mm 2 , split strength 5 kg
/ Mm 2 ), and a package having the structure of FIG. 1 was produced.

【0044】このようにして得られたパッケージについ
て、表1に示す面積を有する厚さ0.4mmの試験用シ
リコンチップ(半導体素子6)をAg−エポキシ樹脂で
固定した。また、本発明のパッケージに対して、底板1
をCu及びアルミニウム単体とした場合(比較例)のパ
ッケージについても熱衝撃試験を行った。試験条件は、
−65〜150℃の100サイクルである。結果を表1
に併せて示した。
With respect to the package thus obtained, a test silicon chip (semiconductor element 6) having an area shown in Table 1 and a thickness of 0.4 mm was fixed with Ag-epoxy resin. Moreover, the bottom plate 1 is used for the package of the present invention.
A thermal shock test was also performed on a package in which Cu was a simple substance of Cu and aluminum (comparative example). The test conditions are
100 cycles of −65 to 150 ° C. The results are shown in Table 1.
Are also shown.

【0045】[0045]

【表1】 [Table 1]

【0046】表中の○印は半導体素子6にクラック、割
れが無かったもの、×印はクラックあるいは割れが発生
したものを表わす。
In the table, the mark ◯ indicates that the semiconductor element 6 was not cracked or cracked, and the mark x indicates that the semiconductor element 6 was cracked or cracked.

【0047】表1より、本発明は銅やアルミニウムを使
用した比較例が10mm角以下の半導体素子の使用が限
界であるのに対し、それ以上の大型の半導体素子6に対
しても熱膨張のマッチングがとれていることがわかる。
また、枠状の回路基板2においても剥離やクラック等の
損傷は見られなかった。
From Table 1, in the present invention, the comparative example using copper or aluminum limits the use of a semiconductor element of 10 mm square or less, whereas the larger semiconductor element 6 larger than that has a thermal expansion coefficient. You can see that there is a good match.
Further, no damage such as peeling or cracks was observed on the frame-shaped circuit board 2.

【0048】実施例2 実施例1と同様にAlN−Cu基板より成る底板1と枠
状の回路基板2を作製し、図1の構造をもつパッケージ
を作製した。尚、両面に銅板層4(合計厚み0.3m
m、表裏同じ厚み)を形成したAlN−Cu基板より成
る底板1の窒化アルミニウム焼結体基板5の厚さを0.
2mm、0.4mm、0.6mm、0.8mm及び1.
0mmとしたパッケージをそれぞれ作製した。
Example 2 Similar to Example 1, a bottom plate 1 made of an AlN—Cu substrate and a frame-shaped circuit board 2 were produced, and a package having the structure shown in FIG. 1 was produced. The copper plate layer 4 (total thickness 0.3 m on both sides)
m, the front and back sides have the same thickness). The thickness of the aluminum nitride sintered body substrate 5 of the bottom plate 1 made of an AlN-Cu substrate is set to 0.
2 mm, 0.4 mm, 0.6 mm, 0.8 mm and 1.
Each package having a size of 0 mm was manufactured.

【0049】次いで、各パッケージに前記した試験用半
導体素子6をAg−エポキシ樹脂で固定した。チップの
厚さは0.4mmである。
Next, the test semiconductor element 6 was fixed to each package with Ag-epoxy resin. The chip thickness is 0.4 mm.

【0050】表2に得られたパッケージの熱衝撃試験結
果を示す。試験条件は−65〜150℃の100サイク
ルである。
Table 2 shows the thermal shock test results of the obtained packages. The test condition is 100 cycles of −65 to 150 ° C.

【0051】[0051]

【表2】 [Table 2]

【0052】表中の※印はAlN−Cu基板の作製工程
で窒化アルミニウム焼結体基板が損傷し、パッケージを
作製できなかったことを表す。また○印は銅板層4を形
成した窒化アルミニウム焼結体基板を構成する窒化アル
ミニウム焼結体にクラック、割れが無かったもの、×印
はクラックあるいは割れが発生したものを表わす。
The mark * in the table indicates that the aluminum nitride sintered body substrate was damaged in the process of producing the AlN-Cu substrate and the package could not be produced. Further, the mark ◯ indicates that the aluminum nitride sintered body forming the aluminum nitride sintered body substrate on which the copper plate layer 4 was formed was not cracked or broken, and the mark x indicates that cracked or broken.

【0053】実施例3 実施例2と同様にAlN−Cu基板よりなる底板1と枠
状の回路基板2を作製し、図1の構造をもつパッケージ
を作製した。尚、両面に銅板層4を形成したAlN−C
u基板より成る底板1を、厚さ0.6mmで銅板の合計
厚さを0.05mm、0.1mm、0.3mm、0.5
mm及び0.8mmとしたパッケージをそれぞれ作製し
た(表裏同じ厚みで形成)。
Example 3 A bottom plate 1 made of an AlN—Cu substrate and a frame-shaped circuit board 2 were prepared in the same manner as in Example 2, and a package having the structure shown in FIG. 1 was prepared. In addition, AlN-C with copper plate layers 4 formed on both sides
The bottom plate 1 made of a u substrate has a thickness of 0.6 mm and a total thickness of copper plates of 0.05 mm, 0.1 mm, 0.3 mm, 0.5.
mm and 0.8 mm packages were prepared (formed with the same thickness on the front and back sides).

【0054】次いで、各パッケージに前記した試験用半
導体素子6をAg−エポキシ樹脂で固定した。チップの
厚さは0.4mmである。
Next, the test semiconductor element 6 was fixed to each package with Ag-epoxy resin. The chip thickness is 0.4 mm.

【0055】表3には、パッケージの熱衝撃試験結果を
示す。試験条件は−65〜150℃の100サイクルで
ある。
Table 3 shows the thermal shock test results of the package. The test condition is 100 cycles of −65 to 150 ° C.

【0056】[0056]

【表3】 [Table 3]

【0057】表中の※印は、AlN−Cu基板より成る
底板1の表面に凹凸が発生し、半導体素子6搭載の平坦
度を得られなかったものである。また○印は銅板層4を
形成した窒化アルミニウム焼結体5基板の窒化アルミニ
ウム焼結体5に対してクラック、割れが無かったもの、
×印はクラックあるいは割れが発生したものを表わす。
The mark * in the table indicates that the flatness for mounting the semiconductor element 6 could not be obtained because the surface of the bottom plate 1 made of an AlN-Cu substrate had irregularities. In addition, the mark ◯ indicates that the aluminum nitride sintered body 5 of the aluminum nitride sintered body 5 on which the copper plate layer 4 is formed has no cracks or cracks,
The mark x indicates that cracks or cracks have occurred.

【0058】実施例4 実施例1と同様にAlN−Cu基板より成る底板1と枠
状の回路基板2を作製し、図1の構造をもつパッケージ
を作製した。
Example 4 A bottom plate 1 made of an AlN—Cu substrate and a frame-shaped circuit board 2 were prepared in the same manner as in Example 1, and a package having the structure shown in FIG. 1 was prepared.

【0059】次いで、18mm角のAlN製ヒータチッ
プをキャビティー底部にAgエポキシ樹脂で接合し熱抵
抗評価用パッケージを得た。また、評価用パッケージは
AlN−Cu基板より成る底板1の窒化アルミニウム焼
結体基板5の厚さを0.6mm及び1.0mm、また、
それぞれに対し銅板層4の合計厚みを0.4mm及び
0.6mmであるものを個別に作製した(表裏同じ厚み
で形成)。表4はヒータの消費電力を5W、無風として
パッケージの熱抵抗を評価した結果である。尚、熱抵抗
の数値はヒータチップ上の温度と周囲大気の温度差を消
費電力で除した値(θj-a)である。
Next, an 18 mm square AlN heater chip was bonded to the bottom of the cavity with Ag epoxy resin to obtain a thermal resistance evaluation package. In the evaluation package, the thickness of the aluminum nitride sintered body substrate 5 of the bottom plate 1 made of an AlN-Cu substrate is 0.6 mm and 1.0 mm, and
A copper plate layer 4 having a total thickness of 0.4 mm and 0.6 mm was separately prepared for each (formed with the same thickness on the front and back sides). Table 4 shows the results of evaluating the thermal resistance of the package with the heater power consumption of 5 W and no wind. The numerical value of the thermal resistance is a value (θj-a) obtained by dividing the temperature difference between the temperature on the heater chip and the ambient atmosphere by the power consumption.

【0060】[0060]

【表4】 [Table 4]

【0061】表4から、無風下でのパッケージの熱抵抗
は18.0〜19.5℃/Wであり底板の厚さの影響は
大きく現れていないが、銅板層4の合計厚みが大きいほ
ど熱抵抗は小さくなっている傾向がわかる。
From Table 4, the thermal resistance of the package in the windless state is 18.0 to 19.5 ° C./W, and the influence of the thickness of the bottom plate is not significant, but the larger the total thickness of the copper plate layers 4, the greater the total thickness. It can be seen that the thermal resistance tends to decrease.

【0062】実施例5 実施例1と同様にまずAlN−Cu基板より成る底板1
を作製した。AlN−Cu基板より成る底板1は窒化ア
ルミニウム焼結体基板5の厚さを0.6mmとして銅板
層4の合計厚みを0.4mm及び0.6mmであるもの
をそれぞれ作製した(表裏同じ厚みで形成)。その後、
AlN−Cu基板より成る底板1の一方の銅板面に長さ
10mm、M5(ネジ山距離8mm)の銅のネジをフィ
ン固定用としてAgロー(BAg−29)で接合した。
別に、実施例1と同様に枠状の回路基板2を作製した。
次いで上記AlN−Cu基板より成る底板1と枠状の回
路基板2とを実施例1同様に接合し図3の構造を持つパ
ッケージを作製した。その後、実施例4と同等に18m
m角のAlN製ヒータチップをキャビティー底部にAg
エポキシ樹脂で接合し熱抵抗評価用パッケージを得た。
フィンは金属アルミニウムを加工したもので、ナットで
固定した。得られたパッケージの熱抵抗評価結果であ
る。尚、ヒータの消費電力を5W、風速3m/秒とし、
熱抵抗の数値はヒータチップ上の温度と周囲大気の温度
差を消費電力で除した値(θj-a)である。
Example 5 Similar to Example 1, first, the bottom plate 1 made of an AlN--Cu substrate was used.
Was produced. The bottom plate 1 made of an AlN-Cu substrate was manufactured such that the thickness of the aluminum nitride sintered body substrate 5 was 0.6 mm and the total thickness of the copper plate layer 4 was 0.4 mm and 0.6 mm, respectively (with the same thickness on the front and back sides). Formation). afterwards,
A copper screw having a length of 10 mm and an M5 (screw thread distance of 8 mm) was bonded to one copper plate surface of the bottom plate 1 made of an AlN-Cu substrate with Ag low (BAg-29) for fixing the fin.
Separately, a frame-shaped circuit board 2 was produced in the same manner as in Example 1.
Next, the bottom plate 1 made of the above AlN-Cu substrate and the frame-shaped circuit board 2 were joined in the same manner as in Example 1 to produce a package having the structure shown in FIG. Then, 18m as in Example 4
m-square AlN heater chip with Ag on the bottom of the cavity
A package for thermal resistance evaluation was obtained by bonding with an epoxy resin.
The fin is made of metal aluminum and fixed with a nut. It is a thermal resistance evaluation result of the obtained package. The power consumption of the heater is 5 W and the wind speed is 3 m / sec.
The numerical value of the thermal resistance is a value (θj-a) obtained by dividing the temperature difference between the temperature on the heater chip and the ambient atmosphere by the power consumption.

【0063】[0063]

【表5】 [Table 5]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のパッケージの代表的な実施態様を示
す。
FIG. 1 illustrates an exemplary embodiment of a package of the present invention.

【図2】従来よりある一般的なパッケージの断面模式図
である。
FIG. 2 is a schematic cross-sectional view of a conventional general package.

【図3】本発明のパッケージの代表的な他の実施例を示
す。
FIG. 3 shows another exemplary embodiment of the package of the present invention.

【符号の説明】[Explanation of symbols]

1 底板 2 回路基板 3 キャビティー 4 銅板層 5 窒化アルミニウム焼結体基板 6 半導体素子 7 接着層 8 ワイヤーボンディング 9 封止用樹脂 10 放熱器 11 ボルト 12 ナット 13 ハンダ材、ロー材等の固定材料 1 Bottom Plate 2 Circuit Board 3 Cavity 4 Copper Plate Layer 5 Aluminum Nitride Sintered Substrate 6 Semiconductor Element 7 Adhesive Layer 8 Wire Bonding 9 Sealing Resin 10 Radiator 11 Bolts 12 Nuts 13 Soldering Materials, Fixing Materials such as Brazing Materials

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 枠状の回路基板の一面に底板を接合して
キャビティーを形成したパッケージにおいて、該底板が
両面に銅板層を形成した窒化アルミニウム焼結体基板に
より構成されたことを特徴とする半導体素子搭載用パッ
ケージ。
1. A package in which a bottom plate is bonded to one surface of a frame-shaped circuit board to form a cavity, wherein the bottom plate is composed of an aluminum nitride sintered body substrate having copper plate layers formed on both surfaces thereof. Package for mounting semiconductor devices.
【請求項2】 銅板層の合計厚み(TCu)に対する窒化
アルミニウム焼結体の厚み(TAlN)の比(TCu/TAl
N)が0.1〜1.0である請求項1記載の半導体素子
搭載用パッケージ。
2. The ratio (TCu / TAl) of the thickness (TAlN) of the aluminum nitride sintered body to the total thickness (TCu) of the copper plate layer.
The package for mounting a semiconductor element according to claim 1, wherein N) is 0.1 to 1.0.
JP7027148A 1995-02-15 1995-02-15 Package for mounting semiconductor devices Pending JPH08222670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7027148A JPH08222670A (en) 1995-02-15 1995-02-15 Package for mounting semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7027148A JPH08222670A (en) 1995-02-15 1995-02-15 Package for mounting semiconductor devices

Publications (1)

Publication Number Publication Date
JPH08222670A true JPH08222670A (en) 1996-08-30

Family

ID=12212973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7027148A Pending JPH08222670A (en) 1995-02-15 1995-02-15 Package for mounting semiconductor devices

Country Status (1)

Country Link
JP (1) JPH08222670A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812442B2 (en) 2002-06-12 2010-10-12 Samsung Electronics Co., Ltd. High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
JP2012222069A (en) * 2011-04-06 2012-11-12 Mitsubishi Electric Corp Semiconductor device
JP2014143265A (en) * 2013-01-23 2014-08-07 Sansha Electric Mfg Co Ltd Semiconductor device
JP2015065423A (en) * 2013-08-26 2015-04-09 三菱マテリアル株式会社 Bonded body and power module substrate
US10173282B2 (en) 2013-08-26 2019-01-08 Mitsubishi Materials Corporation Bonded body and power module substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812442B2 (en) 2002-06-12 2010-10-12 Samsung Electronics Co., Ltd. High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
JP2012222069A (en) * 2011-04-06 2012-11-12 Mitsubishi Electric Corp Semiconductor device
JP2014143265A (en) * 2013-01-23 2014-08-07 Sansha Electric Mfg Co Ltd Semiconductor device
JP2015065423A (en) * 2013-08-26 2015-04-09 三菱マテリアル株式会社 Bonded body and power module substrate
US10173282B2 (en) 2013-08-26 2019-01-08 Mitsubishi Materials Corporation Bonded body and power module substrate

Similar Documents

Publication Publication Date Title
JP4015023B2 (en) ELECTRONIC CIRCUIT MEMBER, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT
CN101165884A (en) Semiconductor arrangement, semiconductor module, and method for connecting a semiconductor chip to a ceramic substrate
JP4664816B2 (en) Ceramic circuit board, manufacturing method thereof and power module
JP5957862B2 (en) Power module substrate
JPH04162756A (en) Semiconductor module
JP2006100640A (en) Ceramic circuit board and power semiconductor module using same
JP7027094B2 (en) Power module with heat dissipation parts
JP2005332874A (en) Circuit board and semiconductor device employing it
JP2003204020A (en) Semiconductor device
US20230075200A1 (en) Power module and method for manufacturing same
JPH077810B2 (en) Semiconductor device
JP3250187B2 (en) High heat dissipation ceramic package
JPH08222670A (en) Package for mounting semiconductor devices
JPH08107166A (en) Heat dissipating fin
JP3139523B2 (en) Radiation fin
JP2000269392A (en) Semiconductor module and heat-radiating insulating plate
JPH06334286A (en) Circuit board
JP2003092383A (en) Power semiconductor device and heat sink thereof
JPH03218031A (en) Semiconductor integrated circuit device and preform bonding material used in the same
JP2517024B2 (en) Ceramic package and its manufacturing method
JP4876612B2 (en) Insulated heat transfer structure and power module substrate
JPH07335792A (en) Package for mounting semiconductor elements
JP2005285885A (en) Semiconductor device
JP2006128589A (en) Electronic component storage package and electronic device
JP2521624Y2 (en) Semiconductor device