JPH0818549A

JPH0818549A - マルチフレーム同期保護回路

Info

Publication number: JPH0818549A
Application number: JP6151868A
Authority: JP
Inventors: Takeshi Saito; 威斎藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-07-04
Filing date: 1994-07-04
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】受信データの中のマルチフレームの或るフレ
ームの同期ビットの値が予め定めた値と一致せず同期外
れとなっても、直ぐ後及び其れ以降のフレームの同期ビ
ットの値が予め定めた値と一致する場合に同期状態への
復帰時間が短くなる様なマルチフレーム同期保護回路を
目的とする。【構成】受信データのマルチフレーム認識用のフレー
ムビットF1,F2,F3,F4 ─の過去から現在までの所定の保
護段数(3段) 分の符号値QC,QB,QAを，フレーム毎に１個
のタイミングパルスにより取り込み並列に出力するシフ
トメモリS.R と、其の最初のシフト出力QCを入力し, 受
信データのマルチフレーム認識用のフレームビットの期
待値を発生するバイナリカウンタCTR と、該バイナリカ
ウンタCTRの出力と前記シフトメモリS.R の各出力QC,Q
B,QAとの一致／不一致を検出する一致検出回路を保護段
数だけ設け、該一致検出回路の各検出結果を符号処理し
直ちに, 同期外れの前方保護及び同期化の後方保護のア
ラームを外部へ通知するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送路から受信した受
信データの中の, 複数のフレームから成るマルチフレー
ムの同期をとる為に各フレームビット(F1,F2─) に予め
与えた特定の値の関係（マルチフレームパターン）を監
視していて，同期／同期外れの状態判断を確実にする為
に所定回数だけ連続して該パターンと基準パターンとの
一致／不一致を検出する事により、該パターンの不一致
の検出により, 受信データのマルチフレームの同期外れ
を検出し、該パターンの一致の検出により, マルチフレ
ームの同期を確立するマルチフレーム同期保護回路に関
する。一般的には、伝送路からの受信データの中のマル
チフレームを認識する為に，送信側と受信側とで予め取
り決められる Nビットのフレームビットが、例えば N=2
の場合, 4 フレームF1〜F4となり, それらに予め例えば
F1=0,F2=1,F3=2,F4=3の特定の符号値が与えられ、これ
らの値を持つフレームビットが、バイナリ的に繰り返さ
れる 2^N個（４ケ）の状態により、受信データのマルチ
フレーム同期を確立するマルチフレーム同期保護回路に
関するものである。

【０００２】

【従来の技術】図５は、上記のN=2 として, 2 ^N=2²の
４フレームにより１マルチフレームを構成するマルチフ
レームで、受信データのマルチフレームの同期外れ（前
方保護）と同期状態（後方保護）の判断を確実にする為
の保護段数が、前方保護が三段，後方保護が三段の同期
保護を行う場合の従来のマルチフレーム同期保護回路を
示す。図６の従来例のタイムチャートを参照し、受信デ
ータから１マルチフレーム分の４フレームの同期ビット
F1〜F4の各符号値0,1,2,3 、F5〜F8の各符号値0,2,3,0
─を取り出し、受信データの次フレームの同期検出の基
準となるマルチフレームカウンタ（1/4 カウンタ) の出
力値1,2,3,0 、1,2,3,1 ─との一致／不一致の検出を行
い、その結果、フレームF6〜F8の各符号値2,3,0 の如
く、連続して三回不一致（前方保護）の場合は、同期外
れＲＥＣ`H' として、アラームALM を出力する。又，受
信データの１マルチフレームF1〜F4を引き込む状態と
し, 受信されたマルチフレームの最初のフレームF1の符
号値0 に"+1"加算した値を, マルチフレームカウンタに
強制的にロードしてカウントアップする。そして、次フ
レームF5〜F8の各符号値から、基準のマルチフレームカ
ウンタの出力値1,2,3,との一致／不一致の検出を行い、
連続して三回一致（後方保護）した場合、同期状態に復
帰したと見做し，アラームALM の同期外れＲＥＣ`H' を
解除する。

【０００３】図６のタイムチャートに示す様に、受信デ
ータのフレームF6の同期ビットが正しい符号値1 を 2と
誤った場合、フレームF5,F6 の符号値の関係0,2 が正常
な関係0,1 から外れた為に, フレームF6,F7,F8の符号値
2,3,0 とマルチフレームカウンタの出力値1,2,3,との一
致検出の結果が３回続けて不一致`H' となり、毎フレー
ムに１個のタイミングパルスにより該検出結果を取り込
む３段のフリップフロップ F/F1,F/F2,F/F3 の各出力
と, それ等の正負の各出力の論理積をとる AND1,AND2の
出力は図示の如くなり、該 AND1,AND2の各出力を入力と
する J-K F/Fの出力ALM が`H' となり、フレームF8で同
期外れの状態となる。然しながら、受信データは、既に
フレームF7以降のフレームF7〜F10 のマルチフレーム識
別符号の関係3,0,1,2 が正常となっている。それにも拘
わらず, 其の後のフレームの所定の三段の後方保護の過
程に入ってから, マルチフレーム識別符号の関係が正常
である事をチエックして正常状態に復帰したとする為
に、従来のマルチフレーム同期保護回路には、同期外れ
発生時から同期の取れた正常状態への復帰時間が遅くな
るという問題があった。

【０００４】

【発明が解決しようとする課題】本発明の目的は、受信
データの中のマルチフレーム同期用符号の各フレームビ
ット(F1,F2─) の中の或るフレームビット(Fi)に予め定
めた正常な符号の値と異なる符号誤りが生じて同期外れ
となっても、直ぐ後のフレームビット(Fj)及び其れ以降
のフレームビットで其の符号値が正常値に戻った場合に
は、直ぐ正常のマルチフレーム同期状態に復帰したとし
て、正常の同期状態への復帰時間を短縮できる様なマル
チフレーム同期保護回路を提供することにある。

【０００５】

【課題を解決するための手段】この目的達成のための本
発明のマルチフレーム同期保護回路の基本構成（請求項
１）は、図１の原理図を参照し、受信データから其の直
列のマルチフレーム認識用のフレームビット（F1,F2,F
3,F4 ─) の過去から現在までの所定の保護段数(3段)
分の符号値(QC,QB,QA)を，受信データの毎フレームに１
個のタイミングパルスにより取り込み並列に出力するシ
フトメモリ(S.R)と、該シフトメモリ(S.R)の最初のシフ
ト出力(QC)を入力し順次各段で値`1'を加算して, 受信
データのマルチフレーム認識用のフレームビット（F1,F
2,F3,F4 ─) の期待値を発生するバイナリカウンタ(CT
R) と、該バイナリカウンタ(CTR) の各段出力と前記シ
フトメモリ(S.R) の各並列出力(QC,QB,QA)との一致／不
一致を検出する一致検出回路を保護段数(3段) だけ設
け、各一致検出回路(DET1 〜DET3) が並行して一致を検
出した各検出結果を符号処理し, 同期外れの前方保護及
び同期化の後方保護の状態のアラームを出力するように
構成する。

【０００６】

【作用】本発明では、所定の保護段数分のシフトメモリ
(S.R) を用意し、受信データの直列のマルチフレーム識
別の符号の値を、保護段数だけ過去に逆かのぼった過去
のフレームの値QC,QBから現在のフレームの値QAまで
を、毎フレームに１個のタイミングパルスにより，該シ
フトメモリ(S.R) に取り込み保持し、並列に出力した並
列出力である受信した各マルチフレーム識別符号値QC,Q
B,QAと、最初のフレームの符号値QCを入力し順次各段で
値1 を加算するバイナリカウンタCTR により生成したマ
ルチフレーム識別符号の期待値(1,2,3) との一致／不一
致を並行的にチエックする事により、若し過去の或るフ
レームの符号値に期待値との不一致が検出されても、其
の後のフレームで直ぐ一致が検出され以降のフレームで
も正常値に戻った場合は、前方保護と後方保護とが並行
して行なわれるので、同期外れ状態から正常な同期状態
への復帰時間が短縮されることになる。

【０００７】

【実施例】図１の原理図はそのまま、本発明の請求項１
に対応する実施例のマルチフレーム同期保護回路の構成
を示し、図２は其の動作のタイムチャートを示す。図１
の構成では、受信データは、前記の従来例と同じく、マ
ルチフレームを N=2として, 2 ^N=2²の４フレームによ
り１マルチフレームを構成するとし、前方保護段数ａ，
後方保護段数ｂも共に三段としている。受信データのマ
ルチフレーム識別用符号の２フレーム過去から現在まで
の各フレームの識別用符号F1,F2 ─の関係を保持するメ
モリとして、3 bit シフトのシフトレジスタS.R を使用
し、該シフトレジスタS.R に、受信データから直列のマ
ルチフレームの各フレームF1〜F4, F5〜F8, F9─の識別
用符号を、受信データと同時入力の毎フレームに１個の
タイミングパルスにより, 現在から過去２フレーム分の
マルチフレーム識別用符号の値を取り込み, 其の各々に
対する並列出力であるシフト出力QA,QB,QCを保持する。
また、マルチフレーム識別用の基準値となる期待値を発
生するバイナリ・カウンタCTR を、シフトレジスタS.R
への最初の取り込みに対するシフト出力QCを一方の入力
1 とし他方の入力0 に最終段のF/F の出力を入力する初
段のセレクタSEL1と、該セレクタSEL1の出力に`+1'する
加算器ADD1と、該ADD1の出力を一方の入力0 とし他方の
入力1 を前記シフト出力QCとするセレクタSEL2と、該SE
L2の出力を入力し前記毎フレームに１個のタイミングパ
ルスにより出力するフリップフロップF/F とにより構成
する。即ち、受信データのマルチフレーム同期状態（ア
ラームALM が`L')では、初段のセレクタ SEL1 は終段の
フリップフロップ F/Fの出力を入力0 として選択し、SE
L2は ADD1 の出力を入力0 として選択して, 自己ループ
のバイナリ・カウンタCTR を構成する。又, 同期外れ状
態（アラームALM が`H') では、初段のSEL1はシフトレ
ジスタS.Rの最初のシフト出力QCを入力1 として選択し,
SEL2も同じシフトレジスタS.Rの最初のシフト出力QCを
選択する。保護段数３に等しい３個の一致検出器DET1〜
DET3は、同期状態では、SEL1の入力0を選択した出力で
ある F/Fの出力と, シフトレジスタS.Rの最初のシフト
出力である２フレーム前のマルチフレーム識別符号QCと
の一致を, 一致検出回路DET1で検出し, ADD1の出力と
S.Rの次のシフト出力である１フレーム前のマルチフレ
ーム識別符号QBとの一致を, 一致検出回路DET2で検出
し、ADD1の出力に`+1'する加算器ADD2の出力と S.Rの最
後の出力である現在のマルチフレーム識別符号QAとの一
致を, 一致検出回路DET3で行って、全一致検出回路DET1
〜DET3において並行して行われる一致検出の結果が全て
不一致`H' を検出した場合は、其の検出結果の論理積を
とるAND 回路の出力であって, J-K フリップフロップの
入力の J入力が`H' となり, 其のJ-K フリップフロップ
の出力が`H' となるので、外部へ同期外れ（アラームAL
M が`H')状態であると通知する。其の前と後の、全ての
検出結果が一致`L' を検出した場合は、NOT OR回路の出
力であって, J-K フリップフロップの入力の K入力が`
H' となり, 其のJ-Kフリップフロップの出力が`L' とな
るので、同期状態（アラームALM が`L')であると外部へ
通知する。図２は、図１の実施例の動作タイムチャート
であり、受信データのマルチフレームのフレームF6で符
号誤りが生じて同期外れとなっても、直ぐ其の後のフレ
ームF7と以降のフレームF8,F9 ─で正常値に戻った場合
には、フレームF8でアラームALM の同期外れが出力され
るが、次フレームF9では正常の同期状態へ復帰し、同期
外れ状態から同期状態への復帰時間が従来より短縮され
る事が示されている。

【０００８】図３は請求項２に対応する実施例の構成を
示し、受信データは、前と同様に、マルチフレームを N
=2とし, 2 ^N=2²の４フレームにより１マルチフレーム
を構成するとし、前方保護段数ａ=6，後方保護段数ｂ=4
としている。本実施例では、前方保護の段数ａ=6及び後
方保護の段数ｂ=4の各段数分のマルチフレーム識別符号
を取り込み並列に出力するシフトメモリS.R として、6
bit のシフトレジスタａbit S.R と 4 bitのシフトレジ
スタｂbit S.R とを別々に有し、受信データと同時入力
の毎フレームに１個のタイミングパルスをカウントする
バイナリカウンタCTR の Q出力と, 該 Q出力に，順次`+
1'を加算する各段の加算器+1の出力と,前方保護では段
数ａ=6だけ過去のフレームから現在のフレームに至るま
で、後方保護では段数ｂ=4だけ過去のフレームから現在
のフレームに至る迄のマルチフレーム識別符号を夫々 D
入力端に入力しシフトした並列出力Q₀〜 Q_a、Q₀〜 Q_b
の各出力値との一致／不一致を検出する一致検出回路＋
（不一致で`H' を出力する) を各保護段数ａ，ｂだけ有
し、各一致検出回路＋の検出結果の全てを、前と同様
に、AND 回路, OR回路と J-Kフリップフロップにより符
号処理し、其の J-Kフリップフロップの出力で前方保護
及び後方保護のアラームALM の通知を行っているので、
同期外れ発生時から同期状態への復帰時間を短縮する事
が出来る。

【０００９】図４は請求項３に対応する実施例の構成を
示し、前記図３の請求項２における前方保護段数ａ=3と
後方保護段数ｂ=4の段数の多い方の段数ｂ=4分のマルチ
フレーム識別符号のメモリとして, ４個のシフト出力Q
1,Q2,Q3,Q4 をもつシフトレジスタS.R を有し、此のシ
フトレジスタS.R を、前方保護用と後方保護用とに共用
して、図３の回路構成を簡略化している。

【００１０】また、図３の実施例の同期外れ時の同期引
込みの動作は、マルチフレーム識別用符号の期待値を発
生する自走式バイナリカウンタCTR に、後方保護の段数
分ｂのシフトレジスタｂbit S.R の最終段の出力 Q
_bを、強制的にロードし、受信データの過去から現在に
至るまでのマルチフレーム識別用符号の一致／不一致の
検出結果を基にして、OR回路, J-K フリップフロップで
符号処理し、J-K フリップフロップの出力で後方保護を
行うことにより、同期外れ時の同期引込みを行ってい
る。

【００１１】また、図１の請求項１の実施例の、マルチ
フレーム識別用符号の期待値を発生するバイナリカウン
タCTR であるフリップフロップF/F,セレクタSEL1, SEL
2, 加算器ADD1で構成されるカウンタCTR を、図３，図
４に示す様な，ロード入力付きのアップカウンタ(CTR)
として、受信データの過去から現在までの直列のマルチ
フレーム識別符号を取り込み並列に出力するシフトメモ
リS.R の各出力値QC,QB,QAとの一致を検出する各一致検
出回路DET1〜DET3に必要な各段の期待値を発生する様に
しても良い。

【００１２】

【発明の効果】以上説明した如く、本発明によれば、受
信データのマルチフレームの同期外れ状態を確認する前
方保護と同期状態を確認する後方保護とが並行に行われ
るので、同期外れ状態から同期状態への復帰時間が短縮
される効果が得られる。

【図面の簡単な説明】

【図１】本発明の請求項１のマルチフレーム同期保護
回路の基本構成を示す原理図

【図２】本発明の請求項１の実施例の動作を説明する
為のタイムチャート

【図３】本発明の請求項２のマルチフレーム同期保護
回路の構成図

【図４】本発明の請求項３のマルチフレーム同期保護
回路の構成図

【図５】従来例のマルチフレーム同期保護回路の構成
図

【図６】従来例のマルチフレーム同期保護回路の動作
タイムチャート

【符号の説明】 S.R はシフトメモリで, 受信データの過去から現在まで
のマルチフレーム識別符号を取り込みシフトさせて並列
に出力QC,QB,QCを出力する。CTR はバイナリカウンタ
で, セレクタSEL1, SEL2, `+1'加算器ADD1, フリップフ
ロップ F/Fから成る。DET1〜DET3は一致検出回路であ
る。

Claims

【特許請求の範囲】

【請求項１】 Nビット(N=2) のフレームビット（F1,F
2,F3,F4 ) が所定の値(0,1,2,3)を有し, これらのフレ
ームビットがバイナリ的に繰り返される 2^N個（４個）
の状態により, 受信データのマルチフレームを認識し其
の同期外れの前方保護及び同期化の後方保護の状態をア
ラーム通知するマルチフレーム同期保護回路において、
該受信データから該マルチフレーム認識用のフレームビ
ット（F1,F2,F3,F4 ─) の過去から現在までの所定の保
護段数(3段) 分の値(QC,QB,QA)を，毎フレームに１個の
タイミングパルスにより取り込み並列に出力するシフト
メモリ(S.R)と、該シフトメモリ(S.R)の最初のシフト出
力(QC)を入力し順次各段で値`1' を加算して該受信デー
タのマルチフレーム認識用のフレームビットの期待値を
発生するバイナリカウンタ(CTR) と、該バイナリカウン
タ(CTR) の各段出力と前記シフトメモリ(S.R) の各段出
力(QC,QB,QA)との一致／不一致を検出する一致検出回路
(DET1 〜DET3) を保護段数だけ設け、該一致検出回路の
各々が並行して検出した各検出結果を符号処理し, 前方
保護及び後方保護の状態のアラームを得て外部へ通知す
ることを特徴とするマルチフレーム同期保護回路。
【請求項２】前記受信データからマルチフレーム認識
用のフレームビット（F1,F2,F3,F4 ─)の過去から現在
までの値を取り込み並列に出力するシフトメモリ(S.R)
を、前方保護の段数(a) のシフトメモリ（ａbit S.R)
と，後方保護の段数(b) のシフトメモリ（ｂbit S.R)と
に別々に具備することを特徴とする請求項１記載のマル
チフレーム同期保護回路。
【請求項３】前記のシフトメモリ(S.R) を、前方保護
と後方保護の段数の多い方の段数分のフレームビット
（F1,F2,F3,F4 ─) を取り込むシフトメモリ(S.R)とし
て、此のシフトメモリ(S.R) を前方保護用と後方保護用
とに共用することを特徴とする請求項１記載のマルチフ
レーム同期保護回路。
【請求項４】前記のマルチフレーム同期保護回路の同
期外れ時には、前記マルチフレーム識別符号の期待値を
発生する自走式バイナリカウンタ(CTR) に、後方保護の
段数分(b) のシフトメモリ（ｂbit S.R ）の最終段の出
力(Q_b) を強制的にロードして、過去から現在に至るま
でのマルチフレーム識別符号の一致／不一致の検出結果
を監視することにより, 後方保護を行うことを特徴とす
る請求項１記載のマルチフレーム同期保護回路。
【請求項５】前記の受信データのマルチフレーム認識
用のフレームビット（F1,F2,F3,F4 ─) の期待値を発生
するバイナリカウンタ(CTR) が、シフトメモリ(S.R)の
最初のシフト出力(QC)を一方の入力(1)とし他方の入力
(0)を最終段のフリップフロップ(F/F)の出力とするセレ
クタ(SEL1)と、該セレクタ(SEL1)の出力に`+1'する加算
器(ADD1)と、該加算器(ADD1)の出力を一方の入力(0)と
し他方の入力(1)を前記シフト出力(QC)とするセレクタ
(SEL2)と、該セレクタ(SEL2)の出力を入力し前記の毎フ
レームに１個のタイミングパルスにより出力するフリッ
プフロップ(F/F) とから成ることを特徴とする請求項１
記載のマルチフレーム同期保護回路。
【請求項６】前記の受信データのマルチフレーム認識
用のフレームビット（F1,F2,F3,F4 ─) の期待値を発生
するバイナリカウンタ(CTR) が、前方保護の段数(a) の
シフトメモリ（ａbit S.R)の最終段の出力(Qa)又は後方
保護の段数(b) のシフトメモリ（ｂbit S.R)の最終段の
出力(Qb)を強制的にロード入力とするアップカウンタで
あることを特徴とする請求項１記載のマルチフレーム同
期保護回路。