JPH0818071A - 個別ダイオード装置の製造方法 - Google Patents
個別ダイオード装置の製造方法Info
- Publication number
- JPH0818071A JPH0818071A JP12685895A JP12685895A JPH0818071A JP H0818071 A JPH0818071 A JP H0818071A JP 12685895 A JP12685895 A JP 12685895A JP 12685895 A JP12685895 A JP 12685895A JP H0818071 A JPH0818071 A JP H0818071A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- film
- layer
- diode
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】回路基板上において、ダイオードに接続される
個別部品としての抵抗器の実装を不要とし、全体の小型
軽量化を図る。 【構成】半導基板を第１導電領域とし、その表面に第２
導電領域を形成し、半導体基板の表面に酸化膜を介して
薄膜抵抗を形成し、第１の電極、第２の電極´並びに裏
面電極を形成後、基板を分割する。
個別部品としての抵抗器の実装を不要とし、全体の小型
軽量化を図る。 【構成】半導基板を第１導電領域とし、その表面に第２
導電領域を形成し、半導体基板の表面に酸化膜を介して
薄膜抵抗を形成し、第１の電極、第２の電極´並びに裏
面電極を形成後、基板を分割する。
Description
【０００１】
【産業上の利用分野】この発明は、１つのパッケージに
収納された個別ダイオード装置に関する。
収納された個別ダイオード装置に関する。
【０００２】
【従来の技術】ビデオテープレコーダ等、多数の各種電
子回路を複合して構成される電子機器では、その構成回
路を集積回路（ＩＣ）化することが機能面で不利になる
場合や回路定数の設定等によりＩＣ化が困難な場合があ
る。例えばダイオードは、その整流特性と順方向電圧降
下特性を利用したクリップ回路、スライス回路、クラン
プ回路、電圧電流特性を利用した関数発生回路、また、
整流特性を利用した電流の逆流防止回路など様々な回路
部分に用いられるが、このように種々の目的に使用可能
なダイオードは個別部品としての用途も多く、他のチッ
プ部品とともにプリント基板に個別に実装されている。
子回路を複合して構成される電子機器では、その構成回
路を集積回路（ＩＣ）化することが機能面で不利になる
場合や回路定数の設定等によりＩＣ化が困難な場合があ
る。例えばダイオードは、その整流特性と順方向電圧降
下特性を利用したクリップ回路、スライス回路、クラン
プ回路、電圧電流特性を利用した関数発生回路、また、
整流特性を利用した電流の逆流防止回路など様々な回路
部分に用いられるが、このように種々の目的に使用可能
なダイオードは個別部品としての用途も多く、他のチッ
プ部品とともにプリント基板に個別に実装されている。
【０００３】
【発明が解決しようとする課題】ダイオードを用いた前
記各種回路は、そのほとんどの場合、図４に示すように
ダイオードＤのアノード側に抵抗Ｒが接続されている
か、図５に示すようにダイオードＤのカソード側に抵抗
Ｒが接続されている。したがって、個別部品としてダイ
オードを用いる場合には、ほとんどの場合、個別部品と
しての抵抗器も必要となる。このようにダイオードを用
いた回路を個別部品で構成する場合、プリント基板上の
部品実装面積が大きくなり、電子機器の小型軽量化を妨
げ、またプリント基板に対する実装工程も多くなり、こ
の種の回路を数多く必要とするビデオテープレコーダ等
の電子機器では部品コストとともに製造コストも嵩む。
このようにダイオードを用いた回路を個別部品で構成す
る場合、プリント基板上の部品実装面積が大きくなり、
電子機器の小型軽量化を妨げ、またプリント基板に対す
る実装工程も多くなり、この種の回路を数多く必要とす
るビデオテープレコーダ等の電子機器では部品コストと
ともに製造コストも嵩む。
記各種回路は、そのほとんどの場合、図４に示すように
ダイオードＤのアノード側に抵抗Ｒが接続されている
か、図５に示すようにダイオードＤのカソード側に抵抗
Ｒが接続されている。したがって、個別部品としてダイ
オードを用いる場合には、ほとんどの場合、個別部品と
しての抵抗器も必要となる。このようにダイオードを用
いた回路を個別部品で構成する場合、プリント基板上の
部品実装面積が大きくなり、電子機器の小型軽量化を妨
げ、またプリント基板に対する実装工程も多くなり、こ
の種の回路を数多く必要とするビデオテープレコーダ等
の電子機器では部品コストとともに製造コストも嵩む。
このようにダイオードを用いた回路を個別部品で構成す
る場合、プリント基板上の部品実装面積が大きくなり、
電子機器の小型軽量化を妨げ、またプリント基板に対す
る実装工程も多くなり、この種の回路を数多く必要とす
るビデオテープレコーダ等の電子機器では部品コストと
ともに製造コストも嵩む。
【０００４】この発明の目的は、ダイオードを構成する
半導体基板上に抵抗を形成し、その抵抗の一端をダイオ
ードの一方と接続して素子の複合化を図り、個別部品ま
たは集積回路では得ることのできない利点を持つ個別ダ
イオード装置の製造方法を提供することにある。
半導体基板上に抵抗を形成し、その抵抗の一端をダイオ
ードの一方と接続して素子の複合化を図り、個別部品ま
たは集積回路では得ることのできない利点を持つ個別ダ
イオード装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】この発明の個別トランジ
スタの製造方法は、第１導電型の半導体基板の表面に同
じ導電型のエピタキシャル層を形成し、前記エピタキシ
ャル層の表面に酸化膜を形成後、前記酸化膜に窓を開け
て前記エピタキシャル層に第２導電型の拡散領域を形成
し、前記エピタキシャル層の前記拡散領域以外の領域の
前記酸化膜上に薄膜抵抗を形成し、少なくとも前記拡散
層の表面から前記薄膜抵抗の一方端にかけて及び前記薄
膜抵抗の他方端並びに前記基板の裏面にそれぞれ金属膜
を形成後、前記基板を分割することを特徴とする。
スタの製造方法は、第１導電型の半導体基板の表面に同
じ導電型のエピタキシャル層を形成し、前記エピタキシ
ャル層の表面に酸化膜を形成後、前記酸化膜に窓を開け
て前記エピタキシャル層に第２導電型の拡散領域を形成
し、前記エピタキシャル層の前記拡散領域以外の領域の
前記酸化膜上に薄膜抵抗を形成し、少なくとも前記拡散
層の表面から前記薄膜抵抗の一方端にかけて及び前記薄
膜抵抗の他方端並びに前記基板の裏面にそれぞれ金属膜
を形成後、前記基板を分割することを特徴とする。
【０００６】
【作用】半導体基板上に形成されたエピタキシャル層に
第２導電型の拡散領域を形成し、エピタキシャル層の拡
散領域以外の領域の酸化膜上に薄膜抵抗を形成し、少な
くとも拡散層の表面から薄膜抵抗の一方端にかけて及び
薄膜抵抗の他方端並びに基板の裏面にそれぞれ金属膜を
形成後、基板を分割することにより、薄膜抵抗が接続し
て設けられた個別ダイオード装置を簡易かつ容易に製造
できる。
第２導電型の拡散領域を形成し、エピタキシャル層の拡
散領域以外の領域の酸化膜上に薄膜抵抗を形成し、少な
くとも拡散層の表面から薄膜抵抗の一方端にかけて及び
薄膜抵抗の他方端並びに基板の裏面にそれぞれ金属膜を
形成後、基板を分割することにより、薄膜抵抗が接続し
て設けられた個別ダイオード装置を簡易かつ容易に製造
できる。
【０００７】この発明により得られる個別ダイオード装
置は、ダイオードと抵抗を接続した回路がユニットとし
て一つのパッケージに組み込まれるため、その占有面積
が小さくなり、装置全体の小型軽量化に寄与し、しか
も、個別トランジスタ装置と同様に、３端子構造の電子
部品として用いることができるため、プリント基板に実
装する際、組立コストの低減を図ることができる。ま
た、抵抗体としてポリシリコン成長膜による薄膜抵抗を
用いるため、必要な抵抗値を広い範囲に亘って正確に設
定することができ、極めて汎用性の高い電子部品として
様々な目的に用いることができる。
置は、ダイオードと抵抗を接続した回路がユニットとし
て一つのパッケージに組み込まれるため、その占有面積
が小さくなり、装置全体の小型軽量化に寄与し、しか
も、個別トランジスタ装置と同様に、３端子構造の電子
部品として用いることができるため、プリント基板に実
装する際、組立コストの低減を図ることができる。ま
た、抵抗体としてポリシリコン成長膜による薄膜抵抗を
用いるため、必要な抵抗値を広い範囲に亘って正確に設
定することができ、極めて汎用性の高い電子部品として
様々な目的に用いることができる。
【０００８】
【実施例】図１はこの発明の製造方法により得られた個
別ダイオード装置のペレット部の断面図である。図１に
おいて１０はＮ+ の導電型の半導体基板、１１はＮの導
電型の層であり、これらは第１導電型の領域として作用
する。１２は第２導電型の領域であるＰ層、１３は１１
の表面部を覆うＳｉＯ2 等で形成された酸化膜、１５は
ポリシリコンの薄膜抵抗である。１４，１４’はそれぞ
れアルミニウムや金等による電極であり基板の裏面にも
図示は省略するが同様の電極が全面的に設けられてい
る。電極１４は薄膜抵抗の一方端に導通する第１の電極
として作用し、１４’は薄膜抵抗の他方端とＰ層１２と
に導通する第２の電極として作用する。図１においてＴ
１，Ｔ２，Ｔ３は図３に示した各端子の記号と一致して
いる、即ちこれらは外部の電気素子に接続される端子で
あり、Ｔ１は電極１４に接続された抵抗の一方の端子、
Ｔ２は電極１４’に接続された抵抗の他方の端子および
ダイオードのアノード端子、Ｔ３は裏面電極を構成する
ダイオードのカソード端子である。
別ダイオード装置のペレット部の断面図である。図１に
おいて１０はＮ+ の導電型の半導体基板、１１はＮの導
電型の層であり、これらは第１導電型の領域として作用
する。１２は第２導電型の領域であるＰ層、１３は１１
の表面部を覆うＳｉＯ2 等で形成された酸化膜、１５は
ポリシリコンの薄膜抵抗である。１４，１４’はそれぞ
れアルミニウムや金等による電極であり基板の裏面にも
図示は省略するが同様の電極が全面的に設けられてい
る。電極１４は薄膜抵抗の一方端に導通する第１の電極
として作用し、１４’は薄膜抵抗の他方端とＰ層１２と
に導通する第２の電極として作用する。図１においてＴ
１，Ｔ２，Ｔ３は図３に示した各端子の記号と一致して
いる、即ちこれらは外部の電気素子に接続される端子で
あり、Ｔ１は電極１４に接続された抵抗の一方の端子、
Ｔ２は電極１４’に接続された抵抗の他方の端子および
ダイオードのアノード端子、Ｔ３は裏面電極を構成する
ダイオードのカソード端子である。
【０００９】図１に示した個別のペレットは、その使用
に際しては、従来の３端子型トランジスタのパッケージ
ングと同様に、先ず、ペレットを端子Ｔ３に連続するリ
ードフレームにダイボンディングし、電極１４，１４’
をリードボンディング等により端子Ｔ１，Ｔ２にそれぞ
れ電気的に接続することにより外部の電気素子と協働し
て任意の電気回路を構成することができる。
に際しては、従来の３端子型トランジスタのパッケージ
ングと同様に、先ず、ペレットを端子Ｔ３に連続するリ
ードフレームにダイボンディングし、電極１４，１４’
をリードボンディング等により端子Ｔ１，Ｔ２にそれぞ
れ電気的に接続することにより外部の電気素子と協働し
て任意の電気回路を構成することができる。
【００１０】次に、本発明の製造方法を図２に従い説明
する。
する。
【００１１】まず、図２（ａ）に示すように、第１導電
型であるＮ+ の平坦な半導体基板（ウエハー）１０にこ
れと同一の導電型のＮ層１１をエピタキシャル成長させ
る。このようにドーピング濃度を設定することにより、
ダイオードの順方向電圧降下の値を小さくすることがで
きる。次に、図２（ｂ）に示すように、Ｎ層１１の表面
に熱酸化法によりシリコン酸化膜１３を形成し、この酸
化膜１３の所定位置つまりダイオードのアノードを形成
すべき位置にエッチングにより窓を開けた後、この窓を
介して第２導電型から成るＰ層１２を拡散により形成す
る。その後、図２（ｃ）に示すように、酸化膜の表面に
ポリシリコンの薄膜をＣＶＤ法により成膜し、ポリシリ
コンの膜をパターンニングすることにより薄膜抵抗１５
を得る。更に、図２（ｄ）に示すように、表面にアルミ
ニウムや金等の金属膜を蒸着により形成し、薄膜抵抗の
一方端と、薄膜抵抗の他方端およびＰ層１２の上部に電
極１４，１４’をパターンニングすると共に基板の裏面
にも同様の材料の電極を形成した後、ウエハーをスクラ
イビングしてペレットとして分離、即ち分割、すること
により本発明の個別ダイオード装置が得られる。
型であるＮ+ の平坦な半導体基板（ウエハー）１０にこ
れと同一の導電型のＮ層１１をエピタキシャル成長させ
る。このようにドーピング濃度を設定することにより、
ダイオードの順方向電圧降下の値を小さくすることがで
きる。次に、図２（ｂ）に示すように、Ｎ層１１の表面
に熱酸化法によりシリコン酸化膜１３を形成し、この酸
化膜１３の所定位置つまりダイオードのアノードを形成
すべき位置にエッチングにより窓を開けた後、この窓を
介して第２導電型から成るＰ層１２を拡散により形成す
る。その後、図２（ｃ）に示すように、酸化膜の表面に
ポリシリコンの薄膜をＣＶＤ法により成膜し、ポリシリ
コンの膜をパターンニングすることにより薄膜抵抗１５
を得る。更に、図２（ｄ）に示すように、表面にアルミ
ニウムや金等の金属膜を蒸着により形成し、薄膜抵抗の
一方端と、薄膜抵抗の他方端およびＰ層１２の上部に電
極１４，１４’をパターンニングすると共に基板の裏面
にも同様の材料の電極を形成した後、ウエハーをスクラ
イビングしてペレットとして分離、即ち分割、すること
により本発明の個別ダイオード装置が得られる。
【００１２】上記実施例はダイオードのアノード側に抵
抗を接続したものであったが、逆に、第１及び第２の導
電ダイオードのカソード側に抵抗を接続することもでき
る。図３はそのような方法による半導体装置の断面図で
ある。
抗を接続したものであったが、逆に、第１及び第２の導
電ダイオードのカソード側に抵抗を接続することもでき
る。図３はそのような方法による半導体装置の断面図で
ある。
【００１３】図３において２０は第１導電型のＰ+ の半
導体基板、２１はＰ層、２２は第２導電型のＮから成る
層である。つまり端子Ｔ２がカソード、端子Ｔ３がアノ
ードとなる。このように形成することにより、図５に示
したような回路ユニットが構成される。
導体基板、２１はＰ層、２２は第２導電型のＮから成る
層である。つまり端子Ｔ２がカソード、端子Ｔ３がアノ
ードとなる。このように形成することにより、図５に示
したような回路ユニットが構成される。
【００１４】以上に示した実施例によれば、従来の個別
ダイオード装置と同様のサイズに薄膜抵抗を形成するこ
とができ、ウエハーあたりの取り数を下げることなく製
造できる。
ダイオード装置と同様のサイズに薄膜抵抗を形成するこ
とができ、ウエハーあたりの取り数を下げることなく製
造できる。
【００１５】
【発明の効果】この発明によれば、ダイオードに抵抗が
接続された個別ダイオード装置を簡易かつ容易に製造す
ることができる。この発明により製造された個別ダイオ
ード装置は、ダイオードと抵抗を接続する回路部分に適
用することができ、従来の個別ダイオードを用いていた
箇所にこのような装置を用いることにより、個別部品と
しての抵抗器が不要となる。また、３端子構造を有する
個別トランジスタ装置と同様のパッケージに収納するこ
とができ、個別トランジスタ装置と同等に取り扱うこと
ができる。そのため、電子回路としての汎用性だけでな
く、基板に対する実装方法も汎用化され、電子機器の小
型軽量化に寄与する。更に、この発明により製造された
装置によれば、抵抗回路として、酸化膜の表面にポリシ
リコン成長膜による薄膜抵抗を形成したため、例えば拡
散抵抗によるものに比較して、抵抗回路の占有面積が小
さく全体に大型化しない、組成，膜厚の制御が容易であ
り抵抗値を広範囲に亘って正確に設定することができ
る、隣接する他の層間の寄生容量（浮遊容量）が小さく
高周波特性に優れる、許容電流値および耐圧上の問題が
生じない、などの効果もある。
接続された個別ダイオード装置を簡易かつ容易に製造す
ることができる。この発明により製造された個別ダイオ
ード装置は、ダイオードと抵抗を接続する回路部分に適
用することができ、従来の個別ダイオードを用いていた
箇所にこのような装置を用いることにより、個別部品と
しての抵抗器が不要となる。また、３端子構造を有する
個別トランジスタ装置と同様のパッケージに収納するこ
とができ、個別トランジスタ装置と同等に取り扱うこと
ができる。そのため、電子回路としての汎用性だけでな
く、基板に対する実装方法も汎用化され、電子機器の小
型軽量化に寄与する。更に、この発明により製造された
装置によれば、抵抗回路として、酸化膜の表面にポリシ
リコン成長膜による薄膜抵抗を形成したため、例えば拡
散抵抗によるものに比較して、抵抗回路の占有面積が小
さく全体に大型化しない、組成，膜厚の制御が容易であ
り抵抗値を広範囲に亘って正確に設定することができ
る、隣接する他の層間の寄生容量（浮遊容量）が小さく
高周波特性に優れる、許容電流値および耐圧上の問題が
生じない、などの効果もある。
【図１】この発明により製造された個別ダイオード装置
の断面図である。
の断面図である。
【図２】この発明の製造方法の工程を示す断面図であ
る。
る。
【図３】この発明により製造された他のタイプの個別ダ
イオード装置の断面図である。
イオード装置の断面図である。
【図４】抵抗とダイオードによる基本回路の回路図であ
る。
る。
【図５】抵抗とダイオードによる基本回路の回路図であ
る。
る。
１０，２０−半導体基板（第１導電領域） １２，２２−第２導電領域 １３−酸化膜 １４−第１の電極 １４’−第２の電極 １５−薄膜抵抗
Claims (1)
- 【請求項１】第１導電型の半導体基板の表面に同じ導電
型のエピタキシャル層を形成し、前記エピタキシャル層
の表面に酸化膜を形成後、前記酸化膜に窓を開けて前記
エピタキシャル層に第２導電型の拡散領域を形成し、前
記エピタキシャル層の前記拡散領域以外の領域の前記酸
化膜上に薄膜抵抗を形成し、少なくとも前記拡散層の表
面から前記薄膜抵抗の一方端にかけて及び前記薄膜抵抗
の他方端並びに前記基板の裏面にそれぞれ金属膜を形成
後、前記基板を分割することを特徴とする個別ダイオー
ド装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685895A JPH0818071A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685895A JPH0818071A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21091791A Division JPH04355969A (ja) | 1991-08-22 | 1991-08-22 | 個別ダイオード装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818071A true JPH0818071A (ja) | 1996-01-19 |
Family
ID=14945592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12685895A Pending JPH0818071A (ja) | 1995-05-25 | 1995-05-25 | 個別ダイオード装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950299A (zh) * | 2019-04-16 | 2019-06-28 | 成都方舟微电子有限公司 | 一种功率集成二极管芯片结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932474A (ja) * | 1972-07-24 | 1974-03-25 | ||
| JPS523389A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Field effect semiconductor device |
| JPS58219759A (ja) * | 1982-06-15 | 1983-12-21 | Oki Electric Ind Co Ltd | 多結晶シリコン抵抗の製造方法 |
| JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
-
1995
- 1995-05-25 JP JP12685895A patent/JPH0818071A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932474A (ja) * | 1972-07-24 | 1974-03-25 | ||
| JPS523389A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Field effect semiconductor device |
| JPS58219759A (ja) * | 1982-06-15 | 1983-12-21 | Oki Electric Ind Co Ltd | 多結晶シリコン抵抗の製造方法 |
| JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950299A (zh) * | 2019-04-16 | 2019-06-28 | 成都方舟微电子有限公司 | 一种功率集成二极管芯片结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060220214A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6936877B2 (en) | Integrated circuit including a capacitor with a high capacitance density | |
| US7501693B2 (en) | LDO regulator with ground connection through package bottom | |
| EP1231635A1 (en) | Method for manufacturing an electronic power device and a diode in a same package | |
| US20050269695A1 (en) | Surface-mount chip-scale package | |
| US7189602B2 (en) | Method and apparatus for reducing substrate bias voltage drop | |
| JPH01245549A (ja) | 半導体装置およびその製法 | |
| JPH0818071A (ja) | 個別ダイオード装置の製造方法 | |
| JP2002252351A (ja) | 半導体装置 | |
| JPH088446A (ja) | 個別ダイオード装置 | |
| JPH04355969A (ja) | 個別ダイオード装置 | |
| JPH07326772A (ja) | 個別ダイオード装置 | |
| JPH0832091A (ja) | 個別ダイオード装置 | |
| JPH0832092A (ja) | 個別ダイオード装置 | |
| US7368825B2 (en) | Power semiconductor device | |
| GB2068640A (en) | Wiring layers for semiconductor devices | |
| JP3263554B2 (ja) | チップ部品およびその製造方法 | |
| EP0317133B1 (en) | Semiconductor device for controlling supply voltage fluctuations | |
| EP0948050A1 (en) | Electronic semiconductor power device with polycrystalline silicon components | |
| JPH06163806A (ja) | 半導体装置 | |
| KR20020080234A (ko) | 반도체장치 | |
| JPH08330519A (ja) | 化合物半導体集積回路装置 | |
| EP1280210A2 (en) | Schottky barrier diode and manufacturing method of schottky barrier diode | |
| JPH0837281A (ja) | バイパス・コンデンサ内蔵の半導体装置及びその製造方法 | |
| JPH0728003B2 (ja) | 薄膜ハイブリツドｉｃ |