JPH08110531A - Active matrix panel - Google Patents
Active matrix panelInfo
- Publication number
- JPH08110531A JPH08110531A JP7232709A JP23270995A JPH08110531A JP H08110531 A JPH08110531 A JP H08110531A JP 7232709 A JP7232709 A JP 7232709A JP 23270995 A JP23270995 A JP 23270995A JP H08110531 A JPH08110531 A JP H08110531A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- output
- active matrix
- matrix panel
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】ドライバーの全出力の検査を、プローブカード
で信号を取り出さずに行う。
【解決手段】データ線または走査線の両端にドライバー
回路及びドライバー出力チェック回路を設けて、ドライ
バー回路からの出力をドライバー出力チェック回路を介
して共通出力端子に出力することにより、ドライバー回
路の出力の検査を行う。
(57) [Abstract] [Problem] To inspect all outputs of a driver without extracting a signal with a probe card. A driver circuit and a driver output check circuit are provided at both ends of a data line or a scan line, and an output from the driver circuit is output to a common output terminal via the driver output check circuit, thereby Perform an inspection.
Description
【0001】[0001]
【発明の属する技術分野】本発明はアクテイブマトリク
スパネルに関する。TECHNICAL FIELD The present invention relates to an active matrix panel.
【0002】特にドライバーを検査する手段を備えたド
ライバ一内蔵アクテイブマトリクスパネルに関する。In particular, the present invention relates to an active matrix panel with a built-in driver equipped with means for inspecting a driver.
【0003】[0003]
【従来の技術】従来のドライバー内蔵アクテイブマトリ
クスパネルの例としては、反射型では「SID(エス・
アイ・デイー)82ダイジエストP.48ー49山崎
他」、また透過型では「SID(エス・アイ・デイー)
84ダイジエストP.316両角」などがある。2. Description of the Related Art As an example of a conventional active matrix panel with a built-in driver, a reflective type is called "SID (S.
Eye Day) 82 Digest P. 48-49 Yamazaki et al. ”, Or the transparent type“ SID ”
84 Digest P. 316 double-sided ".
【0004】図2はM0SFETを開いたドライバー内
蔵アクテイブマトリクスパネルの回路図の例である。3
1は画素エリアであり、データ線36,37,38、走
査線39,40,41、及びそれらの交点に設けられた
画素トランジスタ48,49,50とから成る。画素ト
ランジスタにはそれぞれ画素電極がついており、対向電
極54との間の液晶の容量が51,52,53である。
32はデータ線36,37,38を駆動するXドライバ
ー、33は走査線39,40,41を駆動するYドライ
バーである。FIG. 2 is an example of a circuit diagram of an active matrix panel with a built-in driver in which the M0SFET is opened. Three
A pixel area 1 is composed of data lines 36, 37, 38, scanning lines 39, 40, 41, and pixel transistors 48, 49, 50 provided at their intersections. Each pixel transistor is provided with a pixel electrode, and liquid crystal capacitances between the pixel electrode and the counter electrode 54 are 51, 52 and 53.
32 is an X driver for driving the data lines 36, 37, 38, and 33 is a Y driver for driving the scanning lines 39, 40, 41.
【0005】[0005]
【発明が解決しようとする課題】しかし前述の従来技術
では以下に述ベるような問題点を生じる。すなわち、内
蔵ドライバーの全出力が正常であるかどうかは、パネル
状態にしてみなければわからないという問題点である。
基板状態で検査するには、プローブカードでドライバ一
の全出力の信号を取り出す方法があるが、1度に数百〜
数千のパツドに針を当てるのは極めて困難である。However, the above-mentioned conventional technique has the following problems. That is, it is not possible to know whether all outputs of the built-in driver are normal unless the panel state is set.
In order to inspect in the board state, there is a method of extracting all the output signals of the driver 1 with a probe card.
Applying a needle to thousands of pads is extremely difficult.
【0006】そこで本発明はこのような問題点を解決す
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチエックできる回路を備えたド
ライバー内蔵アクテイブマトリクスパネルの実現にあ
る。Therefore, the present invention solves such a problem, and an object of the present invention is to realize an active matrix panel with a built-in driver, which is provided with a circuit capable of checking the output of the driver easily in a substrate state. .
【0007】[0007]
【課題を解決するための手段】本発明のドライバー内蔵
アクテイブマトリクスパネルは、薄膜のスイッチング素
子の1次元アレイを備え、前記スイッチング素子の1つ
の電極はそれぞれ走査線またはデータ線に接続され、他
の少なくとも1つの電極が共通電極に接続されているこ
とを特徴とするドライバー内蔵アクテイブマトリクスパ
ネル。An active matrix panel with a built-in driver according to the present invention comprises a one-dimensional array of thin film switching elements, one electrode of each of the switching elements being connected to a scanning line or a data line, and another electrode. An active matrix panel with a built-in driver, wherein at least one electrode is connected to a common electrode.
【0008】[0008]
【作用】本発明の上記の構成を用いたドライバー内蔵ア
クテイブマトリクスパネルは、ドライバーを動作させる
と、ドライバーの全出力の信号を共通電極から取り出す
ことがてきる。従つてパネル組立てをしなくても、基板
状態で簡単にドライバーの検査ができる。In the active matrix panel with a built-in driver using the above configuration of the present invention, when the driver is operated, signals of all outputs of the driver can be taken out from the common electrode. Therefore, the driver can be easily inspected in the substrate state without assembling the panel.
【0009】[0009]
〔実施例1〕図1は本発明の1実施例を示す、ドライバ
ーとその出力チエック回路を内蔵したアクテイブマトリ
クスパネルの回路図である。このパネルは画素エリア1
と、Xドライバー2とその出力チエック回路4、そして
Yドライバー3とその出力チエック回路5とから成つて
いる。画素エリアは、データ線6,7,8と走査線9,
10,11、及びこれらの交点に配置された画素トラン
ジスタ18,19,20とから成る。画素トランジスタ
にはそれぞれ画素電極がついており、対向電極24との
間に液晶を介した容量21,22,25を形成してい
る。Xドライバー2はデータ線6,7,8を順次選択
し、画像データを書き込む働きを持つ。一方、Xドライ
バー出力チエック回路4は、スイッチング素子12,1
3,14とその制御入力25及び出力26とから成つて
いる。スイッチング素子をすべて閉じさせるような入力
信号を25に入れた状態でXドライバーを動作させる
と、画像データ1行分の信号が出力26から取り出せ
る。もし、この信号に非連続点や電圧レべルに異常な点
があれば、そのタイミングに応じた列の動作が不良であ
ることがわかる。Yドライバー3も走査線9,10,1
1を順決選択するが、ドライバーの出力がハイとローの
2値であるので、この信号で制御されるようなスイッチ
ング素子15,16,17とその入出力27,28とで
Yドライバーチエック回路を構成する。この場合、Yド
ライバーが動作している間はチエック回路も動作する
が、走査線同志がシヨートするようなことはないためパ
ネルの動作に影響は与えない。Y側をチエックする場合
には入力27に適当な信号を入れ、出力28からそれと
同じ信号が取り出されることを確認すればよい。[Embodiment 1] FIG. 1 is a circuit diagram of an active matrix panel incorporating a driver and its output check circuit according to an embodiment of the present invention. This panel has pixel area 1
And an X driver 2 and its output check circuit 4, and a Y driver 3 and its output check circuit 5. The pixel area includes data lines 6, 7, and 8 and scanning lines 9,
10 and 11 and the pixel transistors 18, 19 and 20 arranged at their intersections. Each pixel transistor is provided with a pixel electrode, and capacitors 21, 22 and 25 via the liquid crystal are formed between the pixel transistor and the counter electrode 24. The X driver 2 has a function of sequentially selecting the data lines 6, 7, and 8 and writing image data. On the other hand, the X driver output check circuit 4 includes switching elements 12, 1
3, 14 and their control inputs 25 and outputs 26. When the X driver is operated in a state where an input signal for closing all the switching elements is put in 25, a signal for one line of image data can be taken out from the output 26. If this signal has a discontinuous point or an abnormal point in the voltage level, it can be known that the operation of the column corresponding to the timing is defective. Y driver 3 also scan lines 9, 10, 1
1 is selected in sequence, but since the output of the driver is binary of high and low, the Y driver check circuit is composed of the switching elements 15, 16 and 17 and their inputs / outputs 27 and 28 which are controlled by this signal. Make up. In this case, while the Y driver is operating, the check circuit also operates, but since the scanning lines do not short, the panel operation is not affected. When checking the Y side, it suffices to input an appropriate signal to the input 27 and confirm that the same signal is output from the output 28.
【0010】次に、出力チェック回路の構成例をあげ、
具体的な検査方法を説明する。図3はXドライバー出力
チェック回路の回路図である。61は画素アレイ部、6
2はXドライバー、63はYドライバ一である。Xドラ
イバーはCM0Sのクロックドインバータを用いたシフ
トレジスタと、その出力64,65,6る,67のタイ
ミングに応じてビデオ信号VIDからデータ線72,7
5,74,75にデータを書き込むアナログスイッチ6
8,69,70,71とから成る。Xドライバー出力チ
エック回路は、Nチヤネルのトランジスタ76,77,
78,79と3本の配線TX1,TX2,CXとから成
る。Xドライバー内のシフトレジスタ部の検査は、スタ
ートパルスXSPが所定の段数分だけ遅れたタイミング
でエンドパルスXEPに出ていることを確認すればよ
い。シフトレジスタが正常に動作していた場合、Xドラ
イバー出力チエック回路を用いてビツト不良がないかを
検査する。その方法を図4を用いて説明する。同図XS
P,φXはそれぞれシフトレジスタのスタ一トパルスと
クロックの電圧波形である。(a),(b),(c),
(d)はシフトレジスタの各段の出力64一67の電圧
波形である。TX1をハイ、TX2をローレべルにし
て、VIDに(e)のような信号を入れると、奇数列の
データ線の信号がCXに(f)のような形て表われる。
逆にTX1 をロー、TX2をハイレべルにして、VID
に(g)のような信号を入れると、偶数列のデータ線の
信号がCXに(h)のような形で表われる。この時、
(f)及び(h)の電圧波形が規則正しければビツト不
良はないということになる。もし不規則な点があれば、
そのタイミングから不良の番地がわかる。Next, an example of the configuration of the output check circuit will be given.
A specific inspection method will be described. FIG. 3 is a circuit diagram of the X driver output check circuit. 61 is a pixel array section, 6
2 is an X driver and 63 is a Y driver. The X driver is a shift register using a CM0S clocked inverter and a data line 72, 7 from the video signal VID in accordance with the timing of its outputs 64, 65, 6, 67.
Analog switch 6 to write data to 5,74,75
It consists of 8, 69, 70 and 71. The X driver output check circuit is an N channel transistor 76, 77,
78, 79 and three wirings TX1, TX2, CX. The shift register portion in the X driver may be inspected by confirming that the start pulse XSP appears in the end pulse XEP at a timing delayed by a predetermined number of stages. If the shift register is operating normally, the X driver output check circuit is used to inspect for bit defects. The method will be described with reference to FIG. Same figure XS
P and φX are the voltage waveforms of the start pulse and clock of the shift register, respectively. (A), (b), (c),
(D) is a voltage waveform of the outputs 64 to 67 of each stage of the shift register. When TX1 is set to high and TX2 is set to low level and a signal such as (e) is input to VID, the signal of the data line in the odd column appears in CX as (f).
Conversely, set TX 1 to low and TX 2 to high level, and
When a signal such as (g) is input to C, the signal of the data line in the even column appears in CX in the form of (h). This time,
If the voltage waveforms of (f) and (h) are regular, it means that there is no bit defect. If there are irregularities,
The defective address can be known from that timing.
【0011】図5はYドライバー出力チエツク回路の回
路図である。81は画素エリア部、82はXドライバ
ー、83はYドライバーである。Yドライバー出力チエ
ック回路はNチヤネルの卜ランジスタ87,88,89
と2本の配線TY,CYとから成る。図6は図5の各部
の電圧波形である。YSP,φYはYドライバーのスタ
ートパルスとクロツク、(a),(b),(c)は走査
線84,85,86の信号に対応する。シフトレジスタ
部の検査はX側と同様エンドパルスYEPで確認でき
る。走査線の信号レベルはハイとローの2値しかないた
め、走査線が選択されるのと同時にトランジスタ87,
88,89もONする。たとえばTYに(d)のような
信号を入れるとCYには(e)のような信号が表れる。
この波形が規則正しければビツト不良はないということ
になる。FIG. 5 is a circuit diagram of the Y driver output check circuit. Reference numeral 81 is a pixel area portion, 82 is an X driver, and 83 is a Y driver. The Y driver output check circuit is an N channel type transistor 87, 88, 89.
And two wirings TY and CY. FIG. 6 is a voltage waveform of each part of FIG. YSP and φY correspond to the start pulse and clock of the Y driver, and (a), (b), and (c) correspond to the signals of the scanning lines 84, 85, and 86. The inspection of the shift register section can be confirmed by the end pulse YEP as in the X side. Since the signal level of the scanning line has only two values of high and low, the transistor 87,
88 and 89 are also turned on. For example, when a signal such as (d) is inserted in TY, a signal such as (e) appears in CY.
If this waveform is regular, it means that there are no bit defects.
【0012】〔実施例2〕、図7は本発明の第2の実施
例を表わすXドライバー出力チエック回路の回路図であ
る。101は画素エリア、102はXドライバー、10
5はXドライバー出力チエツク回路である。第1の実施
例と異なるのはCMOSのトランジスタを用いている点
であり、TXBをハイ、TXLをローにしておけば広い
電圧範囲のビデオ信号に対して出力をチエツクできる.
Xドライバーの出力バッフアがCMOSで構成されてい
る場合などには、本実施例を用いる方がよい。[Second Embodiment] FIG. 7 is a circuit diagram of an X driver output check circuit showing a second embodiment of the present invention. 101 is a pixel area, 102 is an X driver, 10
Reference numeral 5 is an X driver output check circuit. The difference from the first embodiment is that a CMOS transistor is used, and if TXB is set high and TXL is set low, the output can be checked for a video signal in a wide voltage range.
When the output buffer of the X driver is composed of CMOS, it is better to use this embodiment.
【0013】〔実施例3〕図8は本発明の第5の実施例
を表わすドライバー内蔵アクテイブマトリクスパネルの
回路図である.111は画素エリア、112はXドライ
バ一、113はYドライバー、114はXドライバ一出
力チエック回路、115はYドライバー出力チエック回
路である。本実施例の特徴は出力チエック回路をダイオ
ードのアレイで構成したところにある。トランジスタに
比べて配線も減り、回路のしめる面積も減少するという
長所を持っている。[Embodiment 3] FIG. 8 is a circuit diagram of an active matrix panel with a built-in driver showing a fifth embodiment of the present invention. 111 is a pixel area, 112 is an X driver, 113 is a Y driver, 114 is an X driver one output check circuit, and 115 is a Y driver output check circuit. The feature of the present embodiment is that the output check circuit is composed of an array of diodes. Compared to transistors, it has the advantages of less wiring and less circuit area.
【0014】〔実施例4〕図9は本発明の第4の実施例
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図てある。本実施例の特徴はドライバーを対称に配置
し、1本の走査線あるいはデータ線をそれぞれ2つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があつても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリぺア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。121は画素エリア、1
22,123が上下のXドライバー、126,127が
上下のXドライバー出力チエック回路、124,125
が左右のYドライバー、126,127が左右のYドラ
イバー出力チエック回路であ。上下,左右のドライバー
とチエツク回路が対称に配置さている。また本実施例に
おいては画素エリアの上下,左右にチエック回路を設け
ているため、画素エリア内の断線,シヨートもチエツク
することができ、信号のタイミングからその番地を割り
出すこともできる。[Embodiment 4] FIG. 9 is a circuit diagram of an active matrix panel with a built-in driver showing a fourth embodiment of the present invention. The feature of this embodiment is that the drivers are arranged symmetrically and redundancy is provided so that one scanning line or data line can be driven by two drivers. That is, in this embodiment, even if there is a driver output defect, if the driver on the opposite side of the same address is normal, the defective part can be cut with a laser repair or the like to obtain a good product. In this embodiment, the correction can be made in this way, so that the yield is significantly improved. 121 is a pixel area, 1
22 and 123 are upper and lower X drivers, 126 and 127 are upper and lower X driver output check circuits, and 124 and 125.
Is the left and right Y drivers, and 126 and 127 are the left and right Y driver output check circuits. The top and bottom, left and right drivers and the check circuit are arranged symmetrically. Further, in this embodiment, since the check circuits are provided above and below and to the left and right of the pixel area, it is possible to check disconnection and shortout in the pixel area, and also to determine the address from the signal timing.
【0015】[0015]
【発明の効果】以上述べたように、本発明のドライバー
内蔵アクテイブマトリクスパネルは、パネル組み立て以
前に基板の状態で効率よく検査ができるため、作業時間
の短縮、製品のコストダウンが可能となる。また冗長性
がある場合には、修正することもでき、歩留まりが大幅
に向上する。すなわち、よりー層のコストダウンも可能
となる。特にドライバーのビツト不良に関しては両側の
ドライバーが同時に不良となる確率は極めて少なく、ほ
とんどが修正できる。As described above, in the active matrix panel with a built-in driver of the present invention, it is possible to efficiently inspect the state of the substrate before the panel is assembled, so that the working time can be shortened and the cost of the product can be reduced. Further, if there is redundancy, it can be corrected, and the yield is greatly improved. That is, it is possible to further reduce the cost. Especially with regard to driver bit defects, it is extremely unlikely that drivers on both sides will be defective at the same time, and most can be corrected.
【0016】また、本発明のドライバー内蔵アクテイブ
マトリクスパネルはドライバーのチエックだけでなく、
画素エリアの不良箇所を調べることがてきる。たとえ
ば、データ線と走査線がショートしていればチエック回
路の出力タイミングから一意的に番地を求めることがで
きる。また、画素エリアの両側に出力チエック回路を備
えていれば、走査線およびデータ線に断線がないかも調
べることができる。The active matrix panel with a built-in driver of the present invention is not limited to the driver's check
It is possible to check for defective points in the pixel area. For example, if the data line and the scanning line are short-circuited, the address can be uniquely obtained from the output timing of the check circuit. Further, if the output check circuits are provided on both sides of the pixel area, it is possible to check whether or not the scanning line and the data line are disconnected.
【図1】ドライバー内蔵アクテイブマトリクスパネルの
回路図。FIG. 1 is a circuit diagram of an active matrix panel with a built-in driver.
【図2】従来のドライバー内蔵アクテイブマトリクスパ
ネル回路図。FIG. 2 is a conventional active matrix panel circuit diagram with a built-in driver.
【図3】Xドライバー出力チエック回路の回路図。FIG. 3 is a circuit diagram of an X driver output check circuit.
【図4】図3の各部の電圧波形を示す図。FIG. 4 is a diagram showing voltage waveforms at various portions in FIG.
【図5】Yドライバー出力チエック回路の回路図。FIG. 5 is a circuit diagram of a Y driver output check circuit.
【図6】図5の各部の電圧波形を示す図。FIG. 6 is a diagram showing voltage waveforms of respective portions in FIG.
【図7】Xドライバー出力チエック回路の回路図。FIG. 7 is a circuit diagram of an X driver output check circuit.
【図8】ドライバー内蔵アクテイブマトリクスパネルの
回路図。FIG. 8 is a circuit diagram of an active matrix panel with a built-in driver.
【図9】ドライバー内蔵アクテイブマトリクスパネルの
回路図。FIG. 9 is a circuit diagram of an active matrix panel with a built-in driver.
4,103,114,126,127・・・Xドライバ
ー出力チエック回路 5,115,128,129・・・・・・・Yドライバ
ー出力チエック回路4, 103, 114, 126, 127 ... X driver output check circuit 5,115, 128, 129 ... Y driver output check circuit
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成7年10月11日[Submission date] October 11, 1995
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【特許請求の範囲】[Claims]
【手続補正2】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0002[Name of item to be corrected] 0002
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0002】特にドライバーを検査する手段を備えたア
クティブマトリクスパネルに関する。In particular, it relates to an active matrix panel equipped with a means for inspecting a driver.
【手続補正3】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0006[Correction target item name] 0006
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0006】そこで本発明はこのような問題点を解決す
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチェックできる回路を備えたア
クティブマトリクスパネルの実現にある。Therefore, the present invention solves such a problem, and an object of the present invention is to realize an active matrix panel provided with a circuit capable of easily checking the output of a driver in a substrate state.
【手続補正4】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0007[Correction target item name] 0007
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0007】[0007]
【課題を解決するための手段】本発明のアクティブマト
リクスパネルは、基板上にマトリクス状に配置された複
数の画素電極と、該複数の画素電極にデータ信号を供給
してなる複数のデータ線と、該複数の画素電極に走査信
号を供給してなる複数のゲート線と、該複数のデータ線
又は該ゲート線の両端に接続されて該データ線又は該ゲ
ート線に出力を供給する複数のドライバ回路と、各ドラ
イバ回路に接続されたドライバ出力チェック回路とを具
備し、該ドライバ出力チェック回路は該ドライバ回路か
らの複数の出力に接続された複数のスイッチング素子
と、該複数のスイッチング素子に信号を供給する共通入
力端子と、該複数のスイッチング素子に接続されたドラ
イバ出力のチェック用共通出力端子とを具備することを
特徴とする。The active matrix panel of the present invention comprises a plurality of substrates arranged in a matrix on a substrate.
A number of pixel electrodes and supply data signals to the plurality of pixel electrodes
Scanning lines to the plurality of data lines and the plurality of pixel electrodes.
A plurality of gate lines for supplying a signal and the plurality of data lines
Alternatively, the data line or the gate is connected to both ends of the gate line.
Each driver circuit that supplies output to the
Driver output check circuit connected to the inverter circuit.
The driver output check circuit is the driver circuit.
Switching elements connected to these outputs
And a common input that supplies signals to the plurality of switching elements.
Input terminal and a drive connected to the plurality of switching elements.
It should be equipped with a common output terminal for checking the IVA output.
Characterize .
【手続補正5】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0008[Correction target item name] 0008
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0008】[0008]
【作用】本発明の上記の構成を用いたアクテイブマトリ
クスパネルは、ドライバーを動作させると、ドライバー
の全出力の信号を共通電極から取り出すことがてきる。
従つてパネル組立てをしなくても、基板状態で簡単にド
ライバーの検査ができる。In the active matrix panel using the above structure of the present invention, when the driver is operated, signals of all outputs of the driver can be taken out from the common electrode.
Therefore, the driver can be easily inspected in the substrate state without assembling the panel.
【手続補正6】[Procedure correction 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0009[Correction target item name] 0009
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0009】〔実施例4〕図9は本発明の第4の実施例
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図てある。本実施例の特徴はドライバーを対称に配置
し、1本の走査線あるいはデータ線をそれぞれ2つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があつても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリぺア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。121は画素エリア、1
22,123が上下のXドライバー、126,127が
上下のXドライバー出力チエック回路、124,125
が左右のYドライバー、126,127が左右のYドラ
イバー出力チエック回路であ。上下,左右のドライバー
とチエツク回路が対称に配置さている。また本実施例に
おいては画素エリアの上下,左右にチエック回路を設け
ているため、2つのドライバー回路のうち、一方の側の
ドライバー回路の出力を他方の側に設けたドライバー出
力チェック回路の出力端子に出力すれば、画素エリア内
の断線,シヨートもチエツクすることができ、信号のタ
イミングからその番地を割り出すこともできる。[Embodiment 4] FIG. 9 is a circuit diagram of an active matrix panel with a built-in driver showing a fourth embodiment of the present invention. The feature of this embodiment is that the drivers are arranged symmetrically and redundancy is provided so that one scanning line or data line can be driven by two drivers. That is, in the present embodiment, even if there is a driver output failure, if the driver on the opposite side of the same address is normal, the defective part can be cut by laser repair or the like to obtain a good product. In this embodiment, the correction can be made in this way, so that the yield is significantly improved. 121 is a pixel area, 1
22 and 123 are upper and lower X drivers, 126 and 127 are upper and lower X driver output check circuits, and 124 and 125.
Is the left and right Y drivers, and 126 and 127 are the left and right Y driver output check circuits. The top and bottom, left and right drivers and the check circuit are arranged symmetrically. Further, in this embodiment, since the check circuits are provided above and below and to the left and right of the pixel area, one of the two driver circuits is provided .
Driver output with the driver circuit output on the other side
By outputting to the output terminal of the force check circuit, it is possible to check for disconnection and shortout in the pixel area, and to determine the address from the signal timing.
【手続補正7】[Procedure Amendment 7]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0015[Name of item to be corrected] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0015】[0015]
【発明の効果】以上述べたように、本発明のアクテイブ
マトリクスパネルは、パネル組み立て以前に基板の状態
で効率よく検査ができるため、作業時間の短縮、製品の
コストダウンが可能となる。また冗長性がある場合に
は、修正することもでき、歩留まりが大幅に向上する。
すなわち、よりー層のコストダウンも可能となる。特に
ドライバーのビツト不良に関しては両側のドライバーが
同時に不良となる確率は極めて少なく、ほとんどが修正
できる。As described above, in the active matrix panel of the present invention, it is possible to efficiently inspect the state of the substrate before the panel is assembled, so that the working time can be shortened and the cost of the product can be reduced. Further, if there is redundancy, it can be corrected, and the yield is greatly improved.
That is, it is possible to further reduce the cost. Especially with regard to driver bit defects, it is extremely unlikely that drivers on both sides will be defective at the same time, and most can be corrected.
【手続補正8】[Procedure Amendment 8]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0016[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0016】また、本発明のアクテイブマトリクスパネ
ルはドライバーのチエックだけでなく、画素エリアの不
良箇所を調べることがてきる。たとえば、データ線と走
査線がショートしていればチエック回路の出力タイミン
グから一意的に番地を求めることができる。また、画素
エリアの両側に出力チエック回路を備えていれば、走査
線およびデータ線に断線がないかも調べることができ
る。Further, the active matrix panel of the present invention can check not only the driver's check but also the defective portion in the pixel area. For example, if the data line and the scanning line are short-circuited, the address can be uniquely obtained from the output timing of the check circuit. Further, if the output check circuits are provided on both sides of the pixel area, it is possible to check whether or not the scanning line and the data line are disconnected.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/786 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/786
Claims (3)
られた、走査線群,データ線群,前記走査線を駆動する
Yドライバー集積回路、及び前記データ線を駆動するX
ドライバー集積回路、及び前記走査線とデータ線の交点
に設けられた卜ランジスタアレイによつで液晶を駆動し
て成るドライバー内蔵アクテイブマトリクスパネルにお
いて、薄膜のスイッチング素子の1次元アレイを備え、
前記スイッチング素子の1つの電極はそれぞれ前記走査
線または前記データ線に接続され、他の少なくとも1つ
の電極が共通電極に接続されていることを特徴とするア
クテイブマトリクスパネル。1. A scanning line group, a data line group, a Y driver integrated circuit for driving the scanning lines, and an X for driving the data lines, which are provided on a substrate made of a semiconductor or an insulator.
A driver integrated circuit, and an active matrix panel with a built-in driver, which is configured to drive a liquid crystal by means of a transistor array provided at the intersection of the scanning line and the data line, comprising a one-dimensional array of thin film switching elements,
An active matrix panel, wherein one electrode of the switching element is connected to the scanning line or the data line, and at least another electrode is connected to a common electrode.
スイッチング素子と、前記スイッチング素子を制御する
配線と、前記スイッチング素子の信号を取り出す配線と
からなるXドライバー出力チエツク回路。 b)Yドライバーの各出力に配列され、Yドライバーに
よつて制御されるスイッチング素子と、前記スイッチン
グ素子に信号を送る配線と、前記スイッチング素子の信
号を取り出す配線とからなるYドライバー出力チエツク
回路を備えていることを特徴とする特許請求の範囲第1
項記載のアクテイブマトリクスパネル。2. An X driver output check circuit comprising: a) a switching element arranged at each output of the X driver, a wiring for controlling the switching element, and a wiring for taking out a signal from the switching element. b) A Y driver output check circuit including a switching element arranged at each output of the Y driver and controlled by the Y driver, a wiring for sending a signal to the switching element, and a wiring for taking out a signal from the switching element. Claim 1 characterized in that it is provided
The active matrix panel described in the item.
されたダイオードアレイ。 b)前記ダイオードアレイの信号を取り出す配線。 (4)基板に絶縁物を用い、前記スイッチング素子を薄
膜トランジスタで構成したことを特徴とする特許請求の
範囲第1項または第2項記載のアクテイブマトリクスパ
ネル。3. A) A diode array arranged at each output of the X or Y driver. b) Wiring for taking out the signal of the diode array. (4) The active matrix panel according to claim 1 or 2, wherein an insulating material is used for the substrate, and the switching element is a thin film transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7232709A JPH08110531A (en) | 1995-09-11 | 1995-09-11 | Active matrix panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7232709A JPH08110531A (en) | 1995-09-11 | 1995-09-11 | Active matrix panel |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61263278A Division JPH0827463B2 (en) | 1986-11-05 | 1986-11-05 | Active matrix panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08110531A true JPH08110531A (en) | 1996-04-30 |
Family
ID=16943558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7232709A Ceased JPH08110531A (en) | 1995-09-11 | 1995-09-11 | Active matrix panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08110531A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980077749A (en) * | 1997-04-22 | 1998-11-16 | 손욱 | Super twisted nematic liquid crystal display and manufacturing method |
JP2005049519A (en) * | 2003-07-31 | 2005-02-24 | Toshiba Matsushita Display Technology Co Ltd | Display device |
US6970274B2 (en) | 2000-07-12 | 2005-11-29 | Sharp Kabushiki Kaisha | Display device and driving method of the same |
CN111179794A (en) * | 2020-01-06 | 2020-05-19 | 京东方科技集团股份有限公司 | Detection circuit, array substrate and display panel |
-
1995
- 1995-09-11 JP JP7232709A patent/JPH08110531A/en not_active Ceased
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980077749A (en) * | 1997-04-22 | 1998-11-16 | 손욱 | Super twisted nematic liquid crystal display and manufacturing method |
US6970274B2 (en) | 2000-07-12 | 2005-11-29 | Sharp Kabushiki Kaisha | Display device and driving method of the same |
JP2005049519A (en) * | 2003-07-31 | 2005-02-24 | Toshiba Matsushita Display Technology Co Ltd | Display device |
CN111179794A (en) * | 2020-01-06 | 2020-05-19 | 京东方科技集团股份有限公司 | Detection circuit, array substrate and display panel |
US12062305B2 (en) | 2020-01-06 | 2024-08-13 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Test circuit, array substrate, and display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7525335B2 (en) | Display element and inspecting method of the same | |
US7265572B2 (en) | Image display device and method of testing the same | |
KR100492456B1 (en) | Display device and driving method thereof | |
US7528817B2 (en) | Image display device and testing method of the same | |
US20070040794A1 (en) | Liquid crystal display device repair system and method thereof | |
US7038675B2 (en) | Liquid crystal display device and manufacturing method thereof | |
EP1421433B1 (en) | Liquid crystal display with redundant column drive circuitry | |
JPH01130131A (en) | Driver-containing active matrix panel | |
JP2003043980A (en) | Substrate of display device, array substrate, inspection circuit, inspection method and manufacturing method of liquid crystal cell | |
JPH0827463B2 (en) | Active matrix panel | |
JPH08110531A (en) | Active matrix panel | |
JP3243945B2 (en) | Display element | |
JP3203971B2 (en) | Display element | |
JP2973969B2 (en) | Active matrix panel and inspection method thereof | |
JPH07199872A (en) | Liquid crystal display | |
JPH01130132A (en) | Active matrix substrate | |
JPH05307167A (en) | Active matrix panel | |
JP2010249889A (en) | Liquid crystal display device and method of inspecting the same | |
KR100341128B1 (en) | method for testing display quality of LCD | |
KR101157248B1 (en) | Mass production system checking structure of liquid crystal display device | |
KR19990009765A (en) | Dual scan drive type substrate for liquid crystal display | |
JP2583374B2 (en) | LCD with built-in peripheral circuits | |
JP3062552B2 (en) | Liquid crystal display device and inspection method thereof | |
JP2882300B2 (en) | Active matrix panel manufacturing method | |
JP2001330650A (en) | Display panel board and its inspecting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20060822 |