[go: up one dir, main page]

JPH0758734B2 - 絶縁ゲ−ト型セミカスタム集積回路 - Google Patents

絶縁ゲ−ト型セミカスタム集積回路

Info

Publication number
JPH0758734B2
JPH0758734B2 JP62039599A JP3959987A JPH0758734B2 JP H0758734 B2 JPH0758734 B2 JP H0758734B2 JP 62039599 A JP62039599 A JP 62039599A JP 3959987 A JP3959987 A JP 3959987A JP H0758734 B2 JPH0758734 B2 JP H0758734B2
Authority
JP
Japan
Prior art keywords
power supply
source
pull
integrated circuit
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62039599A
Other languages
English (en)
Other versions
JPS63205928A (ja
Inventor
正純 塩地
祥光 鵜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62039599A priority Critical patent/JPH0758734B2/ja
Priority to US07/156,740 priority patent/US4868705A/en
Priority to EP88102574A priority patent/EP0280236B1/en
Priority to DE3889357T priority patent/DE3889357T2/de
Priority to KR1019880001874A priority patent/KR910001982B1/ko
Publication of JPS63205928A publication Critical patent/JPS63205928A/ja
Publication of JPH0758734B2 publication Critical patent/JPH0758734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、MOS型セミカスタム（絶縁ゲート型半特別注
文）集積回路に係り、その入力端子あるいは出力端子に
接続された内部回路を静電気破壊から保護するための回
路に関する。
（従来の技術） ゲートアレイ、スタンダードセル方式集積回路などのMO
Sセミカスタム集積回路において、入出力部マクロセル
に設けられる保護回路は、従来、第５図に示すように構
成されていた。即ち、入力パッドあるいは出力パッド１
に接続されている信号配線２と高電位側電源PDDノード
および低電位側電源VSSノード（接地電位ノード）との
間にダイオード3,4が接続されており、さらに上記信号
配線２と保護すべき内部回路（図示せず）との間に保護
抵抗５が設けられている。
しかし、上記したようなダイオード3,4および抵抗５か
らのみなる従来の保護回路６は、その静電気破壊強度が
未だ十分なレベルと言えるまでには至っていない。そこ
で、より高い静電気破壊強度を得るべく、入出力部マク
ロセルに上記保護回路６を大きなパターンで設けようと
すると、上記マクロセルのパターン面積の増大をまね
き、マクロセルの小型化を図る上で大きな支障が生じ
る。
（発明が解決しようとする問題点） 本発明は、上記したように静電気破壊強度を高めようと
すると保護回路のパターン面積の増大をまねくという問
題点を解決すべくなされたもので、保護回路のパターン
面積を増大させることなく静電気破壊強度を向上し得る
絶縁ゲート型セミカスタム集積回路を提供することを目
的とする。
［発明の構成］ （問題点を解決するための手段） 本発明のMOS型セミカスタム集積回路においては、保護
回路と内部回路とを接続する信号配線の電位をプルアッ
プあるいはプルダウンするために接続し得るようにプル
アップ用MOSトランジスタおよびプルダウン用MOSトラン
ジスタの少なくとも一方が内蔵されている点に着目して
なされたもので、上記MOSトランジスタのドレインを前
記信号配線に接続しておき、そのソースは必要に応じて
プルアップ側電源ノードあるいはプルダウン側電源ノー
ドに接続してなることを特徴とする。
（作用） 上記MOSトランジスタのソースがマスタースライス方式
による配線によってプルアップ側電源ノードあるいはプ
ルダウン側電源ノードに接続されている場合はプルアッ
プ用あるいはプルダウン用として作用するが、上記ソー
スが開放状態のままであれば上記MOSトランジスタのド
レイン接合が保護ダイオードとして作用する。従って、
前記保護回路のパターン面積を増大させなくてもその保
護作用と上記保護ダイオードの保護作用によって静電気
破壊強度が高くなる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第１図は、MOS型セミカスタム集積回路における入力パ
ッドあるいは出力パッド１と入出力部マクロセルに設け
られている保護回路６および保護ダイオードとして使用
されているMOSトランジスタ11,12を取り出して示してい
る。上記保護回路６は、第５図を参照して前述したよう
に、信号配線２、ダイオード3,4および保護抵抗５から
なる。10は上記保護抵抗５の一端と内部回路（図示しな
い入力ゲートあるいは出力バッファ）との間を接続する
信号配線である。前記MOSトランジスタ11,12のうちの一
方11はＰチャネルトランジスタであり、他方12はＮチャ
ネルトランジスタであり、それぞれのドレインが上記信
号配線10に接続されている。上記Ｐチャネルトランジス
タ11のゲートは低電位側電源VSSノード（接地電源ノー
ド）に接続されているが、そのソースと高電位側電源V
DDノードとの接続は行われていない（開放状態になって
いる）。また、前記Ｎチャネルトランジスタ12のゲート
は上記VDDノードに接続されているが、そのソースと前
記VSSノードとの接続は行われていない（開放状態にな
っている）。
第２図は、上記Ｐチャネルトランジスタ11およびＮチャ
ネルトランジスタ12を取り出して断面構造を示してお
り、21はＮ型半導体基板、22および23は上記基板の表面
の一部に形成されたP+拡散領域（前記Ｐチャネルトラン
ジスタ11のソース、ドレインに対応する）、24は上記基
板の表面の一部に形成された基板電極用のN+拡散領域、
25は上記P+拡散領域22,23相互間のチャネル領域に対向
して基板上にゲート絶縁膜を介して形成された前記Ｐチ
ャネルトランジスタ11のゲート電極、26は前記基板の表
面の一部に形成されたＰウエル領域、27および28は上記
Ｐウエル領域の表面の一部に形成されたN+拡散領域（前
記Ｎチャネルトランジスタ12のドレイン、ソースに対応
する）、29は上記Ｐウエル領域の電極用のP+拡散領域、
30は上記N+拡散領域27,28相互間のチャネル領域に対向
して基板上にゲート絶縁膜を介して形成された前記Ｎチ
ャネルトランジスタ12のゲート電極である。上記Ｎチャ
ネルトランジスタ12のゲート電極30および前記基板電極
用のN+拡散領域24はVDDノードに接続されており、前記
Ｐチャネルトランジスタ11のゲート電極25および前記Ｐ
ウエル領域電極用のP+拡散領域29はVSSノードに接地さ
れ、前記Ｐチャネルトランジスタ11のドレイン（P+拡散
領域23）およびＮチャネルトランジスタ12のドレイン
（N+拡散領域27）は信号配線10に共通に接続されてい
る。
第３図は、上記Ｐチャネルトランジスタ11、Ｎチャネル
トランジスタ12のうちの一方（たとえばＮチャネルトラ
ンジスタ12）を取り出して平面パターンを示している。
即ち、31はSDG領域（ソース・ドレイン・ゲート形成領
域）であって、Ｄはドレイン領域、Ｇはゲート電極、Ｓ
はソース領域である。10は信号配線であって、上記ドレ
イン領域Ｄにコンタクトしている。上記ゲート電極Ｇは
図示しないVDD電源配線に接続されている。32はVSS電源
配線であって、本例では上記ソース領域Ｓとの接続が行
われていない。
なお、本実施例のMOS型セミカスタム集積回路はマスタ
ースライス方式の配線が行われるものであり、上記Ｐチ
ャネルトランジスタ11およびＮチャネルトランジスタ12
に関しては、予め上記したように各ソースに電源配線が
行われていない状態で形成されており、上記Ｐチャネル
トランジスタ11およびＮチャネルトランジスタ12をそれ
ぞれプルアップ用およびプルダウン用として使用する場
合に各ソースに電源配線を行っておくものである。
上記したように第１図に示した回路によれば、MOSトラ
ンジスタ11,12は各ソースに電源配線が行われていない
ので、それぞれのドレイン接合が保護ダイオードとして
作用する。従って、この保護ダイオードが前記保護回路
６と同様に保護作用を発揮するので、これらに接続され
た入力パッドまたは出力パッド１から内部回路を見た静
電気破壊強度が高くなる。この場合、上記MOSトランジ
スタ11,12は通常用意されているものを使用するので、
入出力部マクロセルのパターン面積が特別に増大するわ
けでもなく、保護回路６のパターン面積を特別に増大さ
せる必要もない。
なお、上記MOSトランジスタ11,12をプルアップ用、プル
ダウン用として使用する場合には、マスタースライス方
式により各ソースに電源配線を行えばよく、第３図のト
ランジスタにあっては一点鎖線で示すように配線を行え
ばよい。
なお、上記MOSトランジスタ11,12をそれぞれ複数に分割
して形成しておけば、プルアップ用、またはプルダウン
用として使用するときに、その複数に分割されているト
ランジスタの直列接続状態によってオン抵抗を変えるこ
とができ、用途に応じた抵抗値の選択が可能である。こ
こで、たとえば前記Ｎチャネルトランジスタ12を２分割
した場合の平面パターンを第４図に示す。41はSDG領域
であり、D1は第１のドレイン領域、G1は第１のゲート電
極、S1は第１のソース領域（または第２のドレイン領域
D2）、G2は第２のゲート電極、S2は第２のソース領域で
ある。10は信号配線であって、上記第１のドレイン領域
D1にコンタクトしている。上記第２のゲート電極G2は図
示しないVDD電源配線に接続されており、42はVSS配線で
ある。上記Ｎチャネルトランジスタ12の第１のゲート電
極G1と第２のゲート電極G2との間および第２のソース領
域S2とVSS電源配線42との間は開放状態になるように予
め形成されており、この状態で使用すれば上記Ｎチャネ
ルトランジスタ12は保護ダイオードとして作用するが、
上記開放部分を一点鎖線で示すように配線により接続し
て使用すれば上記Ｎチャネルトランジスタ12はプルダウ
ン用トランジスタとして作用する。また、このとき、第
１のゲート電極G1と第２のゲート電極G2を配線によって
接続した場合と、開放状態にした場合とではオン抵抗が
異なるので、どちらかを選択することができる。
［発明の効果］ 上述したように本発明の絶縁ゲート型セミカスタム集積
回路によれば、プルアップ用あるいはプルダウン用とし
て予め用意されるMOSトランジスタのドレインを保護回
路と内部回路との間の信号配線に接続しているので、上
記MOSトランジスタをプルアップ用あるいはプルダウン
用として使用しない場合には、そのソースを電源配線に
接続しないままの状態で使用することによって、そのド
レイン接合を保護ダイオードとして使用できる。従っ
て、この保護ダイオードが保護回路と同様に保護作用を
発揮し、この保護ダイオードに保護回路を介して接続さ
れている入力パッドあるいは出力パッドから見た静電気
破壊強度が向上する。
【図面の簡単な説明】
第１図は本発明のMOS型セミカスタム集積回路の一実施
例における保護回路およびMOSトランジスタのドレイン
接合からなる保護ダイオードを示す回路図、第２図は第
１図中のMOSトランジスタを取り出して示す断面構造
図、第３図は第１図中の１個のMOSトランジスタを取り
出して示す平面パターン図、第４図は第３図のMOSトラ
ンジスタを複数に分割した場合の平面パターンの一例を
示す図、第５図は従来のMOS型セミカスタム集積回路の
保護回路を示す回路図である。 １…入力パッドあるいは出力パッド、２…信号配線、3,
4…保護ダイオード、６…保護回路、10…信号配線、11,
12…MOSトランジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 27/088 29/78 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｋ 8832−4Ｍ 27/04 Ｈ (56)参考文献 特開 昭60−136241（ＪＰ，Ａ) 特開 昭61−150232（ＪＰ，Ａ) 特開 昭61−3442（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】入力パッドあるいは出力パッドに接続され
    た信号配線に一端が接続された保護ダイオードを有し、
    さらにこれに接続された抵抗素子を有する保護回路と、 この保護回路と集積回路内部回路との間の信号配線にド
    レインが接続されると共に基板電極が第１の電源に接続
    され、ソースは第２の電源に接続されていないプルアッ
    プ用／プルダウン用の少なくともいずれか一方のMOSト
    ランジスタとを具備し、 前記第１の電源が高電位側電源もしくは低電位側電源で
    あって、前記ソースを開放状態のままにした場合には前
    記MOSトランジスタは保護ダイオードとして作用し、 前記第１の電源および前記第２の電源が高電位側電源で
    あって、前記ソースをマスタースライス方式による配線
    によって前記第２の電源に接続した場合には前記MOSト
    ランジスタはプルアップ用のトランジスタとして作用
    し、 前記第１の電源および前記第２の電源が低電位側電源で
    あって、前記ソースをマスタースライス方式による配線
    によって前記第２の電源に接続した場合には前記MOSト
    ランジスタはプルダウン用のトランジスタとして作用す
    るように構成してなることを特徴とする絶縁ゲート型セ
    ミカスタム集積回路。
JP62039599A 1987-02-23 1987-02-23 絶縁ゲ−ト型セミカスタム集積回路 Expired - Lifetime JPH0758734B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62039599A JPH0758734B2 (ja) 1987-02-23 1987-02-23 絶縁ゲ−ト型セミカスタム集積回路
US07/156,740 US4868705A (en) 1987-02-23 1988-02-18 Insulated-gate semicustom integrated circuit
EP88102574A EP0280236B1 (en) 1987-02-23 1988-02-22 Method of manufacturing an insulated-gate semicustom integrated circuit
DE3889357T DE3889357T2 (de) 1987-02-23 1988-02-22 Verfahren zur Herstellung einer integrierten Kundenwunschschaltung mit isoliertem Gate.
KR1019880001874A KR910001982B1 (ko) 1987-02-23 1988-02-23 절연게이트형 세미카스텀집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62039599A JPH0758734B2 (ja) 1987-02-23 1987-02-23 絶縁ゲ−ト型セミカスタム集積回路

Publications (2)

Publication Number Publication Date
JPS63205928A JPS63205928A (ja) 1988-08-25
JPH0758734B2 true JPH0758734B2 (ja) 1995-06-21

Family

ID=12557577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62039599A Expired - Lifetime JPH0758734B2 (ja) 1987-02-23 1987-02-23 絶縁ゲ−ト型セミカスタム集積回路

Country Status (5)

Country Link
US (1) US4868705A (ja)
EP (1) EP0280236B1 (ja)
JP (1) JPH0758734B2 (ja)
KR (1) KR910001982B1 (ja)
DE (1) DE3889357T2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900001398B1 (ko) * 1987-11-30 1990-03-09 삼성전자 주식회사 양방성 입출력 셀
JPH07105446B2 (ja) * 1988-01-11 1995-11-13 株式会社東芝 Ｍｏｓ型半導体装置の入力保護回路
JPH02113623A (ja) * 1988-10-21 1990-04-25 Sharp Corp 集積回路の静電気保護回路
US5200876A (en) * 1989-04-10 1993-04-06 Matsushita Electric Industrial Co., Ltd. Electrostatic breakdown protection circuit
US5124877A (en) * 1989-07-18 1992-06-23 Gazelle Microcircuits, Inc. Structure for providing electrostatic discharge protection
JP2754072B2 (ja) * 1990-02-07 1998-05-20 三菱電機株式会社 半導体装置の入力回路
DE4004526C1 (ja) * 1990-02-14 1991-09-05 Texas Instruments Deutschland Gmbh, 8050 Freising, De
US5229635A (en) * 1991-08-21 1993-07-20 Vlsi Technology, Inc. ESD protection circuit and method for power-down application
US5513064A (en) * 1991-12-13 1996-04-30 Texas Instruments Incorporated Method and device for improving I/O ESD tolerance
GB2273831B (en) * 1992-12-24 1997-03-26 Motorola Semiconducteurs Voltage protection circuit
US5311391A (en) * 1993-05-04 1994-05-10 Hewlett-Packard Company Electrostatic discharge protection circuit with dynamic triggering
US5473500A (en) * 1994-01-13 1995-12-05 Atmel Corporation Electrostatic discharge circuit for high speed, high voltage circuitry
US5532896A (en) * 1994-04-26 1996-07-02 Coussens; Eugene Distributed silicon controlled rectifiers for ESD protection
JPH088391A (ja) * 1994-06-17 1996-01-12 Mitsubishi Electric Corp 半導体回路
JP2834034B2 (ja) * 1995-06-22 1998-12-09 日本電気アイシーマイコンシステム株式会社 半導体装置
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5729419A (en) * 1995-11-20 1998-03-17 Integrated Device Technology, Inc. Changed device model electrostatic discharge protection circuit for output drivers and method of implementing same
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US5831312A (en) * 1996-04-09 1998-11-03 United Microelectronics Corporation Electrostic discharge protection device comprising a plurality of trenches
JP3464340B2 (ja) * 1996-04-19 2003-11-10 沖電気工業株式会社 半導体集積回路装置
US5739998A (en) * 1996-07-12 1998-04-14 Kabushiki Kaisha Toshiba Protective circuit and semiconductor integrated circuit incorporating protective circuit
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5748028A (en) * 1996-10-31 1998-05-05 International Business Machines Corporation Method and apparatus for multi-level input voltage receiver circuit
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US5991134A (en) * 1997-06-19 1999-11-23 Advanced Micro Devices, Inc. Switchable ESD protective shunting circuit for semiconductor devices
JP4054093B2 (ja) * 1997-10-09 2008-02-27 株式会社ルネサステクノロジ 半導体装置
US6181193B1 (en) * 1999-10-08 2001-01-30 International Business Machines Corporation Using thick-oxide CMOS devices to interface high voltage integrated circuits
US7333310B2 (en) * 2003-12-18 2008-02-19 Stmicroelectronics, Inc. ESD bonding pad
US20050180071A1 (en) * 2004-02-13 2005-08-18 Yi-Hsun Wu Circuit and method for ESD protection
US20050224883A1 (en) * 2004-04-06 2005-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit design for increasing charge device model immunity
JP5712591B2 (ja) * 2010-12-10 2015-05-07 セイコーエプソン株式会社 集積回路装置、電子機器及び集積回路装置の製造方法
TWI548057B (zh) * 2011-04-22 2016-09-01 半導體能源研究所股份有限公司 半導體裝置
JP5969961B2 (ja) * 2013-07-12 2016-08-17 富士フイルム株式会社 配線基板
US9659924B2 (en) * 2014-05-25 2017-05-23 Mediatek Inc. Signal receiving circuit and signal transceiving circuit
DE102020109476A1 (de) 2020-02-02 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltung
CN113053870A (zh) 2020-02-02 2021-06-29 台湾积体电路制造股份有限公司 集成电路
CN113271089B (zh) * 2021-04-14 2023-04-11 杭州士兰微电子股份有限公司 栅极驱动电路及其智能功率模块
DE112023001024T5 (de) * 2022-04-27 2024-12-12 Rohm Co., Ltd. E/a-schaltung, halbleiterbauteil, zellenbibliothek und schaltungsentwurfsverfahren für halbleiterbauteil

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264941A (en) * 1979-02-14 1981-04-28 National Semiconductor Corporation Protective circuit for insulated gate field effect transistor integrated circuits
US4282556A (en) * 1979-05-21 1981-08-04 Rca Corporation Input protection device for insulated gate field effect transistor
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
US4527213A (en) * 1981-11-27 1985-07-02 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with circuits for protecting an input section against an external surge
JPS6027145A (ja) * 1983-07-25 1985-02-12 Hitachi Ltd 半導体集積回路装置
JPS60136241A (ja) * 1983-12-23 1985-07-19 Toshiba Corp ゲ−トアレイの入力回路
JPS60142556A (ja) * 1983-12-28 1985-07-27 Toshiba Corp 入力保護回路
JPS613442A (ja) * 1984-06-15 1986-01-09 Nec Corp 半導体装置
JPS61150232A (ja) * 1984-12-24 1986-07-08 Matsushita Electric Ind Co Ltd 半導体集積回路の入出力回路
US4736271A (en) * 1987-06-23 1988-04-05 Signetics Corporation Protection device utilizing one or more subsurface diodes and associated method of manufacture

Also Published As

Publication number Publication date
DE3889357T2 (de) 1994-10-20
EP0280236B1 (en) 1994-05-04
JPS63205928A (ja) 1988-08-25
KR880010500A (ko) 1988-10-10
KR910001982B1 (ko) 1991-03-30
EP0280236A3 (en) 1990-07-25
US4868705A (en) 1989-09-19
DE3889357D1 (de) 1994-06-09
EP0280236A2 (en) 1988-08-31

Similar Documents

Publication Publication Date Title
JPH0758734B2 (ja) 絶縁ゲ−ト型セミカスタム集積回路
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US4851721A (en) Semiconductor integrated circuit
JPH0821632B2 (ja) 半導体集積回路
JPH03165061A (ja) 半導体集積回路装置
JP3147849B2 (ja) 半導体集積回路装置の保護回路
JPH0638468B2 (ja) 半導体集積回路装置
JPH0691200B2 (ja) 両方向入出力セル
JPH0653497A (ja) 入出力保護回路を備えた半導体装置
JP3060673B2 (ja) 半導体集積回路
JP2602974B2 (ja) Ｃｍｏｓ半導体集積回路装置
JPH0369183B2 (ja)
JP2508968B2 (ja) 半導体装置
JPH0810759B2 (ja) 半導体集積回路装置
JPH09326685A (ja) 半導体装置
JPH0144023B2 (ja)
JPS58222573A (ja) 半導体集積回路装置
JPH0532908B2 (ja)
JP3064364B2 (ja) 半導体集積回路
JPS61280650A (ja) 入力回路
JP3186300B2 (ja) 半導体装置
JP3034531B2 (ja) 半導体集積回路
JP2524686B2 (ja) ＧａＡｓ論理回路装置
JPH0553075B2 (ja)
JPH0566737B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term