[go: up one dir, main page]

JPH0744043Y2 - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPH0744043Y2
JPH0744043Y2 JP1986154136U JP15413686U JPH0744043Y2 JP H0744043 Y2 JPH0744043 Y2 JP H0744043Y2 JP 1986154136 U JP1986154136 U JP 1986154136U JP 15413686 U JP15413686 U JP 15413686U JP H0744043 Y2 JPH0744043 Y2 JP H0744043Y2
Authority
JP
Japan
Prior art keywords
land
terminal
land portion
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986154136U
Other languages
English (en)
Other versions
JPS6359376U (ja
Inventor
喜明 魚山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1986154136U priority Critical patent/JPH0744043Y2/ja
Publication of JPS6359376U publication Critical patent/JPS6359376U/ja
Application granted granted Critical
Publication of JPH0744043Y2 publication Critical patent/JPH0744043Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、ICやLSI等の多端子部品やチップ部品を、表
面に載置し半田付けするプリント配線板に関する。
(ロ)従来の技術 実開昭59−23770号公報に開示されているように、一般
に、多端子を有するフラットパッケージ部品を、プリン
ト配線板に表面実装するためには、プリント配線板上
で、実装しようとするフラットパッケージ部品の端子に
対応する位置に、半田付けに必要な所定の長さのランド
部を形成していた。
しかしながら、フラットパッケージ部品では、端子数や
回路機能が同一であっても、規格の違いにより、対向す
る端子間隔が異なるものがあり、例えば、第2図に示す
ように、JEDEC規格の14ピンフラットパッケージ型IC
(1)の端子間隔l1は、EIAJ規格の14ピンフラットパッ
ケージ型IC(2)の端子間隔l2より小さい。従って、あ
る規格に合わせてプリント配線板に上記ランド部を形成
してしまうと、他の規格のものを実装できなくなるとい
う問題があった。
そこで、従来は、第3図に示すように、異なる規格のIC
(1)及び(2)の端子間隔の差に応じて、長辺の長さ
を一般のものに比べ、更に長くした長方形のランド部
(3)をプリント配線板(4)に形成し、端子間隔の小
さいIC(1)を実装するときは、第4図(イ)の如く、
ランド部(3)の内側にIC(1)の端子(5)が接する
ように載置し、端子間隔の大きいIC(2)を実装すると
きは、第4図(ロ)の如く、ランド部(3)の外側にIC
(2)の端子(6)が接するように載置して、この状態
で半田付けを行なうことにより、両規格に適合させてい
た。
(ハ)考案が解決しようとする問題点 第3図及び第4図に示すような細長い長方形のランド部
(3)を、規格の異なる複数の電子部品(1)及び
(2)に対して兼用する場合、部品(1)をランド部
(3)に半田付けする際には、外側に半田が流れてしま
い、又、部品(2)をランド部(3)に半田付けする際
には、内側に半田が流れてしまい、このため、半田不良
を起こすことが多々あった。
(ニ)問題点を解決するための手段 本考案は、対向する端子間隔が異なる複数の電子部品に
対して兼用されるランドパターンとして、複数の電子部
品の各端子に対応する位置に各々ランド部を形成し、同
一端子側において近接する前記ランド部を、前記ランド
部の幅より狭い導電パターンで接続して成るプリント配
線板により、上記問題点を解決するものである。
(ホ)作用 本考案では、電子部品の端子を半田付けしようとするラ
ンド部と、その近接するランド部の間が、ランド部の幅
より狭い導電パターンで接続されているので、半田付け
の際、対応するランド部から他のランド部への半田の流
出が妨げられ、このため、半田不良が確実に防止される
ようになる。
(ヘ)実施例 第1図は、本考案の実施例を示す図であり、前述した14
ピンフラットパッケージ型IC(1)及び(2)の2種類
の規格に適合させた例である。
即ち、プリント配線板(7)上のランドパターン(8)
は、IC(1)の端子(5)に対応する位置に形成された
第1ランド部(9)と、IC(2)の端子(6)に対応す
る位置に形成された第2ランド部(10)と、第1ランド
部(9)と第2ランド部(10)を接続する導電パターン
(11)とより成り、この導電パターン(11)の幅は、第
1及び第2ランド部(9)及び(10)の幅の約3分の1
以下と、極めて狭くしている。好ましくは、1mm以下に
すると良い。
従って、IC(1)を実装するために、IC(1)の端子
(5)を、第1ランド部(9)に載置して、半田付けす
る場合、導電パターン(11)により、半田が第2ランド
部(10)へ流れ出ることが阻止され、又、IC(2)を実
装するために、IC(2)の端子(6)を、第2ランド部
(10)に載置して、半田付けする場合、導電パターン
(11)により、半田が第1ランド部(9)へ流れ出るこ
とが阻止され、確実な半田付けが実行される。
本考案は、以上説明したようなフラットパッケージ型IC
の実装に適用できるだけでなく、チップ部品の実装にも
適用でき、その例を第5図に示す。
第5図において、(12)及び(13)は、対向する端子間
隔が異なる第1及び第2のチップ部品であり、(14)及
び(15)は、各々、第1チップ部品(12)と第2チップ
部品(13)の端子を示す。この場合も、第1チップ部品
(12)の端子(14)に対応する位置に、第1ランド部
(16)を形成し、第2チップ部品(13)の端子(15)に
対応する位置に、第2ランド部(17)を形成し、第1ラ
ンド部(16)と第2ランド部(17)を、第1及び第2ラ
ンド部の幅より狭い幅の導電パターン(18)で接続すれ
ば、同様の効果が得られる。
尚、3種類以上の規格の異なる電子部品で、ランドパタ
ーンを兼用するときは、更に、第3ランド部を設け、近
接するランド部間を、同様に、幅の狭い導電パターンで
接続すれば良い。又、各電子部品に対応するランド部
は、第1図に示すように、必ずしも同一の大きさにする
必要はなく、第6図に示すように、第1ランド部(9)
と第2ランド部(10)の大きさを、端子の幅に応じて異
なるようにしても良い。
(ト)考案の効果 本考案に依れば、プリント配線板の所定位置に、対向す
る端子間隔が異なる複数の電子部品を、実装できるよう
になるだけでなく、半田不良を確実に防止することがで
きるようになる。
【図面の簡単な説明】
第1図は本考案をフラットパッケージICの実装に適用し
た場合の実施例を示す図、第2図はフラットパッケージ
ICの平面図、第3図は従来例を示す図、第4図は従来例
を説明するための説明図、第5図は本考案をチップ部品
の実装に適用した場合の実施例を示す図、第6図は他の
実施例を示す図である。 (1)(2)……フラットパッケージIC、(3)(8)
……ランドパターン、(9)(16)……第1ランド部、
(10)(17)……第2ランド部、(11)(18)……導電
パターン、(12)(13)……チップ部品。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】対向する端子間隔が異なる複数の電子部品
    に対して兼用されるランドパターンとして、前記複数の
    電子部品の各端子に対応する位置に各々ランド部を形成
    し、同一端子側において近接する前記ランド部を、前記
    ランド部の幅より狭い導電パターンで接続して成ること
    を特徴としたプリント配線板。
JP1986154136U 1986-10-07 1986-10-07 プリント配線板 Expired - Lifetime JPH0744043Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986154136U JPH0744043Y2 (ja) 1986-10-07 1986-10-07 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986154136U JPH0744043Y2 (ja) 1986-10-07 1986-10-07 プリント配線板

Publications (2)

Publication Number Publication Date
JPS6359376U JPS6359376U (ja) 1988-04-20
JPH0744043Y2 true JPH0744043Y2 (ja) 1995-10-09

Family

ID=31073656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986154136U Expired - Lifetime JPH0744043Y2 (ja) 1986-10-07 1986-10-07 プリント配線板

Country Status (1)

Country Link
JP (1) JPH0744043Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4811669B2 (ja) * 2007-06-22 2011-11-09 日本精機株式会社 プリント配線板
JP6355982B2 (ja) * 2014-06-20 2018-07-11 日東電工株式会社 回路付サスペンション基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621473U (ja) * 1979-07-25 1981-02-25
JPS6153934U (ja) * 1984-09-11 1986-04-11

Also Published As

Publication number Publication date
JPS6359376U (ja) 1988-04-20

Similar Documents

Publication Publication Date Title
EP0484062B1 (en) A semiconductor device comprising two integrated circuit packages
JPS61288493A (ja) 回路基板の部品端子番号表示方法
JPH0523569U (ja) プリント基板のパターン構造
JPH0744043Y2 (ja) プリント配線板
US5374848A (en) Thermal stress resistant semiconductor device mounting arrangement
JPS6380595A (ja) プリント配線板
JPH0766543A (ja) プリント基板
JPH04264795A (ja) チップ部品搭載パッド
JPH0611531Y2 (ja) 回路基板装置
JP2563859B2 (ja) 表面実装用ハイブリッドicの端子構造
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
JP2783968B2 (ja) 回路部品の実装方法
JPH0414892A (ja) プリント配線基板のハンダレジスト開口部の構造
JP2527326Y2 (ja) 回路基板装置
JPS62279693A (ja) プリント基板
JPS60201692A (ja) 配線回路装置
JPS6318688A (ja) セラミツクパツケ−ジ
JPH0766524A (ja) プリント基板
JPH0265295A (ja) プリント基板
JPH03125468A (ja) 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置
JPH0642371Y2 (ja) 混成集積回路装置
JPH0239484A (ja) プリント回路基板
JP2704076B2 (ja) 集積回路パッケージ
JP3182943B2 (ja) ハイブリッドic
JPH05275840A (ja) プリント配線板