[go: up one dir, main page]

JPH0738063A - 過電圧保護回路 - Google Patents

過電圧保護回路

Info

Publication number
JPH0738063A
JPH0738063A JP5303705A JP30370593A JPH0738063A JP H0738063 A JPH0738063 A JP H0738063A JP 5303705 A JP5303705 A JP 5303705A JP 30370593 A JP30370593 A JP 30370593A JP H0738063 A JPH0738063 A JP H0738063A
Authority
JP
Japan
Prior art keywords
protection circuit
overvoltage protection
region
regions
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5303705A
Other languages
English (en)
Inventor
Pezzani Robert
ロベール・ペザニ
Ugge Angelo
アンジェロ・ウッゲ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics SA
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA, SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics SA
Publication of JPH0738063A publication Critical patent/JPH0738063A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】 【目的】 一つのモノリシック装置に容易にかつ安価に
集積できる過電圧保護回路のための設計を提供する。 【構成】 過電圧保護回路のための設計は、異なる保護
技術を組込むいくつかの異なる回路を製造するために使
用できる。設計は、一つの装置に使用するのに適切であ
り、容易にかつ安価に実装できかつ環境から保護でき
る。３端子保護回路は、一つのモジュール設計を使用し
て、３つの端子を基板の上面に、または１つの端子を基
板の下面に有することができる。通常の過電圧保護回路
をトリガできないほど低い過電圧によって生じる高電流
状態を感知するためにさらなる回路を含むことができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】この発明は、一般に、電子装置のための
保護回路に関し、より特定的には電話線に取付けられる
装置を保護する際の使用に適切な過電圧保護回路に関す
る。
【０００２】
【先行技術の説明】過電圧による損傷を防ぐために、電
話線等の電気的なラインに接続される装置は、この仕事
を達成するように設計された過電圧保護回路によって保
護される。そのような過電圧は、たとえば、システムの
ある場所における雷撃、または電力線との偶発的な交差
接続により生じる電力サージによって生じ得る。過電圧
保護回路は一次装置を保護し、過電圧状態が過ぎた後通
常に動作ができるようにリセットしなければならない。
【０００３】過去において、多数の異なる回路設計が保
護を与えるために使用された。典型的には、そのような
設計は１つのコンポーネントパッケージに実装される２
つまたは３つの別々の半導体装置を利用する。これらの
装置は優れた保護を与えるが、１つのパッケージに１つ
以上の半導体ダイを使用すれば保護回路は比較的コスト
が高くなる。
【０００４】電話装置と使用するように意図された過電
圧保護回路では、装置が電話システムに接続される場合
に生じる特定の危険を考慮に入れなければならない。歴
史的な理由で「チップ」および「リング」と呼ばれる２
つの入来信号ラインは、通常の電話信号を伝える。過電
圧は、これらの２つのラインの間で生じ得る。より一般
的には、過電圧はこれらのラインの１つまたは両方と接
地との間で生じ得る。通常の動作では、チップラインお
よびリングライン上の電圧は、一方のラインが典型的に
は約−２ボルトでありかつ他方が約−５０ボルトである
にもかかわらず、接地に関して浮動する。通常の動作で
は、２つのラインの間で４８ボルトの差が予想される。
【０００５】最も完全な保護を与えるために、過電圧電
位は、これらのラインと接地との間と同様にチップライ
ンとリングラインとの間に対しても保護されなければな
らない。したがって、当該技術において既知であるよう
に２方向の平衡回路が有用かつ一般的であるが、ほとん
どの応用においては、３方向の平衡保護回路が好まし
い。必要な保護を与えるためにこれまで使用されてきた
装置の例は、「低出力半導体コンポーネントを保護する
ための過電圧保護手段（OVERVOLTAGE PROTECTIONMEANS
FOR PROTECTING LOW POWER SEMICONDUCTOR COMPONENT
S）」と題された米国特許番号第４，２８２，５５５
号、および「ソリッドステート過電圧保護回路（SOLID
STATE OVERVOLTAGE PROTECTION CIRCUIT）」と題された
米国特許番号第４，９０５，１１９号に見ることができ
る。
【０００６】これらの特許に記載された回路は電話線に
取付けられる装置に対して適切な保護を与えることがで
きるが、モノリシック集積回路に安価に生産することは
困難である。米国特許番号第４，９０５，１１９号に記
載の回路は１つよりも多いチップを使用し、これは全体
の回路のコストを増加する。米国特許番号第４，２８
２，５５５号に記載の装置は一つのチップで実現できる
が、絶縁のために装置の深さをわたるＰ型拡散を使用し
なければならない。このプロセスにより装置のコストは
非常に高くなる。
【０００７】この発明の目的は、一つのモノリシック装
置に容易にかつ安価に集積できる過電圧保護回路のため
の設計を提供することである。
【０００８】この発明の他の目的は、電話線との接続に
使用する際に、過電圧の後適切にオフにされるそのよう
な回路を提供することである。
【０００９】この発明の他の目的は、過電圧に対してだ
けでなく過電流に対してもトリガされるそのような回路
を提供することである。
【００１０】この発明の他の目的は、いくつかの異なる
保護技術を与えるように容易に変化できるほど柔軟なそ
のような設計を提供することである。
【００１１】この発明の他の目的は、柔軟で、かつ多数
の異なる装着および熱放散の要求に容易に適合するパッ
ケージング設計を組込むためのそのような設計を提供す
ることである。
【００１２】
【発明の概要】したがって、この発明に従えば、異なる
保護技術を組込むいくつかの異なる回路を製造するため
に、過電圧保護回路のための設計を使用できる。この設
計は一つの装置に使用するのに適切であり、これは容易
にかつ安価で実装されかつ環境から保護される。３端子
保護回路は一つのモジュール設計を使用して、基板の上
面に３端子または基板の下面に１端子を有することがで
きる。通常の過電圧保護回路をトリガできないほど非常
に低い過電圧によって生じる高電流状態を感知するため
に、さらなる回路構成を含むことができる。
【００１３】この発明の特性であると考えられる新規な
特徴は、前掲の特許請求の範囲に述べられている。しか
しながら、この発明自体は、この発明の好ましい使用モ
ード、ならびに他の目的および利点とともに、以下の例
示的な実施例の詳細な説明を添付の図面とともに参照す
ることによって最もよく理解されるであろう。
【００１４】
【好ましい実施例の詳細な説明】以下に説明する構造
は、集積回路を製造するためのプロセスの流れは含まな
い。この発明は、当該技術において現在使用している集
積回路製造技術とともに実行できる。製造中の集積回路
の断面部分を表わす図は、正確な縮尺率では示されてい
ないが、その代わりにこの発明の重要な特徴を示すよう
に描かれている。
【００１５】以下に説明する装置は、標準の電話線にイ
ンタフェースする装置と使用するのに適切な過電圧保護
回路構成に関する。しかしながら、ここに説明する装置
および技術は変更を加える場合もあり、電子装置を他の
タイプの電気的な線とインタフェースするためにそれら
を使用してもよいことが当業者によって理解されるであ
ろう。
【００１６】図１を参照すると、電話線上の過電圧から
電子装置を保護するための３つの代替回路が示されてい
る。図１（Ａ）を参照すると、過電圧保護回路１０は、
入来チップ（Ｔ）およびリング（Ｒ）ライン１２，１４
にそれぞれ接続される。２つのサージ保護装置１６，１
８は、それぞれチップラインおよびリングラインに接続
され、かつ共通ノード２０に接続される。第３のサージ
保護装置２２は、共通ノード２０と接地との間に接続さ
れる。
【００１７】当該技術において既知であるように、チッ
プライン１２とリングライン１４との間に大きな電圧差
が現れると、保護装置１６，１８の直列の組合せはオン
になりこれらのラインを短絡する。チップおよびリング
ラインと接地との間に大きな電圧電位が生じれば、３つ
のサージ保護装置１６，１８，２２はすべて導通し始
め、電流を接地に導く。装置１６，１８，２２の各々
は、過電圧が止むと導通しなくなる。
【００１８】サージ保護装置１６，１８，２２の各々
は、所望の保護電圧の１／２の電圧でトリガする。たと
えば、５００ボルト以上のサージに関して保護回路をト
リガすることが望まれれば、サージ保護装置１６，１
８，２２の各々は２５０ボルトでトリガする。したがっ
て、チップラインとリングラインとの間で５００ボルト
の差が現れれば、サージ保護装置１６および１８は導通
し始める。チップラインまたはリングラインと接地との
間で５００以上の電位が現れれば、サージ保護装置２２
とともに適切なサージ保護装置１６，１８もトリガされ
る。
【００１９】当該技術において既知であるように、高電
圧スパイクの最も一般的な原因の１つは雷撃である。そ
のようなサージによって典型的にはチップラインおよび
リングラインの両方と接地との間で大きな電圧差が生じ
る。そのような場合、３つのサージ保護装置１６，１
８，２２はすべて同時に導通する。チップラインとリン
グラインとの間の電圧差はスパイクに含まれる過電圧と
比較すると低いため、サージ保護装置１６，１８によっ
て流される電流はほぼ等しい。これによりサージ保護装
置２２が、サージ保護装置１６，１８によって処理され
なければならない電流の２倍を接地に流さなければなら
なくなる。。図１（Ａ）において、これはサージ保護装
置２２に使用される大きいブロックによって示される。
【００２０】図１（Ｂ）は、同じチップライン１２およ
びリングライン１４と使用される代替の過電圧保護回路
２４を示している。この回路２４は、図１（Ａ）の星型
接続ではなく、デルタ接続で配列される。過電圧保護回
路２４は、３つのサージ保護装置２６，２８，３０を含
む。デルタ構成において、サージ保護装置２６−３０の
各々は、図１（Ａ）に関して説明したような所望の電圧
の１／２ではなく、所望の保護電圧でトリガするように
設計される。上述のように最も一般的な高電流状態は接
地と比較してチップラインおよびリングラインの両方の
上の過電圧であるが、デルタ配列の各々の脚部は同じ電
流を流すことができる。そのような場合、サージ保護装
置２８，３０はともに、ほぼ同じ電流を接地に流す。
【００２１】図１（Ｃ）は、上述の２つの回路と比較す
ると不平衡である第３の過電圧保護回路３２を示してい
る。サージ保護装置３４，３６はともに、接地に直接接
続される。この回路は、雷撃によって生じる過電圧のよ
うな一般のモードの過電圧に対して適切な保護を与える
が、チップライン１２とリングライン１４との間の導通
をトリガするのに２倍の大きさの過電圧を必要とする。
しかしながら、図１（Ｃ）の回路は、保護の一次モード
がチップラインとリングラインとの間の過電圧ではなく
接地への過電圧であると予想される場合に多くの用途が
ある。
【００２２】図２（Ａ）および図２（Ｂ）はそれぞれ、
過電圧保護回路として使用するのに適切なモノリシック
半導体装置の上面図および底面図を示している。図２に
示される実施例では、図１（Ｂ）に示される過電圧保護
回路２４が実現される。図１（Ｂ）に示される各々のサ
ージ保護装置は、両方向性ＰＮＰＮスイッチである。図
２（Ａ）を参照すると、保護装置は２つのＰウェル領域
３８，４０を含む。Ｐウェル領域３８，４０は、基板の
上側に作られる。基板の上面は、Ｐウェルの周辺の上お
よびＰウェルとＰウェルとの間を酸化膜領域４２によっ
て覆われている。Ｐウェル領域３８，４０の各々の中に
は、高濃度にドープされたＮ+ 領域４４，４６がある。
金属コンタクト４８は、Ｐウェル領域４０およびＮ+ 領
域４６の上にある。類似した金属コンタクトはＰウェル
領域３８およびＮ+ 領域４４の上に形成されるが、これ
は図示の目的のため図２（Ａ）からは取除かれている。
【００２３】Ｎ+ 領域４４，４６は連続的でないように
パターニングされる。下にあるＰウェル３８の円形領域
５０は、示されているようにＮ+ 領域４４を貫通してい
る。これらは、当該技術において既知であるようなマス
キング技術を使用してＮ+ ドーパントの注入から遮断さ
れる領域である。
【００２４】図２（Ｂ）を参照すると、Ｐウェル領域５
２は、実質的に装置の下面全体を占めており、その周辺
の上面は酸化膜領域５４で覆われている。Ｎ+ 領域５６
は、Ｐウェル５２の約１／２を覆って形成され、下にあ
るＰウェル領域５２まで貫通する円形領域５８を含む。
Ｎ+ 領域５６の突起は、装置の上面のＮ+ 領域４４およ
び４６に関して実質的に相補的なものである。金属コン
タクト６０は実質的にＰウェル領域５２全体を覆ってい
るが、装置の左側のシリコン表面を露出させるために破
断して示されている。
【００２５】図３（Ａ）は、図２（Ａ）の装置の線Ａ−
Ａに沿った断面図である。Ｐウェル領域およびＮ+ 領域
は、図２（Ａ）に従って番号が付されている。Ｐウェル
４０，５２がＮ基板６２に形成されていることがわか
る。Ｐウェル領域の周辺の上面は、装置の上面または下
面で酸化膜領域４２，５４によって不活性化される。
【００２６】両方向性ＰＮＰＮスイッチは、図３（Ａ）
の断面図から明らかである。もし第１および第２のＰＮ
ＰＮスイッチを含むとすれば、第１のＰＮＰＮスイッチ
はＰウェル４０、Ｎ基板６２、Ｐウェル５２およびＮ+
領域５６を含む。第２の並列のＰＮＰＮスイッチは、Ｐ
ウェル５２、Ｎ基板６２、Ｐウェル４０およびＮ+ 領域
４６によって形成される。
【００２７】図３（Ｂ）は、図２（Ａ）の装置の線Ｂ−
Ｂに沿った断面図である。図３（Ｂ）は金属コンタクト
６４を含んでいるが、これは図示を簡略化するために図
２（Ａ）からは取除いた。
【００２８】図３（Ａ）に関して説明した垂直方向の両
方向性ＰＮＰＮスイッチに加えて、水平方向の両方向性
ＰＮＰＮスイッチはコンタクト６４とコンタクト４８と
の間に形成される。この水平方向の両方向性スイッチ
は、Ｐウェル３８、Ｎ基板６２、Ｐウェル４０およびＮ
+ 領域４６からなる第１のスイッチと、Ｐウェル４０、
Ｎ基板６２、Ｐウェル３８およびＮ+ 領域４４からなる
第２のスイッチとを含む。
【００２９】したがって、チップラインとリングライン
との間で十分な電圧差が生じると、コンタクト６４とコ
ンタクト４８との間に電流が流れる。チップラインおよ
びリングラインと接地との間に過電圧が生じると、電流
は装置を垂直方向にわたってコンタクト６４および４８
から、接地に接続されるコンタクト６０に流れる。大き
な面積の接地コンタクト６０のため、そのような大きな
電流が接地に流れるときに電流の流れによる過熱は確実
に発生しなくなる。チップおよびリングの過電圧の間の
電流は非常に少ない傾向があるため、コンタクト６４と
４８との間での装置の電流処理能力がより低くても十分
である。
【００３０】この発明の局面に従えば、装置を垂直方向
にわたって接地コンタクト６０まで流れる両方向性ＰＮ
ＰＮスイッチは対称でない。これは、より多くの領域５
０がＮ+ 領域４４および４６を下にあるＰウェル３６お
よび３８まで貫通しているためである。Ｐウェルを貫通
するより少ない数の領域５８は、装置の裏側に形成され
る。頂部側のコンタクトの開口５０がより多いため、こ
れらの装置を順方向にオンに維持するのに必要な保持電
流は増加する。裏側の接地コンタクトの開口の数がより
少ないため保持電流はより少ないが、より高いサージ容
量が得られる。好ましい実施例において、開口の数の比
率は、約３対１よりも大きい。比率は、２つの方向の保
持電流の適切な比率を得るために必要に応じて選択でき
る。
【００３１】当業者に既知であるように、チップライン
および／またはリングライン上の正のサージ（ラインか
ら接地に流れる電流）によってトリガされる保護スイッ
チは、妨害が止むと逆の極性によってオフに切換わる。
この逆の極性は、接地に関するチップラインおよびリン
グラインの負の定常バイアスによって与えられる。しか
しながら、逆方向で、電流が接地からチップおよびリン
グラインの方向に流れると、より大きい値の保持電流が
必要となる。このより大きな値は、接地に関する各々の
ラインの逆バイアスにもかかわらず保護装置が確実にオ
フに切換わるために必要とされる。これは、電圧サージ
の後保護装置がオフに切換わりラインが通常に動作でき
るようにすることを保証するためのものである。したが
って、図２および図３に示される非対称的なスイッチ
で、装置はサージの方向にかかわらず適切に回復する。
【００３２】図４は、図１（Ａ）の星型回路を実現する
保護装置を示している。この装置では、３つのコンタク
トはすべて装置の上面に作られる。酸化膜領域６６は、
装置の周りを囲みかつ装置を３つの領域に分ける。これ
らの領域の各々は、Ｐウェル６８，７０，７２を含む。
Ｐウェル６８はＮ+ 領域７４を含み、Ｐウェル領域７０
はＮ+ 領域７６を含み、Ｐウェル領域７２はＮ+ 領域７
８を含む。種々のＰウェルは、円形領域８０によってそ
のそれぞれのＮ+ 領域を貫通している。金属コンタクト
８２および８４は、そのそれぞれのＰウェル領域を実質
的に覆っている。図２（Ａ）の場合と同様に、明確に図
示するために、Ｐウェル領域６８上の金属コンタクトを
取除きかつ金属コンタクト８４を破断した。
【００３３】図４の装置の種々の領域は、図２（Ａ）お
よび図２（Ｂ）に示される、それらに相対する領域と事
実上同一であることが認識されるであろう。実際に、装
置の形成のために使用するマスクを再配列することによ
って、図２（Ａ）の装置に使用したものと同じ装置構造
を図４の装置に形成できる。
【００３４】図５は、図４の装置の線Ａ−Ａに沿った断
面図である。装置は、Ｎ基板８６に形成される。Ｐ領域
８８およびＮ+ 領域９０は、基板８６の裏側に形成さ
れ、かつ基板８６の裏面上の裏側導電性領域９２によっ
て接続される。導電性領域９２は装置の裏側の金属コン
タクトとして形成され得るが、図１（Ａ）の星型構成の
共通ノード２０を表わす。したがって、導電性領域９２
は通常、装置パッケージの外部コンタクトに結合されな
い。導電性領域９２は、装置によって発生された熱を放
散するためにヒートシンクの上に装着できる。
【００３５】図４および図５に示される装置は、図２お
よび図３に示される装置と非常に類似した態様で動作す
る。異なるのは、チップおよびリング接続と接地接続と
の間を流れる電流が垂直方向に装置の裏側に流れ、導電
性コンタクト領域９２をわたり、さらに他方のコンタク
トに垂直方向に上に流れることである。横方向の電流の
流れもまた自然に発生する。一次モードの導通は、垂直
方向のＰＮＰＮスイッチを介する。
【００３６】図４のレイアウトは、チップおよびリング
コンタクトの２倍の表面積の接地コンタクトを規定す
る。これにより、接地コンタクトに関する電流容量は２
倍となり、これはしばしば上述のように必要とされる。
チップコンタクトとリングコンタクトとを互いに隣接し
て配置することによって、これらの２端子間で優れた導
電性の特性が得られる。チップおよびリングコンタクト
は接地コンタクトに関して対称であり、そのため、両方
向性ＰＮＰＮスイッチの特性はともに同じである。
【００３７】上述の回路は、短絡、すなわち雷撃等の高
電圧／高電流サージに対して保護を与える。発生し得る
他のタイプのサージは、より低い電圧およびより低い電
流を発生するが、典型的には長い期間持続する。このタ
イプの問題点は、６０サイクルの電力線がチップライン
またはリングラインと接続するとき発生するサージによ
って例示できる。発生する電圧および電流は低いが、そ
のような連続的な接続は、実際に、雷撃よりも多くの電
力を、ラインに接続される装置に送ることができる。
【００３８】そのような欠陥によりライン上に与えられ
た電圧は、上述の装置のＰＮＰＮスイッチをトリガする
ほど十分高くないかもしれない。このより低い電圧の問
題点を防ぐために、上述の装置にさらなる回路を加える
ことができる。
【００３９】図６（Ａ）および図６（Ｂ）は、上述の保
護回路に加えて、チップラインおよびリングラインに接
続できる２つの代替回路を示している。
【００４０】図６（Ａ）は、サージ保護回路９４の第１
の実施例を示している。チップライン１２は、抵抗器９
８，１００を介してＴ１ライン９６に接続される。同様
に、リングライン１４は、抵抗器１０４，１０６を介し
てラインＲ１ １０２に接続される。Ｔ１端子９６およ
びＲ１端子１０２は、保護されている装置のチップ入力
およびリング入力に接続される。
【００４１】抵抗器９８と抵抗器１００との間の共通ノ
ード１０８は、サイリスタ装置１１０，１１２の制御ゲ
ートに接続される。サイリスタ１１０，１１２のアノー
ドは共通ノード１１４に接続され、これは接地される。
同様の態様で、抵抗器１０４と抵抗器１０６との間の共
通ノード１１６は、サイリスタ装置１１８，１２０の制
御ゲートに接続される。
【００４２】動作において、適切な抵抗器９８，１０
０，１０４，１０６の電圧降下は、関連するサイリスタ
をトリガする。そのような電圧降下は、チップラインま
たはリングラインとＴ１端子およびＲ１端子との間を流
れる電流によって生じる。たとえば、チップラインに沿
って左に流れる電流は、抵抗器１００を通って電圧降下
を引起こし、これによりサイリスタ１１２はトリガされ
る。チップライン上を右に流れる電流は抵抗器９８を通
って電圧降下を引起こし、これによりサイリスタ１１０
はトリガされる。リングラインに沿ったいずれの方向の
電流の流れも同様にサイリスタ装置１１８または１２０
をトリガする。
【００４３】サイリスタ装置がその制御抵抗器を通る電
流の流れによってトリガされると、電流は接地に分流す
る。これは、電流が保護される装置に流れるまたはその
保護される装置から流れ出るのを防ぐ。一旦電流の流れ
が止むまたは関連する抵抗器を介する電圧降下がもはや
サイリスタをトリガするのに十分な電圧を発生しないほ
ど低くなると、サイリスタはオフになりかつ保護回路は
その通常の状態に戻る。
【００４４】図６（Ｂ）を参照すると、サージ保護回路
１２２は、図６（Ａ）に関して説明したものと同様の態
様で動作する。接地に接続される代わりに、サイリスタ
１１０，１１２のアノードは共通ノード１２４に接続さ
れ、これはリングライン１４に接続される。同様の態様
で、サイリスタ１１８，１２０のアノードは共通ノード
１２６に接続され、これはチップライン１２に接続され
る。
【００４５】図７（Ａ）および図７（Ｂ）は図２（Ａ）
および図２（Ｂ）の装置に対応し、図６（Ａ）および図
６（Ｂ）の回路を含む。図７（Ａ）は装置の上面図を示
し、図２（Ａ）に示される構造と類似している。Ｐウェ
ル３８，４０内にさらなる構造を形成した。その構造と
は、Ｐウェル３８のＮ+ 領域１２８，１３０、およびＰ
ウェル４０のＮ+ 領域１３２，１３４である。
【００４６】図７（Ａ）に示されるように、金属コンタ
クト４８は、Ｎ+ 領域１３４と接触し、かつＮ+ 領域１
３２と接触しないように変更が加えられている。別の金
属コンタクト１３６は、Ｎ+ 領域１３２と接触する。金
属コンタクト４８は電話システムにおいてチップライン
またはリングラインに接続させるために使用され、金属
コンタクト１３６は、保護されている装置に接続するチ
ップラインまたはリングラインと接触させるために使用
される。図２（Ａ）の場合と同様に、Ｐウェル３８の上
の金属コンタクトは、説明を明確にするために取除い
た。
【００４７】図７（Ｂ）は、装置の裏側を示している。
示されているように、Ｎ+ 領域５６はサイリスタ装置の
下で幅が狭くなっている。
【００４８】図８は、図７（Ａ）の装置の線Ａ−Ａに沿
った断面図である。図８は図３（Ａ）と類似しており、
サイリスタ素子１３２，１３４，１３６が加えられてい
る。図６（Ａ）のサイリスタ１１０は、メタライゼーシ
ョン４８と６０との間に配置される。このサイリスタ
は、領域１３４，４０，６２および５２から形成され
る。図６（Ａ）のサイリスタ１１２は、メタライゼーシ
ョン１３６と６０との間に配置される。それは、領域１
３２，４０，６２および５２から形成される。これらの
２つのサイリスタは、層４０によって規定される共通ゲ
ートを有する。図６（Ａ）および図６（Ｂ）に示される
抵抗器は、金属コンタクト４８からＮ+ 領域１３２，１
３４の下のＰウェル４０を介して金属コンタクト１３６
までの電流路である。Ｐウェル領域４０は、サイリスタ
のための制御ゲートとして作用する。
【００４９】対称的に、領域１３０，３８，６２，およ
び５２は、図６（Ａ）のサイリスタ１１８を形成し、か
つ領域１２８，３８，６２，および５２は、図６（Ａ）
のサイリスタ１２０を形成する。図６（Ｂ）に示される
サイリスタ１１０は、図７（Ａ）ではメタライゼーショ
ン４８しか示されていないが、図７（Ａ）の主要な２つ
の頂部メタライゼーションの間に示されている。このサ
イリスタは領域１３０，３８，６２および４０によって
形成され、これはラテラルトランジスタである。図６
（Ｂ）のサイリスタ１１２は、領域１２８，３８，６２
および４０によって形成される。対称的に、図６（Ｂ）
のサイリスタ１１８および１２０を図７（Ａ）で認識す
ることができる。サイリスタ１１８は領域１３６，４
０，６２および３８から形成され、かつサイリスタ１２
０は領域１３４，４０，６２，および３８から形成され
る。
【００５０】図９は図４の星型保護回路を示しており、
サイリスタ保護回路を加えている。この装置の異なる構
成のため、これらのサイリスタは図６（Ａ）および図６
（Ｂ）に示されるチップからリングへの接続を実現す
る。種々のセルの配向を図４に示したものから変えた
が、両方向性ＰＮＰＮスイッチは上述のように動作す
る。
【００５１】Ｎ+ 領域１３８，１４０は、Ｐウェル領域
６８に示されるように形成される。Ｎ+ 領域１４２，１
４４は、Ｐウェル７０に示されるように形成される。直
前の実施例に示されるように、金属コンタクト８２はＮ
+ 領域１４４に接触するように変更されている。金属コ
ンタクト１４６はＮ+ 領域１４２に接触し、保護されて
いる装置に接続するために使用される。図１０は、図９
の装置の線Ａ−Ａに沿った断面図である。これは図５に
示される装置と類似しており、サイリスタ構造を含む。
図６（Ａ）および図６（Ｂ）に示される抵抗器は、Ｐウ
ェル７０を介する、金属コンタクト８２と金属コンタク
ト１４６との間の電流路によって形成される。以前のも
のと同様に、Ｐウェル７０はサイリスタ装置のための制
御ゲートとして作用する。Ｐウェル７０の下にあるＰウ
ェル８８は、Ｎ+ 領域７６の下とともにサイリスタ装置
の下にも延在するように拡張されている。サイリスタの
下に延在していないＰウェルの部分では、Ｐウェル領域
８８はＮ+ 領域７６の下にのみ延在する。
【００５２】図１０において、図６（Ａ）のサイリスタ
１１０はメタライゼーション８２と９２との間に配置さ
れる。このサイリスタは、領域１４４，７０，８６およ
び８８によって形成される。図６（Ａ）のサイリスタ１
１２はメタライゼーション１４６と９２との間に配置さ
れ、領域１４２，７０，８６および８８によって形成さ
れる。これらの２つのサイリスタは、層７０によって規
定される共通制御ゲートを有する。図６（Ｂ）に示され
る抵抗器は、金属コンタクト８２から、Ｎ+ 領域１４
２，１４４の下のＰウェル７０を介して金属コンタクト
１４６までの電流路である。
【００５３】図９において、対称的に、図６（Ａ）に示
されるサイリスタ１１８は、領域１４０，６８，８６お
よび８８から形成される。図６（Ａ）のサイリスタ１２
０は、領域１３８，６８，８６および８８から形成され
る。コンタクト９２（図１０）は、領域９０，８６およ
び７２によって形成されるダイオードによって接地コン
タクト８４に接続される。図６（Ｂ）に示されるサイリ
スタ１１０，１１２，１１８および１２０は、図９にお
いて図７（Ａ）と全く同じ方法で形成される。
【００５４】上述のチップ設計により、完成装置のパッ
ケージングに関して多数の利点が得られる。それらは対
称であり、保護回路構成を含むチップを適応させるため
に使用できるパッケージ設計もある。
【００５５】図１１は、図４で説明した星型チップ設計
のための１つの好ましいボンディング技術を示してい
る。半導体ダイ１４８は、図４の構造に従って形成され
る。ダイ１４８は、熱をパッケージの外に放出するため
に使用できるヒートシンク１５０に結合される。金属コ
ンタクト１５２，１５４はチップラインおよびリングラ
インに接続するために使用され、かつ金属コンタクト１
５６は接地に接続される。
【００５６】コンタクトは、当該技術において周知の技
術を使用してリード１５８，１６０，１６２に結合され
る。必要な回路構成はすべてモノリシック装置に含まれ
るため、３つのリードしか必要でない。
【００５７】ダイ１４８が５端子装置であれば、図９に
関して説明したように、リードフレームに２つのさらな
るリードを設け、ダイの適切な位置に結合できる。ここ
でも、このパッケージは容易に作ることができ、必要な
回路構成がすべて一つのチップに含まれるためパッケー
ジングが簡略化され、かつ優れた気密封止を行なうこと
ができることが保証される。
【００５８】図１１（Ｂ）を参照すると、図２の装置に
関する類似したボンディング配列が示されている。接地
コンタクトがチップの裏側にあるため、ダイ１６４の表
面積はダイ１４８よりも少ない。この例において、ダイ
１６４は、熱を装置から放出するのに役立ちかつ接地コ
ンタクトとして作用する導電性ヒートシンク１６６に結
合される。このタイプのパッケージにおいては、装置は
通常、接地された外部ヒートシンクに付着されるであろ
う。金属コンタクト１６８，１７０はリード１７２，１
７４に接続され、これらはチップラインおよびリングラ
インに接続される。
【００５９】図１１（Ｂ）に示されるように、装置の裏
側に接地接続を有する設計ははるかに小さく、いくつか
のパッケージングの利点を有し得る。しかしながら、そ
のような設計では、リードまたは他の導電性接続を装置
の裏側に作らなければならず、もしヒートシンクが装置
に接続されれば、ヒートシンクが接地されなければなら
ない。図１１（Ｂ）に示される技術の代替例として、接
地コンタクトを、装置の裏側に接続しかつリード１７
２，１７４と同様に右に延ばすことができる。
【００６０】図１２は、説明したタイプの装置を気密封
止したパッケージに配置するための１つの技術を示して
いる。半導体ダイ１７６は、ヒートシンク１７８に取付
けられる。デルタ構成が実装されていれば、ヒートシン
ク１７８は接地された構造への接続に適する。
【００６１】射出成形プラスチックまたは他の適切な材
料で作られたパッケージ１８０は、ダイ１７６およびヒ
ートシンク１７８を囲む。リード１８２，１８４はパッ
ケージ１８０の両側から突き出るように取付けられても
よいし、または図１１（Ｂ）に示されるように１つの側
のみから突き出てもよい。パッケージ１８０から突き出
る所から、リードは水平方向を維持してもよいし（図示
せず）、またはヒートシンク１７８の底部と同一平面上
の位置で接触するように下に湾曲してもよい。代替的に
は、点線１８６，１８８で示されるように、リードは示
されているようなＪリードパッケージを形成するように
湾曲してもよい。
【００６２】図４に示される星型構造の１つの利点は、
それが図１（Ｃ）に示されるような不平衡保護回路とし
て動作するように容易に再構成できることである。これ
は、パッケージングのオプションとして、チップの実際
のレイアウトを変えずに行なうことができる。これは、
図１１（Ａ）のリード配列を、右に突き出るリード１６
２と同一の態様で、左に突き出る１つの幅の広いリード
を有するように変更することによって行なわれる。さら
に、組合わされたリード１５８，１６０とリード１６２
とは、回路のチップラインおよびリングラインに接続で
きる。装置の裏側の共通端子は、図１２に示されるよう
に導電性ヒートシンク１７８に結合される。この導電性
ヒートシンクは接地されたヒートシンクに接続される
か、そうでなければ接地電位に接続される。したがっ
て、星型構成装置は同じダイを使用して不平衡構成装置
に変換できる。
【００６３】図１３（Ａ）および図１３（Ｂ）は、ボン
ディングオプションを使用して異なる保護設計を可能に
する、装置のための他のレイアウト技術を示している。
図１３（Ａ）において、半導体ダイ１９０はヒートシン
ク１９２に結合される。半導体ダイ１９０は４つの領域
１９４，１９６，１９８，２００を含み、これらの領域
は同一であり得る。領域１９４−２００の各々は、図２
のチップ設計の上側に含まれるＰウェル領域のうちの１
つと同じようにレイアウトできる。これらの４つの領域
は酸化膜領域によって分離され、かつ各々は頂部に金属
コンタクトを有する。
【００６４】星型配列を形成するために、３つのリード
２０２，２０４，２０６は示されるようにダイ１９０に
結合できる。リード２０２は領域１９４に結合され、か
つリード２０６は領域２００に結合される。リード２０
４は領域１９６，１９８の両方に結合され、好ましくは
図１１（Ａ）に示されるリードの態様のような幅の広い
リードである。さらにリード２０４は接地への接続に適
切であり、リード２０２および２０６はチップラインお
よびリングラインに接続される。
【００６５】図１３（Ｂ）は、デルタ構成をなす、同じ
ダイ１９０に関するボンディング配列を示す。このボン
ディング技術において、リード２０８および２１０の各
々は領域１９４−２００の内の２つに接続される。ヒー
トシンク１９０は導電性であり、リード２１２はこのヒ
ートシンクに接続される。これにより、図１（Ｃ）に示
される不平衡配列が得られる。
【００６６】当業者によって認識されるように、上述の
チップ設計およびパッケージング配列により、電話線に
取付けられるような装置に対して過電圧保護を行なうこ
とができる一つのモノリシック装置が得られる。これら
の設計は一つの半導体装置を使用するため、それらは安
価で実装されなおかつ厳しい環境条件に対して適切に保
護され得る。多数の異なるパッケージ設計は一つの集積
回路設計と使用できる。
【００６７】この発明は特に好ましい実施例を参照して
示しかつ説明したが、この発明の意図および範囲から外
れることなく、形状および詳細において種々の変更がな
され得ることが当業者によって理解されるであろう。
【図面の簡単な説明】
【図１】過電圧保護回路の概略図である。
【図２】（Ａ）および（Ｂ）はそれぞれ、この発明に従
って構成される装置の上面図および底面図である。
【図３】図２（Ａ）の装置の断面図である。
【図４】この発明に従って構成される代替装置の上面図
である。
【図５】図４の装置の断面図である。
【図６】この発明のさらなる好ましい実施例の２つの概
略図である。
【図７】（Ａ）および（Ｂ）はそれぞれ、図６（Ａ）お
よび図６（Ｂ）の特徴を組込む、図２および図３に従っ
た装置の上面図および下面図である。
【図８】図７の装置の断面図である。
【図９】図６（Ａ）および図６（Ｂ）の特徴を組込む、
図４および図５に従った装置の上面図である。
【図１０】図９の装置の断面図である。
【図１１】この発明に従った、過電圧保護装置のための
パッケージング技術を示す図である。
【図１２】この発明に従った、過電圧保護装置のための
パッケージング技術を示す図である。
【図１３】この発明に従った、パッケージング技術の２
つの代替実施例を示す図である。
【符号の説明】
３８ Ｐウェル ４０ Ｐウェル ４４ Ｎ+ 領域 ４６ Ｎ+ 領域 ５２ Ｐウェル ５６ Ｎ+ 領域 ５８ サブエリア ６０ 金属コンタクト ６２ 基板 ６４ 金属コンタクト
フロントページの続き (71)出願人 591035151 エスジーエス−トムソン・マイクロエレク トロニクス・インコーポレイテッド ＳＧＳ−ＴＨＯＭＳＯＮ ＭＩＣＲＯＥＬ ＥＣＴＲＯＮＩＣＳ，ＩＮＣＯＲＰＯＲＡ ＴＥＤ アメリカ合衆国、テキサス州、キャロルト ン、エレクトロニクス・ドライブ 1310 (72)発明者 ロベール・ペザニ フランス国、37210 ブブレ、パルセ−メ スレ、レジダンス・ラ・ティボディエー ル、４ (72)発明者 アンジェロ・ウッゲ アメリカ合衆国、75024−6300 テキサス 州、プラノ、ウェレスリー・ドライブ、 6916

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 第１の導電型の基板（６２；８６）内に
    形成される第１および第２の領域（３８，４０；７０，
    ７２）を含み、前記第１および第２の領域は第２の導電
    型でありかつ同じ面積を有し、さらに第１の導電型であ
    り、かつそれぞれ前記第１および第２の領域内に形成さ
    れる第３および第４の領域（４４，４６；７４，７６）
    を含み、前記第３および第４の領域は連続的でなく、そ
    れらの中にサブエリア（５０）を含み、それによって前
    記第１および第２の領域の部分はそれぞれ露出され、さ
    らに基板内に形成され、第２の導電型でありかつ面積が
    前記第１の領域の約２倍である第５の領域（５２；７
    ２）と、 第１の導電型であり前記第５の領域内に形成される第６
    の領域（５６；７８）とを含み、前記第６の領域もまた
    連続的でなくかつその中に含まれるサブエリアを有し、
    それによって前記第５の領域の部分は露出され、前記第
    ６の領域のサブエリア（５８）のホール密度は、第３お
    よび第４の領域内のサブ領域のそれぞれのホール密度の
    少なくとも３分の２未満であり、さらにそれぞれ前記第
    １、第２および第５の領域に接続される第１、第２、お
    よび第３の導電性コンタクト（６４，４８，６０；８
    ２，８４，９２）を含み、前記第１のコンタクトはまた
    前記第３の領域を含み、前記第２のコンタクトはまた前
    記第４の領域を含み、前記第３のコンタクトはまた前記
    第６の領域を含み、 各々の対の前記導電性コンタクトの間に両方向性スイッ
    チが形成される、過電圧保護回路。
  2. 【請求項２】 前記第５の領域は前記第１および第２の
    領域の基板表面に対向する基板表面に形成され、それに
    よって両方向性スイッチはデルタ構成を形成する、請求
    項１に記載の過電圧保護回路。
  3. 【請求項３】 前記第１、第２および第５の領域は基板
    の１つの表面に形成され、それによって両方向性スイッ
    チは星型構成を形成する、請求項１に記載の過電圧保護
    回路。
  4. 【請求項４】 基板の１つの表面に対向する第２の基板
    表面に形成される導電性共通ノードをさらに含む、請求
    項３に記載の過電圧保護回路。
  5. 【請求項５】 前記導電性共通ノードは、第２の基板表
    面に形成される金属層を含む、請求項４に記載の過電圧
    保護回路。
  6. 【請求項６】 第１の導電型はＮ型であり、第２の導電
    型はＰ型である、請求項１に記載の過電圧保護回路。
  7. 【請求項７】 前記第１および第２のコンタクトに電気
    的に接続され、前記第１および第２のコンタクトに接続
    される信号ラインを通る電流の流れを感知するための第
    １および第２のセンサと、 前記センサに接続され、感知された電流の流れが選択さ
    れたレベルを超えると第１および第２のコンタクトを電
    気的に接続するための第１および第２の回路とをさらに
    含む、請求項１に記載の過電圧保護回路。
  8. 【請求項８】 前記第１および第２のセンサは抵抗器を
    含む、請求項７に記載の過電圧保護回路。
  9. 【請求項９】 前記第１および第２の回路はサイリスタ
    を含む、請求項８に記載の過電圧保護回路。
  10. 【請求項１０】 前記センサおよび回路は、第１の方向
    に流れる電流に関して動作し、 前記第１および第２のコンタクトに電気的に接続され、
    信号ラインを介して第２の方向に流れる電流の流れを感
    知するための第３および第４のセンサと、 前記第３および第４のセンサに接続され、第２の方向の
    感知された電流の流れが選択されたレベルを超えると第
    １および第２のコンタクトを電気的に接続するための第
    ３および第４の回路とをさらに含む、請求項７に記載の
    過電圧保護回路。
  11. 【請求項１１】 前記センサおよび前記回路は前記第１
    および第２の領域内に形成され、これによりモノリシッ
    ク集積回路を形成する、請求項７または請求項１０のい
    ずれかに記載の過電圧保護回路。
  12. 【請求項１２】 前記第１、第２、および第３のコンタ
    クトに接続されるリードをさらに含む、請求項１に記載
    の過電圧保護回路。
  13. 【請求項１３】 前記リードは、基板を含む絶縁パッケ
    ージの外部に延びる、請求項１２に記載の過電圧保護回
    路。
  14. 【請求項１４】 前記第１および第２のコンタクトに接
    続されるリードをさらに含み、かつ前記第３のコンタク
    トに接続される導電性ヒートシンクをさらに含む、請求
    項１に記載の過電圧保護回路。
  15. 【請求項１５】 導電性共通ノードは基板を含むパッケ
    ージの外部のヒートシンクに接続される、請求項４に記
    載の過電圧保護回路。
  16. 【請求項１６】 前記第３、第４および第６の領域のサ
    ブエリアは円形である、請求項１に記載の過電圧保護回
    路。
JP5303705A 1992-12-04 1993-12-03 過電圧保護回路 Withdrawn JPH0738063A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9214793A FR2699015B1 (fr) 1992-12-04 1992-12-04 Dispositif de protection contre des surtensions.
FR9214793 1992-12-04

Publications (1)

Publication Number Publication Date
JPH0738063A true JPH0738063A (ja) 1995-02-07

Family

ID=9436364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5303705A Withdrawn JPH0738063A (ja) 1992-12-04 1993-12-03 過電圧保護回路

Country Status (6)

Country Link
US (1) US6252256B1 (ja)
EP (1) EP0600810B1 (ja)
JP (1) JPH0738063A (ja)
CA (1) CA2110632A1 (ja)
DE (1) DE69325241T2 (ja)
FR (1) FR2699015B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2734113B1 (fr) * 1995-05-12 1997-07-25 Sgs Thomson Microelectronics Composant de protection complet de circuit d'interface de lignes d'abonnes
FR2734114B1 (fr) * 1995-05-12 1997-07-25 Sgs Thomson Microelectronics Composant de protection sensible de circuit d'interface de lignes d'abonnes
DE19735542A1 (de) * 1997-08-16 1999-02-18 Bosch Gmbh Robert Hochspannungsbauelement und Verfahren zu seiner Herstellung
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US6885223B2 (en) 2003-05-09 2005-04-26 Bae Systems Information And Electronic Systems Integration Inc. Overvoltage detector
US8212327B2 (en) * 2008-03-06 2012-07-03 Sionyx, Inc. High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
FR2968835A1 (fr) * 2010-12-09 2012-06-15 St Microelectronics Tours Sas Triac quatre quadrants
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396932A (en) * 1978-06-16 1983-08-02 Motorola, Inc. Method for making a light-activated line-operable zero-crossing switch including two lateral transistors, the emitter of one lying between the emitter and collector of the other
SE414357B (sv) * 1978-08-17 1980-07-21 Asea Ab Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp
SE430450B (sv) * 1979-04-03 1983-11-14 Asea Ab Tvapoligt overstromsskydd for inkoppling i en stromforande ledning
GB2184884B (en) * 1985-12-20 1988-12-21 Philips Electronic Associated Bipolar semiconductor device
FR2598043A1 (fr) * 1986-04-25 1987-10-30 Thomson Csf Composant semiconducteur de protection contre les surtensions et surintensites
US4905119A (en) * 1988-06-27 1990-02-27 Teccor Electronics, Inc. Solid state overvoltage protection circuit
US5150271A (en) * 1990-08-21 1992-09-22 Texas Instruments Incorporated Telecommunication equipment protector
US5220197A (en) * 1991-07-22 1993-06-15 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
JP3142617B2 (ja) * 1991-11-27 2001-03-07 新電元工業株式会社 サージ防護素子

Also Published As

Publication number Publication date
DE69325241D1 (de) 1999-07-15
EP0600810A1 (fr) 1994-06-08
FR2699015B1 (fr) 1995-02-24
EP0600810B1 (fr) 1999-06-09
CA2110632A1 (en) 1994-06-05
DE69325241T2 (de) 2000-01-27
US6252256B1 (en) 2001-06-26
FR2699015A1 (fr) 1994-06-10

Similar Documents

Publication Publication Date Title
JPH0738063A (ja) 過電圧保護回路
US6919603B2 (en) Efficient protection structure for reverse pin-to-pin electrostatic discharge
US6538266B2 (en) Protection device with a silicon-controlled rectifier
KR910009355B1 (ko) Mos형 반도체장치의 입력보호회로
JPH0662529A (ja) 静電放電に対する集積回路の保護装置
JPH069018B2 (ja) 半導体構造
JPH0145296B2 (ja)
JPH0945862A (ja) 半導体素子
JPH06177330A (ja) 半導体装置
US5949094A (en) ESD protection for high density DRAMs using triple-well technology
JPS6248901B2 (ja)
US5401984A (en) Semiconductor component for transient voltage limiting
KR100502379B1 (ko) 3중웰기술을이용하는고밀도dram용esd보호회로
KR100344706B1 (ko) 반도체 보호 장치 및 그 제조 방법
JPH02278878A (ja) 固体過電流保護装置
JP3158534B2 (ja) 半導体集積回路
US6147852A (en) Device for protecting an integrated circuit against electrostatic discharges
JP2611639B2 (ja) 半導体装置
US20040031969A1 (en) Overvoltage protection
JP3134443B2 (ja) 半導体入力保護装置
KR100228276B1 (ko) 반도체 장치의 보호 소자
KR100194684B1 (ko) 반도체 장치의 보호 소자
JPS6336554A (ja) 半導体装置
JP2822727B2 (ja) 半導体入力保護装置
JPS58186959A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010206