JPH07335119A - Manufacture of field emission micro-cathode - Google Patents
Manufacture of field emission micro-cathodeInfo
- Publication number
- JPH07335119A JPH07335119A JP12397094A JP12397094A JPH07335119A JP H07335119 A JPH07335119 A JP H07335119A JP 12397094 A JP12397094 A JP 12397094A JP 12397094 A JP12397094 A JP 12397094A JP H07335119 A JPH07335119 A JP H07335119A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- cathode
- resist film
- microcathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims description 48
- 239000007789 gas Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 38
- 230000001681 protective effect Effects 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 15
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 11
- 239000000460 chlorine Substances 0.000 claims description 11
- 229910052717 sulfur Inorganic materials 0.000 claims description 11
- 239000011593 sulfur Substances 0.000 claims description 11
- 150000003464 sulfur compounds Chemical class 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 5
- 150000003377 silicon compounds Chemical class 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 4
- 150000002367 halogens Chemical class 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 12
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 29
- 229910021342 tungsten silicide Inorganic materials 0.000 description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 238000007740 vapor deposition Methods 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 208000016169 Fish-eye disease Diseases 0.000 description 1
- 229910003691 SiBr Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- YXPHMGGSLJFAPL-UHFFFAOYSA-J tetrabromotungsten Chemical compound Br[W](Br)(Br)Br YXPHMGGSLJFAPL-UHFFFAOYSA-J 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、たとえば平面表示装置
または撮像素子などとして用いることができる電界放出
型マイクロカソードの製造方法の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a method for manufacturing a field emission type microcathode which can be used as, for example, a flat panel display or an image pickup device.
【０００２】[0002]
【従来の技術】平面ディスプレイは、小型コンピュータ
あるいはワードプロセッサの表示装置、あるいは壁掛け
テレビなどとして、ブラウン管に代わる技術として近年
注目を集めている。中でも、電界放出型ディスプレイ
（ＦＥＤ）は、高輝度かつ高速応答性を実現することが
できるため、現在主流の液晶ディスプレイよりも優れた
特性を有する。2. Description of the Related Art Flat-panel displays have been attracting attention in recent years as a substitute for cathode ray tubes as display devices for small computers or word processors, wall-mounted televisions, and the like. Among them, the field emission display (FED) can realize high brightness and high-speed response, and therefore has characteristics superior to those of the currently mainstream liquid crystal displays.
【０００３】ＦＥＤにおける製造プロセスのキーテクノ
ロジーは、電界放出型マイクロカソードの形成工程であ
る。電界放出型マイクロカソードは、円錐状の鋭角なカ
ソードであるが、図４に示すように、従来例に係る半導
体装置の製造プロセス技術を応用して作製される。A key technology in the manufacturing process of FEDs is the process of forming field emission microcathodes. The field emission type microcathode is a cone-shaped acute-angled cathode, but as shown in FIG. 4, it is manufactured by applying the manufacturing process technology of the semiconductor device according to the conventional example.
【０００４】従来例に係る電界放出型マイクロカソード
の製造方法の概略を図４に基づき説明する。図４（Ａ）
に示すように、シリコン基板２の上に、酸化シリコン膜
４、ポリシリコン膜６およびタングステンシリサイド膜
８を順次成膜する。その上に、レジスト膜１０を形成
し、フォトリソグラフィー法により、カソード孔に対応
するパターンでレジスト膜１０をパターン加工し、開口
部１２を形成する。An outline of a method of manufacturing a field emission type microcathode according to a conventional example will be described with reference to FIG. Figure 4 (A)
As shown in, a silicon oxide film 4, a polysilicon film 6 and a tungsten silicide film 8 are sequentially formed on the silicon substrate 2. A resist film 10 is formed thereon, and the resist film 10 is patterned with a pattern corresponding to the cathode hole by a photolithography method to form an opening 12.
【０００５】次に、同図（Ｂ）に示すように、開口部１
２が形成されたレジスト膜１０をマスクとして、まずタ
ングステンシリサイド膜８およびポリシリコン膜６をＲ
ＩＥなどでエッチング加工する。次に、同じレジスト膜
１０をマスクとして、同図（Ｃ）に示すように、酸化シ
リコン膜４をエッチング加工し、カソード孔１６を形成
する。Next, as shown in FIG.
First, the tungsten silicide film 8 and the polysilicon film 6 are R
Etching is performed by IE or the like. Next, using the same resist film 10 as a mask, the silicon oxide film 4 is etched to form a cathode hole 16 as shown in FIG.
【０００６】次に、同図（Ｄ）に示すように、レジスト
膜１０を除去し、同図（Ｅ）に示すように、タングステ
ンシリサイド膜８の上に、剥離層であるアルミニウム層
１８を成膜する。その後、同図（Ｆ）に示すように、シ
リコン基板２の全表面に、モリブデン（Ｍｏ）層２２を
スパッタリング法または蒸着法により成膜する。その際
に、酸化シリコン膜４に形成されたカソード孔１６内に
は、Ｍｏで構成される先端鋭角円錐状のマイクロカソー
ド２０が形成される。Next, as shown in FIG. 2D, the resist film 10 is removed, and as shown in FIG. 2E, an aluminum layer 18 which is a peeling layer is formed on the tungsten silicide film 8. To film. After that, as shown in FIG. 6F, a molybdenum (Mo) layer 22 is formed on the entire surface of the silicon substrate 2 by a sputtering method or a vapor deposition method. At that time, in the cathode hole 16 formed in the silicon oxide film 4, a microcathode 20 made of Mo and having a sharp tip conical shape is formed.
【０００７】その後、同図（Ｇ）に示すように、剥離層
であるアルミニウム層１８をウェットエッチングにより
除去すれば、アルミニウム層１８の上に堆積したＭｏ層
２２も除去され、カソード孔１６内にマイクロカソード
２０が残る。その後、シリコン基板２の上に、蛍光体膜
が形成された透明基板または透明導電膜が形成された透
明基板などが真空状態で張り合わされ、ＦＥＤまたは撮
像素子が形成される。After that, as shown in FIG. 1G, when the aluminum layer 18 which is a peeling layer is removed by wet etching, the Mo layer 22 deposited on the aluminum layer 18 is also removed and the inside of the cathode hole 16 is removed. The microcathode 20 remains. After that, a transparent substrate having a phosphor film or a transparent substrate having a transparent conductive film formed thereon is bonded to the silicon substrate 2 in a vacuum state to form an FED or an image sensor.
【０００８】タングステンシリサイド膜８などで構成さ
れるグリッド電極を走査することなどにより、マイクロ
カソード２０からは、張り合わされる透明基板側に向け
て、電子が放出され、ＦＥＤまたは撮像素子として機能
する。したがって、マイクロカソード２０の形状、特に
高さは、均一であることが必要であり、これらが不均一
に形成されると、画素欠陥となるおそれがある。Electrons are emitted from the microcathode 20 toward the transparent substrate to be bonded by scanning the grid electrode composed of the tungsten silicide film 8 or the like, and functions as an FED or an image pickup device. Therefore, the shape of the microcathode 20, particularly the height, needs to be uniform, and if these are formed unevenly, pixel defects may occur.
【０００９】[0009]
【発明が解決しようとする課題】ところが、従来例に係
るマイクロカソードの製造方法では、これらマイクロカ
ソードを均一な形状および高さで形成することが困難で
あった。その理由を次に説明する。However, it has been difficult to form these microcathodes with a uniform shape and height by the conventional method for producing microcathodes. The reason will be described below.
【００１０】マイクロカソードの形状を大きく左右する
のは、Ｍｏ層２２をスパッタリング法などで形成する際
のカバレッジである。このカバレッジは、Ｍｏ層２２の
下地となるタングステンシリサイド膜８の形状変化に非
常に敏感である。タングステンシリサイド膜８の形状変
化は、図４（Ｂ），（Ｃ）に示す酸化シリコン膜４のエ
ッチング加工工程に基づくレジスト膜１０の開口部１２
のテーパ状削れなどが原因となっている。What greatly influences the shape of the microcathode is the coverage when the Mo layer 22 is formed by the sputtering method or the like. This coverage is very sensitive to changes in the shape of the tungsten silicide film 8 that is the base of the Mo layer 22. The change in shape of the tungsten silicide film 8 is caused by the opening 12 of the resist film 10 based on the etching process of the silicon oxide film 4 shown in FIGS.
The cause is the tapering of the tape.
【００１１】すなわち、このエッチング加工により、レ
ジスト膜１０もエッチングされ、その開口部１２の形状
が変化し、タングステンシリサイド膜の開口部に肩落ち
部またはテーパ部が生じ、それが原因で、マイクロカソ
ードの高さまたは形状が変化すると言う課題を有してい
る。たとえば、タングステンシリサイド膜８の開口部が
テーパ状になると、図４（Ｆ）に示すように、Ｍｏ層２
２のカバレッジが変化し、Ｍｏ層２２の開口部が閉じる
までの時間が長くなり、開口部が閉じない部分に対応す
るカソード孔１６内に形成されるマイクロカソード２０
の高さが他の部分に比較して高くなる。That is, by this etching process, the resist film 10 is also etched, the shape of the opening 12 is changed, and a shoulder drop portion or a taper portion is formed in the opening portion of the tungsten silicide film, which causes the microcathode. The problem is that the height or shape of the For example, when the opening of the tungsten silicide film 8 has a tapered shape, as shown in FIG.
2 changes, the time until the opening of the Mo layer 22 closes increases, and the microcathode 20 formed in the cathode hole 16 corresponding to the portion where the opening does not close.
Is higher than other parts.
【００１２】本発明は、このような実状に鑑みてなさ
れ、均一な形状および高さのマイクロカソードを形成す
ることができるマイクロカソードの製造方法を提供する
ことを目的とする。The present invention has been made in view of such circumstances, and an object of the present invention is to provide a method for producing a microcathode capable of forming a microcathode having a uniform shape and height.
【００１３】[0013]
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るマイクロカソードの製造方法は、基板
の表面に、絶縁層、次いで導電層を成膜する工程と、上
記導電層の上に、レジスト膜を形成する工程と、カソー
ド孔が形成される予定の所定パターンで上記レジスト膜
をパターン加工する工程と、上記所定パターンのレジス
ト膜の側壁に、側壁保護膜が形成される条件で、上記レ
ジスト膜をマスクとして、少なくとも上記導電層の一部
をパターン加工する工程と、上記レジスト膜をマスクと
してパターン加工を行い、上記絶縁層にカソード孔を形
成する工程と、上記絶縁層に形成されたカソード孔内
に、マイクロカソードを形成する工程とを有する。In order to achieve the above object, a method of manufacturing a microcathode according to the present invention comprises a step of forming an insulating layer and then a conductive layer on the surface of a substrate, and a step of forming the conductive layer. A step of forming a resist film thereon, a step of patterning the resist film with a predetermined pattern in which a cathode hole is to be formed, and a condition that a side wall protective film is formed on the side wall of the resist film having the predetermined pattern. In the step of patterning at least a part of the conductive layer using the resist film as a mask, the step of patterning using the resist film as a mask to form a cathode hole in the insulating layer, and the step of forming the insulating layer in the insulating layer. Forming a microcathode in the formed cathode hole.
【００１４】上記側壁保護膜の厚さは、０．０２〜０．
０５μm であることが好ましい。ただし、この側壁保護
膜の厚さは、レジスト膜に形成される開口部の内径の約
一割以下であることが好ましい。上記側壁保護膜は、た
とえば、上記導電層を構成する元素と、上記導電層をパ
ターン加工するために用いるエッチングガスに含まれる
ハロゲン元素との化合物を少なくとも含む膜で構成され
る。導電層としては、タングステンシリサイド（ＷＳ
ｉ）、ポリシリコン膜、あるいはＷＳｉx 、ＭｏＳ
ｉx 、ＴａＳｉx などの高融点金属シリサイド、あるい
は高融点金属などを例示することができる。エッチング
ガスに含まれるハロゲン元素を含むガスとしては、特に
限定されないが、たとえば、ＨＢｒ、Ｂｒ2 、Ｓ2 Ｂｒ
2 などを例示することができる。このエッチングの結果
形成される側壁保護膜としては、特に限定されないが、
たとえばＲＣｌx 、ＲＢｒx 、ＲＩx （ただし、Ｒは
Ｗ、Ｔｉ、Ｍｏ、Ｔａなどの高融点金属）あるいはＳｉ
Ｃｌx 、ＳｉＢｒx 、ＳｉＩx 、またはこれらの酸化物
などを例示することができる。The thickness of the side wall protective film is 0.02 to 0.
It is preferably 05 μm. However, it is preferable that the thickness of the side wall protective film is about 10% or less of the inner diameter of the opening formed in the resist film. The sidewall protective film is formed of, for example, a film containing at least a compound of an element forming the conductive layer and a halogen element contained in an etching gas used for patterning the conductive layer. As the conductive layer, tungsten silicide (WS
i), polysilicon film, or WSi x , MoS
Examples thereof include refractory metal silicides such as i x and TaSi x , refractory metals, and the like. The gas containing a halogen element contained in the etching gas is not particularly limited, and examples thereof include HBr, Br 2 , S 2 Br.
2 and the like can be exemplified. The side wall protective film formed as a result of this etching is not particularly limited,
For example, RCl x , RBr x , RI x (where R is a refractory metal such as W, Ti, Mo, or Ta) or Si
Examples include Cl x , SiBr x , SiI x , and oxides thereof.
【００１５】上記導電層をパターン加工するために用い
るエッチングガスとして、硫黄化合物を少なくとも含む
ガスを用い、上記側壁保護膜として硫黄を含む堆積物を
用いることもできる。エッチングガスに含まれる硫黄化
合物としては、特に限定されないが、Ｓ2 Ｆ2 、Ｓ2 Ｃ
ｌ2 、Ｓ2 Ｂｒ2 などを用いることができる。硫黄を含
む堆積物は、純粋な硫黄堆積物でも良いが、硫黄化合物
の堆積物でも良い。硫黄化合物の堆積物としては、たと
えば（ＳＮ）x を例示することができる。A gas containing at least a sulfur compound may be used as the etching gas used for patterning the conductive layer, and a deposit containing sulfur may be used as the sidewall protective film. The sulfur compound contained in the etching gas is not particularly limited, but S 2 F 2 , S 2 C
L 2 , S 2 Br 2 or the like can be used. The sulfur-containing deposit may be a pure sulfur deposit or a sulfur compound deposit. As the deposit of the sulfur compound, for example, (SN) x can be exemplified.
【００１６】上記導電層をパターン加工するために用い
るエッチングガスとして、塩素と酸素とを含むガスを用
い、エッチング時の基板温度を、０℃以下、好ましくは
−１０℃程度にすることで、所望の膜厚の側壁保護膜を
得ることができる。たとえば、このように低温でエッチ
ングを行うことで、通常の場合の数倍程度の膜厚の側壁
保護膜を形成することができる。A gas containing chlorine and oxygen is used as an etching gas used for patterning the conductive layer, and the substrate temperature during etching is set to 0 ° C. or lower, preferably about -10 ° C. A side wall protective film having a film thickness of For example, by performing the etching at such a low temperature, it is possible to form the side wall protective film having a film thickness of several times that of the normal case.
【００１７】上記導電層をパターン加工するために用い
るエッチングガスとして、珪素化合物ガスを含むガスを
用いることでも、所望の膜厚の側壁保護膜を得ることが
できる。珪素化合物としては、特に限定されないが、Ｓ
ｉＣｌ4 を例示することができる。エッチングガスに、
この珪素化合物ガスを含ませることで、側壁保護膜とし
てのシリコン堆積物を増加させることができる。By using a gas containing a silicon compound gas as an etching gas used for patterning the conductive layer, a side wall protective film having a desired film thickness can be obtained. The silicon compound is not particularly limited, but S
An example is iCl 4 . For etching gas,
Inclusion of this silicon compound gas can increase the amount of silicon deposits as the sidewall protection film.
【００１８】[0018]
【作用】本発明に係る電界放出型マイクロカソードの製
造方法では、所定パターンのレジスト膜の側壁に、側壁
保護膜が形成される条件で、レジスト膜をマスクとし
て、導電層をパターン加工する。そのため、そのレジス
ト膜を用いて導電層および絶縁層をエッチング加工する
際に、レジスト膜の膜厚が薄くなったとしても、レジス
ト膜の側壁が削られることを防止することができる。そ
の結果、導電層に形成される開口部の側壁形状が均一に
なり、その後の工程で、マイクロカソードを均一な形状
および高さで形成することができる。In the method for manufacturing a field emission type microcathode according to the present invention, the conductive layer is patterned by using the resist film as a mask under the condition that the side wall protective film is formed on the side wall of the resist film having a predetermined pattern. Therefore, when etching the conductive layer and the insulating layer using the resist film, it is possible to prevent the side wall of the resist film from being scraped even if the film thickness of the resist film becomes thin. As a result, the side wall shape of the opening formed in the conductive layer becomes uniform, and the microcathode can be formed in a uniform shape and height in the subsequent steps.
【００１９】なお、従来の半導体装置のプロセス技術で
は、異方性エッチングを行うために、レジスト膜の側壁
ではなく、エッチングされる導電層または絶縁層の側壁
に、薄い（０．０１〜０．０２μm 程度）側壁保護膜を
形成する技術は知られている。しかしながら、マイクロ
カソードの形状および高さを均一にする目的で、レジス
ト膜の側壁に、過剰な側壁保護膜を形成しようとする技
術は、本発明者によって初めて見い出されたものであ
る。むしろ従来では、レジスト膜の側壁には、側壁保護
膜を形成しないことが好ましいと考えられていた。In the conventional semiconductor device process technology, in order to perform anisotropic etching, not the sidewall of the resist film but the sidewall of the conductive layer or insulating layer to be etched is thin (0.01-0. A technique for forming a side wall protective film is known. However, a technique for forming an excessive side wall protective film on the side wall of the resist film for the purpose of making the shape and height of the microcathode uniform has been found for the first time by the present inventor. Rather, conventionally, it was considered preferable not to form a side wall protective film on the side wall of the resist film.
【００２０】特に、導電層を構成する元素と、導電層を
パターン加工するために用いるエッチングガスに含まれ
るハロゲン元素との化合物を少なくとも含む膜、たとえ
ば０．０２〜０．０５μm の膜厚の臭化タングステン
（ＷＢｒ）膜を側壁保護膜として用いれば、良好な側壁
保護膜をレジスト膜の側部に形成することができる。In particular, a film containing at least a compound of an element forming the conductive layer and a halogen element contained in an etching gas used for patterning the conductive layer, for example, an odor having a film thickness of 0.02 to 0.05 μm. If a tungsten bromide (WBr) film is used as the sidewall protection film, a good sidewall protection film can be formed on the side portion of the resist film.
【００２１】側壁保護膜として、硫黄または硫黄化合物
の堆積物を用いた場合には、レジスト膜の除去時に、硫
黄または硫黄化合物も同時に除去されるので、製造工程
が容易である。硫黄の堆積物は、約１００℃程度に加熱
するだけで、容易に昇華させ、除去することができる。
また、硫黄の化合物は、約１８０℃程度に加熱すること
で、容易に昇華させ除去することができる。硫黄化合物
としての（ＳＮ）x は、より堆積性が強いので、側壁保
護膜として好ましい。When a deposit of sulfur or a sulfur compound is used as the side wall protective film, the sulfur or the sulfur compound is also removed at the same time when the resist film is removed, so that the manufacturing process is easy. The sulfur deposit can be easily sublimated and removed only by heating to about 100 ° C.
Further, the sulfur compound can be easily sublimated and removed by heating to about 180 ° C. Since (SN) x as a sulfur compound has a stronger depositing property, it is preferable as a sidewall protective film.
【００２２】[0022]
【実施例】以下、本発明に係るマイクロカソードの製造
方法を、図面に示す実施例に基づき、詳細に説明する。
図１（Ａ）〜（Ｆ）は本発明の第１実施例に係るマイク
ロカソードの製造方法を示す要部断面図、図２（Ｇ），
（Ｈ）は図１に示す工程の続きの工程を示す要部断面
図、図３（Ａ）〜（Ｇ）は本発明の第２実施例に係るマ
イクロカソードの製造方法を示す要部断面図である。The method for producing a microcathode according to the present invention will be described in detail below with reference to the embodiments shown in the drawings.
1 (A) to 1 (F) are cross-sectional views of a main part showing a method of manufacturing a microcathode according to the first embodiment of the present invention, FIG.
FIG. 3H is a cross-sectional view of an essential part showing a step subsequent to the step shown in FIG. 1, and FIGS. 3A to 3G are cross-sectional views of an essential part showing a method for manufacturing a microcathode according to a second embodiment of the present invention. Is.
【００２３】第１実施例 まず、図１（Ａ）に示すように、半導体基板３０の上
に、絶縁層３２および導電層３５を順次成膜する。半導
体基板３０としては、たとえば単結晶シリコン基板が用
いられる。絶縁層３２としては、ＣＶＤあるいは熱酸化
法により成膜される酸化シリコンが用いられる。導電層
３５は、特に限定されないが、本実施例では、ｎ+ の導
電型のポリシリコン膜３４とタングステンシリサイド膜
３６との積層膜であるポリサイド膜が用いられる。この
導電層３５は、たとえばマイクロカソードのグリッドと
して機能する。First Embodiment First, as shown in FIG. 1A, an insulating layer 32 and a conductive layer 35 are sequentially formed on a semiconductor substrate 30. As the semiconductor substrate 30, for example, a single crystal silicon substrate is used. As the insulating layer 32, silicon oxide formed by CVD or thermal oxidation is used. The conductive layer 35 is not particularly limited, but in the present embodiment, a polycide film which is a laminated film of an n + conductive type polysilicon film 34 and a tungsten silicide film 36 is used. This conductive layer 35 functions, for example, as a grid of microcathodes.
【００２４】絶縁層３２の層厚は、たとえば１．０μm
である。ポリシリコン膜３４の膜厚は、たとえば５０ｎ
ｍである。タングステンシリサイド膜３６の膜厚は、た
とえば１５０ｎｍである。ポリシリコン膜３４およびタ
ングステンシリサイド膜３６は、たとえばＣＶＤにより
成膜される。The layer thickness of the insulating layer 32 is, for example, 1.0 μm.
Is. The film thickness of the polysilicon film 34 is, for example, 50 n.
m. The film thickness of the tungsten silicide film 36 is, for example, 150 nm. The polysilicon film 34 and the tungsten silicide film 36 are formed by, for example, CVD.
【００２５】次に、この導電層３５の上に、レジスト膜
３８を成膜し、このレジスト膜３８に、フォトリソグラ
フィー法により、カソード孔に対応する所定のパターン
で、開口部４０を形成する。この開口部４０の内径は、
カソード孔の内径に相当し、たとえば０．８μm 程度で
ある。Next, a resist film 38 is formed on the conductive layer 35, and openings 40 are formed in the resist film 38 by a photolithography method in a predetermined pattern corresponding to the cathode holes. The inner diameter of this opening 40 is
It corresponds to the inner diameter of the cathode hole and is, for example, about 0.8 μm.
【００２６】次に、このレジスト膜３８が形成された半
導体基板３０を、プラズマエッチング装置内に設置し、
レジスト膜３８をマスクとして、エッチング加工を行
う。プラズマエッチング装置としては、特に限定されな
いが、たとえばマイクロ波電子サイクロトロン共鳴プラ
ズマ（ＥＣＲ）エッチング装置、誘導コイル型プラズマ
（ＩＣＰ）エッチング装置、ヘリコン波利用プラズマエ
ッチング装置、トランス結合プラズマ（ＴＣＰ）エッチ
ング装置などを例示することができる。Next, the semiconductor substrate 30 having the resist film 38 formed thereon is placed in a plasma etching apparatus,
Etching is performed using the resist film 38 as a mask. The plasma etching apparatus is not particularly limited, but for example, a microwave electron cyclotron resonance plasma (ECR) etching apparatus, an induction coil type plasma (ICP) etching apparatus, a helicon wave utilizing plasma etching apparatus, a transformer coupled plasma (TCP) etching apparatus, etc. Can be illustrated.
【００２７】まず、たとえばＥＣＲエッチング装置を用
い、下記の条件でタングステンシリサイド膜３６の一部
をエッチング加工する。エッチングガスとしては、ＨＢ
ｒとＳＦ6 との混合ガスを用い、ＨＢｒ／ＳＦ 6 の流量
比を１００／３０SCCMとする。雰囲気圧力は、０．４Ｐ
ａである。また、マイクロ波パワーは、８５０Ｗであ
り、高周波（ＲＦ）パワーは４０Ｗであり、基板温度
は、２０℃である。First, for example, using an ECR etching device
A part of the tungsten silicide film 36 under the following conditions
Is etched. The etching gas is HB
r and SF6 HBr / SF using a mixed gas of 6 Flow rate
The ratio is 100/30 SCCM. Atmospheric pressure is 0.4P
a. The microwave power is 850W.
And the radio frequency (RF) power is 40W, the substrate temperature
Is 20 ° C.
【００２８】このエッチング加工により、図１（Ｂ）に
示すように、蒸気圧の低い反応生成物であるＷＢｒx か
ら主として成る側壁保護膜４２が、レジスト膜３８の開
口部４０の側壁に堆積する。続いて、図１（Ｃ）に示す
ように、たとえば以下の条件で、タングステンシリサイ
ド膜３６の残り、およびポリシリコン膜３４をエッチン
グ加工する。By this etching process, as shown in FIG. 1B, the side wall protective film 42 mainly composed of WBr x which is a reaction product having a low vapor pressure is deposited on the side wall of the opening 40 of the resist film 38. . Subsequently, as shown in FIG. 1C, the remaining tungsten silicide film 36 and the polysilicon film 34 are etched under the following conditions, for example.
【００２９】エッチングガスとしては、Ｃｌ2 とＯ2 と
の混合ガスを用い、Ｃｌ2 ／Ｏ2 の流量比を７０／１０
SCCMとする。雰囲気圧力は、０．４Ｐａである。また、
マイクロ波パワーは、８５０Ｗであり、高周波（ＲＦ）
パワーは４０Ｗであり、基板温度は、２０℃である。As the etching gas, a mixed gas of Cl 2 and O 2 is used, and the flow rate ratio of Cl 2 / O 2 is 70/10.
SCCM. The atmospheric pressure is 0.4 Pa. Also,
Microwave power is 850W, high frequency (RF)
The power is 40 W and the substrate temperature is 20 ° C.
【００３０】このエッチングの際に、ＷＣｌ、ＳｉＣ
ｌ、ＳｉＯ2 などの反応生成物も、側壁保護膜４２とし
て微量ながら堆積する。続いて、図１（Ｄ）に示すよう
に、たとえば以下に示す条件で絶縁層３２をエッチング
加工する。During this etching, WCl, SiC
Reaction products such as 1 and SiO 2 are also deposited as the side wall protection film 42 in a small amount. Then, as shown in FIG. 1D, the insulating layer 32 is etched under the following conditions, for example.
【００３１】エッチングガスとしては、ＣＨＦ3 とＣＨ
2 Ｆ2 との混合ガスを用い、ＣＨＦ 3 ／ＣＨ2 Ｆ2 の流
量比を４５／５SCCMとする。雰囲気圧力は、０．４Ｐａ
である。また、マイクロ波パワーは、８５０Ｗであり、
高周波（ＲＦ）パワーは４０Ｗ（８００ｋＨｚ）であ
り、基板温度は、−５０℃である。CHF is used as an etching gas.3 And CH
2 F2 CHF with a mixed gas of 3 / CH2 F2 Flow of
The quantity ratio is 45/5 SCCM. Atmospheric pressure is 0.4 Pa
Is. The microwave power is 850W,
Radio frequency (RF) power is 40W (800kHz)
The substrate temperature is −50 ° C.
【００３２】この時、図１（Ｃ），（Ｄ）に示すよう
に、レジスト膜３８の側壁は、主としてＨＢｒx で構成
される側壁保護膜４２で保護されているので、横方向へ
のエッチングの広がりを防止することができる。その結
果、タングステンシリサイド膜３６の開口部４０の側壁
に、テーパや肩落ちを生じることなく、絶縁層３２にカ
ソード孔４４を形成することができる。At this time, as shown in FIGS. 1C and 1D, since the side wall of the resist film 38 is protected by the side wall protective film 42 mainly composed of HBr x , it is laterally etched. Can be prevented from spreading. As a result, the cathode hole 44 can be formed in the insulating layer 32 without forming a taper or a shoulder drop on the sidewall of the opening 40 of the tungsten silicide film 36.
【００３３】次に、図１（Ｅ）に示すように、レジスト
膜３８を除去し、その後、水：フッ酸が約１００：１の
割合の希フッ酸でウエットエッチング（約１０秒）を行
い、側壁保護膜４２を除去する。このウエットエッチン
グにより、絶縁層３２のカソード孔４４の側壁も多少削
れるが、これは、上層配線と下層配線とのショートを防
ぐ観点からは、むしろ好ましい。Next, as shown in FIG. 1E, the resist film 38 is removed, and then wet etching (about 10 seconds) is performed with diluted hydrofluoric acid having a ratio of water: hydrofluoric acid of about 100: 1. Then, the sidewall protection film 42 is removed. By this wet etching, the side wall of the cathode hole 44 of the insulating layer 32 is also scraped to some extent, but this is rather preferable from the viewpoint of preventing a short circuit between the upper layer wiring and the lower layer wiring.
【００３４】次に、図１（Ｆ）に示すように、蒸着法な
どを用いて、タングステンシリサイド膜３６の上に、剥
離層４６を形成する。剥離層４６は、たとえばアルミニ
ウム金属層などで構成される。その剥離層４６の層厚
は、特に限定されないが、たとえば５０ｎｍ程度であ
る。蒸着時の基板角度は、約２０度程度が好ましい。雰
囲気圧力は、たとえば１．０Ｐａである。Next, as shown in FIG. 1F, a peeling layer 46 is formed on the tungsten silicide film 36 by using a vapor deposition method or the like. The peeling layer 46 is composed of, for example, an aluminum metal layer. The layer thickness of the peeling layer 46 is not particularly limited, but is about 50 nm, for example. The substrate angle during vapor deposition is preferably about 20 degrees. The atmospheric pressure is 1.0 Pa, for example.
【００３５】次に、図２（Ｇ）に示すように、たとえば
蒸着法を用いて、剥離層４６の上にカソード形成層４８
を堆積させる。カソード形成層４８としては、好適には
モリブデン（Ｍｏ）を用いるが、その他の高融点金属、
あるいはその他の金属、化合物などを使用することもで
きる。蒸着時の基板の角度は、約９０度が好ましい。カ
ソード形成層４８を約１．０μm の層厚で形成すること
で、カソード孔４４の底部に位置する基板３０の表面に
は、鋭角円錐状のカソード５０が均一な形状および高さ
で形成される。各カソード５０の形状、特に高さは、カ
ソード形成層４８の各開口部４８ａが閉じるまでの時間
などに依存する。本実施例では、タングステンシリサイ
ド膜３６の開口部４０の側壁に、テーパや肩落ちがない
ことから、その各開口部４８ａが閉じるまでの時間も一
定であり、各カソード５０の形状、特に高さを均一にす
ることができる。Next, as shown in FIG. 2G, a cathode forming layer 48 is formed on the peeling layer 46 by using, for example, a vapor deposition method.
Deposit. As the cathode forming layer 48, molybdenum (Mo) is preferably used, but other refractory metals,
Alternatively, other metals or compounds can be used. The angle of the substrate during vapor deposition is preferably about 90 degrees. By forming the cathode forming layer 48 to have a layer thickness of about 1.0 μm, the cathode 50 having an acute conical shape is formed with a uniform shape and height on the surface of the substrate 30 located at the bottom of the cathode hole 44. . The shape of each cathode 50, in particular the height, depends on the time until each opening 48 a of the cathode formation layer 48 is closed. In this embodiment, since there is no taper or shoulder drop on the side wall of the opening 40 of the tungsten silicide film 36, the time until each opening 48a is closed is constant, and the shape of each cathode 50, especially the height thereof, is high. Can be made uniform.
【００３６】次に、図２（Ｈ）に示すように、水：フッ
酸が約５：１の割合のフッ酸でウエットエッチング（約
３０秒）を行い、アルミニウムなどで構成される剥離層
４６をエッチング除去し、その上に位置するカソード形
成層４８をリフトオフ除去する。カソード孔４４内に
は、均一形状および高さのマイクロカソード２０が残
る。Next, as shown in FIG. 2 (H), wet etching (about 30 seconds) is performed with hydrofluoric acid at a ratio of water: hydrofluoric acid of about 5: 1, and the peeling layer 46 made of aluminum or the like is used. Are removed by etching, and the cathode forming layer 48 located thereon is lifted off. In the cathode hole 44, the microcathode 20 having a uniform shape and height remains.
【００３７】その後は、基板３０の上に、蛍光体膜が形
成された透明基板または透明導電膜が形成された透明基
板などを真空状態で張り合せて、ＦＥＤまたは撮像素子
が形成される。第２実施例 本実施例では、レジスト膜の側壁保護膜として硫黄を用
いる。After that, on the substrate 30, a transparent substrate having a phosphor film formed thereon or a transparent substrate having a transparent conductive film formed thereon is laminated in a vacuum state to form an FED or an image pickup device. Second Embodiment In this embodiment, sulfur is used as the sidewall protective film of the resist film.
【００３８】以下、詳細に説明する。まず、図３（Ａ）
に示すように、半導体基板３０の上に、絶縁層３２およ
び導電層３５を順次成膜する。半導体基板３０として
は、たとえば単結晶シリコン基板が用いられる。絶縁層
３２としては、ＣＶＤあるいは熱酸化法により成膜され
る酸化シリコンが用いられる。導電層３５は、特に限定
されないが、本実施例では、ｎ+ の導電型のポリシリコ
ン膜３４とタングステンシリサイド膜３６との積層膜で
あるポリサイド膜が用いられる。この導電層３５は、た
とえばマイクロカソードのグリッドとして機能する。The details will be described below. First, FIG. 3 (A)
As shown in, the insulating layer 32 and the conductive layer 35 are sequentially formed on the semiconductor substrate 30. As the semiconductor substrate 30, for example, a single crystal silicon substrate is used. As the insulating layer 32, silicon oxide formed by CVD or thermal oxidation is used. The conductive layer 35 is not particularly limited, but in the present embodiment, a polycide film which is a laminated film of an n + conductive type polysilicon film 34 and a tungsten silicide film 36 is used. This conductive layer 35 functions, for example, as a grid of microcathodes.
【００３９】絶縁層３２の層厚は、たとえば１．０μm
である。ポリシリコン膜３４の膜厚は、たとえば５０ｎ
ｍである。タングステンシリサイド膜３６の膜厚は、た
とえば１５０ｎｍである。ポリシリコン膜３４およびタ
ングステンシリサイド膜３６は、たとえばＣＶＤにより
成膜される。The layer thickness of the insulating layer 32 is, for example, 1.0 μm.
Is. The film thickness of the polysilicon film 34 is, for example, 50 n.
m. The film thickness of the tungsten silicide film 36 is, for example, 150 nm. The polysilicon film 34 and the tungsten silicide film 36 are formed by, for example, CVD.
【００４０】次に、この導電層３５の上に、レジスト膜
３８を成膜し、このレジスト膜３８に、フォトリソグラ
フィー法により、カソード孔に対応する所定のパターン
で、開口部４０を形成する。この開口部４０の内径は、
カソード孔の内径に相当し、たとえば０．８μm 程度で
ある。Next, a resist film 38 is formed on the conductive layer 35, and openings 40 are formed in the resist film 38 by a photolithography method in a predetermined pattern corresponding to the cathode holes. The inner diameter of this opening 40 is
It corresponds to the inner diameter of the cathode hole and is, for example, about 0.8 μm.
【００４１】次に、このレジスト膜３８が形成された半
導体基板３０を、プラズマエッチング装置内に設置し、
レジスト膜３８をマスクとして、エッチング加工を行
う。プラズマエッチング装置としては、特に限定されな
いが、たとえばマイクロ波電子サイクロトロン共鳴プラ
ズマ（ＥＣＲ）エッチング装置、誘導コイル型プラズマ
（ＩＣＰ）エッチング装置、ヘリコン波利用プラズマエ
ッチング装置、トランス結合プラズマ（ＴＣＰ）エッチ
ング装置などを例示することができる。Next, the semiconductor substrate 30 having the resist film 38 formed thereon is placed in a plasma etching apparatus,
Etching is performed using the resist film 38 as a mask. The plasma etching apparatus is not particularly limited, but for example, a microwave electron cyclotron resonance plasma (ECR) etching apparatus, an induction coil type plasma (ICP) etching apparatus, a helicon wave utilizing plasma etching apparatus, a transformer coupled plasma (TCP) etching apparatus, etc. Can be illustrated.
【００４２】まず、たとえばＥＣＲエッチング装置を用
い、下記の条件でタングステンシリサイド膜３６および
ポリシリコン膜３４をエッチング加工する。エッチング
ガスとしては、Ｓ2 Ｃｌ2 とＯ2 との混合ガスを用い、
Ｓ2 Ｃｌ2／Ｏ2 の流量比を１００／２０SCCMとする。
雰囲気圧力は、０．５Ｐａである。また、マイクロ波パ
ワーは、８５０Ｗであり、高周波（ＲＦ）パワーは４０
Ｗ（２ＭＨｚ）であり、基板温度は、−１０℃である。First, the tungsten silicide film 36 and the polysilicon film 34 are etched using the ECR etching apparatus under the following conditions. As the etching gas, a mixed gas of S 2 Cl 2 and O 2 is used,
The flow rate ratio of S 2 Cl 2 / O 2 is 100/20 SCCM.
The atmospheric pressure is 0.5 Pa. The microwave power is 850 W and the radio frequency (RF) power is 40
W (2 MHz), and the substrate temperature is -10 ° C.
【００４３】このエッチング加工により、図３（Ｂ）に
示すように、タングステンシリサイド膜３６およびポリ
シリコン膜３４が共に異方性加工され、レジスト膜３８
の開口部側壁には、硫黄で構成される側壁保護膜４２ａ
が堆積する。このエッチングの際には、ＷＣｌ、ＳｉＣ
ｌ、ＳｉＯ2 などの反応生成物も、側壁保護膜４２とし
て微量ながら堆積する。By this etching process, as shown in FIG. 3B, both the tungsten silicide film 36 and the polysilicon film 34 are anisotropically processed, and the resist film 38 is formed.
The side wall protective film 42a made of sulfur is formed on the side wall of the opening of the
Is deposited. During this etching, WCl, SiC
Reaction products such as 1 and SiO 2 are also deposited as the side wall protection film 42 in a small amount.
【００４４】続いて、図３（Ｃ）に示すように、たとえ
ば以下に示す条件で絶縁層３２をエッチング加工する。
エッチングガスとしては、ＣＨＦ3 とＣＨ2 Ｆ2 との混
合ガスを用い、ＣＨＦ 3 ／ＣＨ2 Ｆ2 の流量比を４５／
５SCCMとする。雰囲気圧力は、０．４Ｐａである。ま
た、マイクロ波パワーは、８５０Ｗであり、高周波（Ｒ
Ｆ）パワーは４０Ｗ（８００ｋＨｚ）であり、基板温度
は、−５０℃である。Then, as shown in FIG.
For example, the insulating layer 32 is etched under the following conditions.
CHF is used as an etching gas3 And CH2 F2 Mixed with
CHF using combined gas 3 / CH2 F2 Flow rate of 45 /
It will be 5 SCCM. The atmospheric pressure is 0.4 Pa. Well
Also, the microwave power is 850 W, and the high frequency (R
F) Power is 40W (800kHz), substrate temperature
Is -50 ° C.
【００４５】この時、図３（Ｂ），（Ｃ）に示すよう
に、レジスト膜３８の側壁は、主として硫黄で構成され
る側壁保護膜４２ａで保護されているので、横方向への
エッチングの広がりを防止することができる。その結
果、タングステンシリサイド膜３６の開口部４０の側壁
に、テーパや肩落ちを生じることなく、絶縁層３２にカ
ソード孔４４を形成することができる。At this time, as shown in FIGS. 3B and 3C, since the side wall of the resist film 38 is protected by the side wall protective film 42a composed mainly of sulfur, the lateral etching is not performed. The spread can be prevented. As a result, the cathode hole 44 can be formed in the insulating layer 32 without forming a taper or a shoulder drop on the sidewall of the opening 40 of the tungsten silicide film 36.
【００４６】次に、図３（Ｄ）に示すように、レジスト
膜３８を除去する。硫黄で構成される側壁保護膜４２ａ
は、このレジスト膜３８の除去工程で同時に除去するこ
とができる。その後は、前記第１実施例と同様にして、
図３（Ｅ）に示すように、蒸着法などを用いて、タング
ステンシリサイド膜３６の上に、剥離層４６を形成す
る。剥離層４６は、たとえばアルミニウム金属層などで
構成される。その剥離層４６の層厚は、特に限定されな
いが、たとえば５０ｎｍ程度である。蒸着時の基板角度
は、約２０度程度が好ましい。雰囲気圧力は、たとえば
１．０Ｐａである。Next, as shown in FIG. 3D, the resist film 38 is removed. Side wall protective film 42a composed of sulfur
Can be simultaneously removed in the step of removing the resist film 38. After that, in the same manner as in the first embodiment,
As illustrated in FIG. 3E, a peeling layer 46 is formed over the tungsten silicide film 36 by an evaporation method or the like. The peeling layer 46 is composed of, for example, an aluminum metal layer. The layer thickness of the peeling layer 46 is not particularly limited, but is about 50 nm, for example. The substrate angle during vapor deposition is preferably about 20 degrees. The atmospheric pressure is 1.0 Pa, for example.
【００４７】次に、図３（Ｆ）に示すように、たとえば
蒸着法を用いて、剥離層４６の上にカソード形成層４８
を堆積させる。カソード形成層４８としては、好適には
モリブデン（Ｍｏ）を用いるが、その他の高融点金属、
あるいはその他の金属、化合物などを使用することもで
きる。蒸着時の基板の角度は、約９０度が好ましい。カ
ソード形成層４８を約１．０μm の層厚で形成すること
で、カソード孔４４の底部に位置する基板３０の表面に
は、鋭角円錐状のカソード５０が均一な形状および高さ
で形成される。各カソード５０の形状、特に高さは、カ
ソード形成層４８の各開口部４８ａが閉じるまでの時間
などに依存する。本実施例では、タングステンシリサイ
ド膜３６の開口部４０の側壁に、テーパや肩落ちがない
ことから、その各開口部４８ａが閉じるまでの時間も一
定であり、各カソード５０の形状、特に高さを均一にす
ることができる。Next, as shown in FIG. 3F, a cathode forming layer 48 is formed on the peeling layer 46 by using, for example, a vapor deposition method.
Deposit. As the cathode forming layer 48, molybdenum (Mo) is preferably used, but other refractory metals,
Alternatively, other metals or compounds can be used. The angle of the substrate during vapor deposition is preferably about 90 degrees. By forming the cathode forming layer 48 to have a layer thickness of about 1.0 μm, the cathode 50 having an acute conical shape is formed with a uniform shape and height on the surface of the substrate 30 located at the bottom of the cathode hole 44. . The shape of each cathode 50, in particular the height, depends on the time until each opening 48 a of the cathode formation layer 48 is closed. In this embodiment, since there is no taper or shoulder drop on the side wall of the opening 40 of the tungsten silicide film 36, the time until each opening 48a is closed is constant, and the shape of each cathode 50, especially the height thereof, is high. Can be made uniform.
【００４８】次に、図３（Ｇ）に示すように、水：フッ
酸が約５：１の割合のフッ酸でウエットエッチング（約
３０秒）を行い、アルミニウムなどで構成される剥離層
４６をエッチング除去し、その上に位置するカソード形
成層４８をリフトオフ除去する。カソード孔４４内に
は、均一形状および高さのマイクロカソード２０が残
る。Then, as shown in FIG. 3G, wet etching (about 30 seconds) is performed with hydrofluoric acid at a ratio of water: hydrofluoric acid of about 5: 1, and the peeling layer 46 made of aluminum or the like is used. Are removed by etching, and the cathode forming layer 48 located thereon is lifted off. In the cathode hole 44, the microcathode 20 having a uniform shape and height remains.
【００４９】その後は、基板３０の上に、蛍光体膜が形
成された透明基板または透明導電膜が形成された透明基
板などを真空状態で張り合せて、ＦＥＤまたは撮像素子
が形成される。第３実施例 本実施例では、タングステンシリサイド膜３６およびポ
リシリコン膜３４をエッチング加工する際のエッチング
ガスとして、ＨＢｒとＳＦ6 との混合ガスを用いること
なく、Ｃｌ2 およびＯ2 系の混合ガスを用い、その際の
基板温度を０℃以下、好ましくは約−１０℃にして、側
壁保護膜４２を堆積させる以外は実施例１と同様にして
マイクロカソードを作製する。基板温度を低く設定する
ことで、通常のエッチングガスを用いても、所望の膜厚
の側壁保護膜４２をレジスト膜３８の側壁に形成するこ
とができる。After that, on the substrate 30, a transparent substrate having a phosphor film formed thereon or a transparent substrate having a transparent conductive film formed thereon is laminated in a vacuum state to form an FED or an image pickup device. Third Embodiment In this embodiment, as a gas for etching the tungsten silicide film 36 and the polysilicon film 34, a mixed gas of Cl 2 and O 2 is used without using a mixed gas of HBr and SF 6. Is used, and the substrate temperature at that time is set to 0 ° C. or lower, preferably about −10 ° C., and a microcathode is manufactured in the same manner as in Example 1 except that the sidewall protective film 42 is deposited. By setting the substrate temperature low, the side wall protective film 42 having a desired film thickness can be formed on the side wall of the resist film 38 even with a normal etching gas.
【００５０】本実施例での側壁保護膜４２の主成分は、
ＷＣｌx であり、ＷＯx Ｃｌy およびＳｉＯx なども含
む。第４実施例 本実施例では、タングステンシリサイド膜３６およびポ
リシリコン膜３４をエッチング加工する際のエッチング
ガスとして、ＨＢｒとＳＦ6 との混合ガスを用いること
なく、Ｃｌ2 およびＯ2 系のエッチングガスにＳｉＣｌ
4 を含む混合ガス用いて、側壁保護膜４２を堆積させる
以外は実施例１と同様にしてマイクロカソードを作製す
る。ＳｉＣｌ4 などのシリコン化合物系のガスを用いる
ことで、所望の膜厚の側壁保護膜４２をレジスト膜３８
の側壁に形成することができる。The main component of the side wall protective film 42 in this embodiment is
WCl x , and also includes WO x Cl y and SiO x . Fourth Embodiment In the present embodiment, the etching gas for etching the tungsten silicide film 36 and the polysilicon film 34 does not use a mixed gas of HBr and SF 6, and a Cl 2 and O 2 based etching gas is used. SiCl
A microcathode is produced in the same manner as in Example 1 except that the sidewall protective film 42 is deposited using a mixed gas containing 4 . By using a silicon compound-based gas such as SiCl 4, the sidewall protection film 42 having a desired film thickness is formed on the resist film 38.
Can be formed on the side wall of the.
【００５１】本実施例での側壁保護膜４２の主成分は、
シリコン堆積物であり、ＷＣｌx 、ＷＯx Ｃｌy および
ＳｉＯx なども含む。なお、本発明は、上述した実施例
に限定されるものではなく、本発明の範囲内で種々に改
変することができる。The main component of the side wall protective film 42 in this embodiment is
It is a silicon deposit and also includes WCl x , WO x Cl y, SiO x, and the like. The present invention is not limited to the above-mentioned embodiments, but can be modified in various ways within the scope of the present invention.
【００５２】[0052]
【発明の効果】以上説明してきたように、本発明によれ
ば、タングステンシリサイド膜などで構成される導電層
の形状異常に起因する不良を発生することなく、均一な
形状および高さのマイクロカソードを安定して形成する
ことができる。このマイクロカソードを用いたデバイス
は、フラットディスプレイなどに使用するＦＥＤ、ある
いは撮像素子などとして好適に利用される。As described above, according to the present invention, a microcathode having a uniform shape and height can be formed without causing a defect due to an abnormal shape of a conductive layer formed of a tungsten silicide film or the like. Can be stably formed. A device using this microcathode is suitably used as an FED used for a flat display or the like, or an image pickup device.
【図１】図１（Ａ）〜（Ｆ）は本発明の第１実施例に係
るマイクロカソードの製造方法を示す要部断面図であ
る。FIG. 1A to FIG. 1F are cross-sectional views of a main part showing a method of manufacturing a microcathode according to a first embodiment of the present invention.
【図２】図２（Ｇ），（Ｈ）は図１に示す工程の続きの
工程を示す要部断面図である。2 (G) and 2 (H) are cross-sectional views of essential parts showing a step that follows the step shown in FIG.
【図３】図３（Ａ）〜（Ｇ）は本発明の第２実施例に係
るマイクロカソードの製造方法を示す要部断面図であ
る。3 (A) to 3 (G) are cross-sectional views of relevant parts showing a method of manufacturing a microcathode according to a second embodiment of the present invention.
【図４】図４（Ａ）〜（Ｇ）は従来例に係るマイクロカ
ソードの製造方法を示す要部断面図である。FIGS. 4A to 4G are cross-sectional views of relevant parts showing a method of manufacturing a microcathode according to a conventional example.
３０… 半導体基板 ３２… 絶縁層 ３４… ポリシリコン膜 ３５… 導電層 ３６… タングステンシリサイド膜 ３８… レジスト膜 ４０… 開口部 ４２，４２ａ… 側壁保護膜 ４４… カソード孔 ４６… 剥離層 ４８… カソード形成層 ５０… マイクロカソード 30 ... Semiconductor substrate 32 ... Insulating layer 34 ... Polysilicon film 35 ... Conductive layer 36 ... Tungsten silicide film 38 ... Resist film 40 ... Openings 42, 42a ... Side wall protective film 44 ... Cathode hole 46 ... Peeling layer 48 ... Cathode forming layer 50 ... Micro cathode
Claims (6)
成膜する工程と、 上記導電層の上に、レジスト膜を形成する工程と、 カソード孔が形成される予定の所定パターンで上記レジ
スト膜をパターン加工する工程と、 上記所定パターンのレジスト膜の側壁に、側壁保護膜が
形成される条件で、上記レジスト膜をマスクとして、少
なくとも上記導電層の一部をパターン加工する工程と、 上記レジスト膜をマスクとしてパターン加工を行い、上
記絶縁層にカソード孔を形成する工程と、 上記絶縁層に形成されたカソード孔内に、マイクロカソ
ードを形成する工程とを有する電界放出型マイクロカソ
ードの製造方法。1. A step of forming an insulating layer and then a conductive layer on a surface of a substrate, a step of forming a resist film on the conductive layer, and a predetermined pattern in which a cathode hole is to be formed. A step of patterning a resist film, and a step of patterning at least a part of the conductive layer using the resist film as a mask under the condition that a side wall protective film is formed on the side wall of the resist film having the predetermined pattern, A field emission type microcathode having a step of patterning using the resist film as a mask to form a cathode hole in the insulating layer and a step of forming a microcathode in the cathode hole formed in the insulating layer. Production method.
０．０５μm である請求項１に記載の電界放出型マイク
ロカソードの製造方法。2. The thickness of the sidewall protection film is 0.02 to
The method for producing a field emission type microcathode according to claim 1, wherein the thickness is 0.05 μm.
る元素と、上記導電層をパターン加工するために用いる
エッチングガスに含まれるハロゲン元素との化合物を少
なくとも含む請求項１または２に記載の電界放出型マイ
クロカソードの製造方法。3. The sidewall protection film according to claim 1, wherein the sidewall protection film contains at least a compound of an element forming the conductive layer and a halogen element contained in an etching gas used for patterning the conductive layer. Method for manufacturing field emission type micro cathode.
いるエッチングガスとして、硫黄化合物を少なくとも含
むガスを用い、上記側壁保護膜として硫黄を含む堆積物
を用いる請求項１または２に記載の電界放出型マイクロ
カソード。4. The field emission according to claim 1, wherein a gas containing at least a sulfur compound is used as an etching gas used for patterning the conductive layer, and a deposit containing sulfur is used as the sidewall protection film. Type micro cathode.
いるエッチングガスとして、塩素と酸素とを含むガスを
用い、エッチング時の基板温度を、０℃以下にする請求
項１または２に記載の電界放出型マイクロカソード。5. The electric field according to claim 1, wherein a gas containing chlorine and oxygen is used as an etching gas used for patterning the conductive layer, and a substrate temperature during etching is 0 ° C. or lower. Emissive microcathode.
いるエッチングガスとして、珪素化合物ガスを含むガス
を用いる請求項１または２に記載の電界放出型マイクロ
カソード。6. The field emission type microcathode according to claim 1, wherein a gas containing a silicon compound gas is used as an etching gas used for patterning the conductive layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12397094A JPH07335119A (en) | 1994-06-06 | 1994-06-06 | Manufacture of field emission micro-cathode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12397094A JPH07335119A (en) | 1994-06-06 | 1994-06-06 | Manufacture of field emission micro-cathode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335119A true JPH07335119A (en) | 1995-12-22 |
Family
ID=14873826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12397094A Pending JPH07335119A (en) | 1994-06-06 | 1994-06-06 | Manufacture of field emission micro-cathode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335119A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990043613A (en) * | 1997-11-29 | 1999-06-15 | 김영남 | Printing method of flat panel element |
-
1994
- 1994-06-06 JP JP12397094A patent/JPH07335119A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990043613A (en) * | 1997-11-29 | 1999-06-15 | 김영남 | Printing method of flat panel element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508124B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| US6545407B1 (en) | Electron emission apparatus | |
| US6582982B2 (en) | Composition for wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| US6946681B2 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| US5656525A (en) | Method of manufacturing high aspect-ratio field emitters for flat panel displays | |
| US6953701B2 (en) | Process for sharpening tapered silicon structures | |
| US7268480B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| JP2002025426A (en) | Filed emission display element and its manufacturing method | |
| US5496200A (en) | Sealed vacuum electronic devices | |
| JPH07335119A (en) | Manufacture of field emission micro-cathode | |
| JP2001143608A (en) | Method of forming carbon thin film, method of fabricating cold cathode field emission element, and method of manufacturing image display using it | |
| US6824698B2 (en) | Uniform emitter array for display devices, etch mask for the same, and methods for making the same | |
| JPH07326286A (en) | Manufacture of field emission type microcathode | |
| US7088037B2 (en) | Field emission display device | |
| JPH08306327A (en) | Plane display device | |
| KR100257568B1 (en) | Method for a field emitter array of a field emission display | |
| JPH07335120A (en) | Manufacture of field emission micro-cathode | |
| KR100282261B1 (en) | Field emission cathode array and its manufacturing method | |
| KR100262199B1 (en) | Field emission cathode and preparation method thereof | |
| JPH08162008A (en) | Manufacture of field emission-type micro-cathode | |
| JPH0613355A (en) | Semiconductor device and manufacturing method thereof | |
| JPH10270703A (en) | Liquid crystal display device and manufacture thereof | |
| JPH0613354A (en) | Semiconductor device and manufacturing method thereof | |
| JPH04282530A (en) | Patterning method | |
| JP2000340101A (en) | Manufacture of cold-cathode filed electron emitting element, cold-cathode filed electron emitting element, and display device |