JPH07333654A - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display deviceInfo
- Publication number
- JPH07333654A JPH07333654A JP15271094A JP15271094A JPH07333654A JP H07333654 A JPH07333654 A JP H07333654A JP 15271094 A JP15271094 A JP 15271094A JP 15271094 A JP15271094 A JP 15271094A JP H07333654 A JPH07333654 A JP H07333654A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- effective display
- electrode
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 61
- 239000011159 matrix material Substances 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 abstract 3
- 238000005070 sampling Methods 0.000 description 19
- 210000002858 crystal cell Anatomy 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 230000006378 damage Effects 0.000 description 10
- 230000035882 stress Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示装置に関する。より詳しくは、表示に寄与す
る実画素に加えて設けられたダミー画素の構造に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device. More specifically, it relates to the structure of dummy pixels provided in addition to the actual pixels that contribute to display.
【0002】[0002]
【従来の技術】図8を参照して従来のアクティブマトリ
クス型液晶表示装置の構成を簡潔に説明する。この型の
表示装置は駆動基板と対向基板と両者の間に保持された
液晶とを備えたパネル構造を有する。パネル構造は平面
的に見て、外部から視認可能な中央の有効表示部101
と、外部から遮閉された周辺の非有効表示部102とに
分かれている。図では理解を容易にする為、有効表示部
101に薄く網掛けを付けている。駆動基板は有効表示
部101と非有効表示部102の両方に渡って行状のゲ
ートラインX及び列状の信号ラインYを備えており、両
者の各交差部に画素領域を規定する。図では模式的に、
有効表示部101に9個の画素領域が含まれ、非有効表
示部102に16個の画素領域が含まれている。有効表
示部101に属する個々の画素領域には画素電極とこれ
を駆動する能動素子とが形成され、表示に寄与する実画
素103を構成する。この例では能動素子が薄膜トラン
ジスタTrからなる。画素電極と対向基板側に形成され
た対向電極104との間に微小な液晶セルLCが設けら
れる。この液晶セルLCと並列に保持容量Csも形成さ
れている。2. Description of the Related Art The structure of a conventional active matrix type liquid crystal display device will be briefly described with reference to FIG. This type of display device has a panel structure including a drive substrate, a counter substrate, and liquid crystal held between the two. The panel structure has a central effective display portion 101 which is visible from the outside when viewed in plan.
And a peripheral ineffective display portion 102 that is shielded from the outside. In the figure, the effective display portion 101 is thinly shaded for easy understanding. The drive substrate has row-shaped gate lines X and column-shaped signal lines Y extending over both the effective display portion 101 and the ineffective display portion 102, and defines a pixel region at each intersection of both. In the figure,
The effective display area 101 includes 9 pixel areas, and the ineffective display area 102 includes 16 pixel areas. A pixel electrode and an active element for driving the pixel electrode are formed in each pixel region belonging to the effective display portion 101 to form an actual pixel 103 that contributes to display. In this example, the active element is a thin film transistor Tr. A minute liquid crystal cell LC is provided between the pixel electrode and the counter electrode 104 formed on the counter substrate side. A storage capacitor Cs is also formed in parallel with the liquid crystal cell LC.
【0003】非有効表示部102に属する個々の画素領
域にも同様に画素電極と能動素子が形成され、表示に寄
与しないダミー画素105を構成する。図示する様に、
ダミー画素105は実画素103と同一の構成を有して
おり、薄膜トランジスタTr、液晶セルLC、保持容量
Csを備えている。以上の説明から理解される様に、一
般にアクティブマトリクス型液晶表示装置においては総
画素数と有効画素数(実画素数)が異なる。つまり、有
効表示部の周辺に表示されない画素が存在し、上述した
様にダミー画素と呼ばれている。このダミー画素の役割
として先ずダメージ対策が挙げられる。アクティブマト
リクス型液晶表示装置では個々の画素領域に薄膜トラン
ジスタ等の能動素子が設けられ、これを開閉制御して液
晶セルを駆動するものである。即ち、実際には数十万個
〜数百万個に及ぶ画素の個数だけ薄膜トランジスタ等の
能動素子が存在している為、欠陥画素の皆無な液晶表示
装置を作成する事はプロセス上極めて困難である。欠陥
画素の原因としては、静電気やプロセス上のダメージあ
るいはノイズによる薄膜トランジスタ故障が挙げられ、
特にパネル構造の周辺部分で欠陥が多発している。そこ
で、有効表示部の周辺にダミー画素を設け外部からの静
電気ストレス等を吸収し、内部に欠陥画素を作らない対
策がとられている。Similarly, a pixel electrode and an active element are formed in each pixel region belonging to the ineffective display section 102 to form a dummy pixel 105 which does not contribute to display. As shown,
The dummy pixel 105 has the same configuration as the actual pixel 103, and includes a thin film transistor Tr, a liquid crystal cell LC, and a storage capacitor Cs. As can be understood from the above description, the total number of pixels and the number of effective pixels (the number of actual pixels) are generally different in an active matrix liquid crystal display device. That is, there are pixels that are not displayed around the effective display portion and are called dummy pixels as described above. The role of the dummy pixel is first to take measures against damage. In the active matrix type liquid crystal display device, an active element such as a thin film transistor is provided in each pixel region, and opening / closing of the active element is controlled to drive a liquid crystal cell. That is, since there are actually active elements such as thin film transistors as many as hundreds of thousands to millions of pixels, it is extremely difficult in process to create a liquid crystal display device having no defective pixels. is there. Causes of defective pixels include thin film transistor failure due to static electricity, process damage or noise,
In particular, defects frequently occur in the peripheral portion of the panel structure. Therefore, measures have been taken to provide dummy pixels around the effective display area to absorb electrostatic stress from the outside and not to create defective pixels inside.
【0004】ダミー画素は画質向上対策としても採用さ
れている。信号ラインは薄膜トランジスタの充放電に起
因してカップリングを受ける事があり電位揺れが生じ
る。この電位揺れが一水平期間中均一でない為、画質が
悪くなってしまう。例えば、複数の信号ラインを同時に
選択しながら順次シフトする方法では、画面の水平走査
方向終端部に帯状欠陥が発生する。この帯状欠陥は水平
走査の終端側でサンプリングパルスのオーバーラッピン
グが解除され、駆動条件が他の正常な部分と異なるとい
う事に起因する。そこで、薄膜トランジスタの充放電電
流に起因する信号ラインの電位揺れを均一化する為、水
平走査方向終端部でさらにダミー画素を数個駆動させて
画質向上を図っている。Dummy pixels are also used as a measure for improving image quality. The signal line may be subjected to coupling due to charging / discharging of the thin film transistor, causing potential fluctuation. Since this potential fluctuation is not uniform during one horizontal period, the image quality deteriorates. For example, in the method of sequentially shifting while selecting a plurality of signal lines at the same time, a band-shaped defect occurs at the end portion of the screen in the horizontal scanning direction. This band-shaped defect is caused by the fact that the overlapping of sampling pulses is canceled on the terminal side of horizontal scanning and the driving condition is different from that of other normal parts. Therefore, in order to equalize the potential fluctuation of the signal line due to the charge / discharge current of the thin film transistor, several dummy pixels are further driven at the end portion in the horizontal scanning direction to improve the image quality.
【0005】[0005]
【発明が解決しようとする課題】図9に示す様に、中央
の有効表示部101には実画素103が集積形成されて
おり、周辺の非有効表示部102にはダミー画素105
が集積形成されている。従来、実画素103とダミー画
素105は同一の構成を有しており、能動素子や画素電
極を含んでいる。なお、非有効表示部102に含まれる
ダミー画素105はブラックマスク等で外部から遮閉さ
れている。外部から加わる静電ダメージ等は全て周辺の
ダミー画素105により吸収され、内部の実画素103
の故障を防止している。しかしながら、非有効表示部1
02に生じた欠陥画素106はその画素電位が不安定な
状態になり、液晶セルにDC成分が印加される。これに
より液晶がダメージを受ける事が多い。液晶にDC成分
等が持続的に印加されるとダメージ部分107が欠陥画
素106の領域を超えて周辺に拡大し、有効表示部10
1に侵入する場合があり、画質を損なっているのが実状
である。As shown in FIG. 9, a real pixel 103 is integratedly formed in a central effective display portion 101, and a dummy pixel 105 is formed in a peripheral non-effective display portion 102.
Are formed in an integrated manner. Conventionally, the real pixel 103 and the dummy pixel 105 have the same configuration and include an active element and a pixel electrode. The dummy pixels 105 included in the ineffective display portion 102 are shielded from the outside by a black mask or the like. The electrostatic damage and the like applied from the outside are all absorbed by the peripheral dummy pixels 105, and the actual pixels 103 inside
To prevent the breakdown. However, the ineffective display unit 1
In the defective pixel 106 generated in 02, the pixel potential becomes unstable, and the DC component is applied to the liquid crystal cell. This often damages the liquid crystal. When a DC component or the like is continuously applied to the liquid crystal, the damaged portion 107 expands beyond the area of the defective pixel 106 to the periphery and the effective display portion 10 is displayed.
1 may be invaded and the image quality is impaired.
【0006】図10を参照して他の解決すべき課題を説
明する。前述した様に、ダミー画素は信号ラインの電位
揺れに起因する帯状欠陥を抑制する為にも用いられてお
り、図10にその例を示している。即ち、中央有効表示
部201の両端に、左側非有効表示部202及び右側非
有効表示部203を設け、夫々ダミー画素を配置してい
る。この例では液晶表示装置が左右反転表示可能な構成
を有しており、水平走査が左右双方向に行なわれる為、
中央有効表示部201の両側に非有効表示部202,2
03を設けている。図示する様に、正転表示では左側か
ら右側に向って水平走査が行なわれ、実際の動作範囲は
中央有効表示部201から右側非有効表示部203を含
む。左方水平走査の終端部にダミー画素が位置する為従
来問題となっていた帯状欠陥を除去できる。しかしなが
ら、左側非有効表示部202は動作範囲から除かれる
為、画素電位が不安定になる。これにより液晶の配向等
が乱れ、ダメージ部204が周辺に拡大し、中央有効表
示部201にまで侵入するという課題がある。Another problem to be solved will be described with reference to FIG. As described above, the dummy pixel is also used to suppress the band-shaped defect due to the potential fluctuation of the signal line, and an example thereof is shown in FIG. That is, the left non-effective display section 202 and the right non-effective display section 203 are provided at both ends of the central effective display section 201, and dummy pixels are arranged respectively. In this example, the liquid crystal display device has a configuration capable of left-right inverted display, and since horizontal scanning is performed bidirectionally,
The non-effective display portions 202 and 2 are provided on both sides of the central effective display portion 201.
03 is provided. As shown in the figure, in the normal display, horizontal scanning is performed from the left side to the right side, and the actual operation range includes the central effective display section 201 to the right ineffective display section 203. Since the dummy pixel is located at the end portion of the left horizontal scanning, the band-shaped defect, which has been a problem in the past, can be removed. However, the left non-effective display section 202 is excluded from the operation range, so that the pixel potential becomes unstable. As a result, the orientation of the liquid crystal is disturbed, and the damaged portion 204 expands to the periphery and enters the central effective display portion 201.
【0007】図11は、図10と逆に左右反転表示を行
なった場合を表わしている。この時には水平走査が右側
から左側に向って行なわれ、動作範囲には中央有効表示
部201と左側非有効表示部202が含まれ、右側非有
効表示部203は動作範囲から除かれる。従って、右側
非有効表示部203に含まれるダミー画素も不安定な状
態になり、液晶の配向等が乱れダメージ部204が中央
有効表示部201に侵入して画質を損なう。FIG. 11 shows a case in which left-right reversal display is performed contrary to FIG. At this time, horizontal scanning is performed from the right side to the left side, the operation range includes the central effective display section 201 and the left ineffective display section 202, and the right ineffective display section 203 is excluded from the operation range. Therefore, the dummy pixels included in the right non-effective display section 203 are also in an unstable state, the alignment of the liquid crystal is disturbed, and the damage section 204 enters the central effective display section 201 to deteriorate the image quality.
【0008】[0008]
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はダミー画素の故障あるいは一時的な
動作停止に伴なう液晶のダメージを防止する事を目的と
する。かかる目的を達成する為に以下の手段を講じた。
即ち、本発明にかかるアクティブマトリクス型液晶表示
装置は基本的な構成として、駆動基板と対向基板と両者
の間に保持された液晶とを備えたパネル構造を有し、外
部から視認可能な有効表示部と外部から遮閉された周辺
の非有効表示部とを有する。前記駆動基板は有効表示部
と非有効表示部の両方に渡って行状のゲートライン及び
列状の信号ラインを備え、両者の各交差部に画素領域を
規定する。本発明の特徴事項として、有効表示部に属す
る個々の画素領域には画素電極とこれを駆動する能動素
子とが形成され表示に寄与する実画素を構成する一方、
非有効表示部に属する個々の画素領域には画素電極を欠
いた状態で能動素子が形成され表示に寄与しないダミー
画素を構成する。SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, an object of the present invention is to prevent damage to the liquid crystal due to a failure of a dummy pixel or a temporary stop of operation. The following measures have been taken in order to achieve this object.
That is, the active matrix type liquid crystal display device according to the present invention has, as a basic configuration, a panel structure including a driving substrate, a counter substrate, and liquid crystal held between the two, and an effective display visible from the outside. And a peripheral non-effective display portion shielded from the outside. The driving substrate includes row-shaped gate lines and column-shaped signal lines extending over both the effective display portion and the non-effective display portion, and defines pixel regions at respective intersections of the both. As a feature of the present invention, a pixel electrode and an active element for driving the pixel electrode are formed in each pixel region belonging to the effective display portion to form an actual pixel that contributes to display,
In each pixel region belonging to the non-effective display portion, an active element is formed in a state of lacking a pixel electrode to form a dummy pixel that does not contribute to display.
【0009】具体化された発明では、前記能動素子はゲ
ート電極、ソース電極及びドレイン電極を備えた薄膜ト
ランジスタからなる。実画素に組み込まれた能動素子で
はゲート電極がゲートラインに接続され、ソース電極が
信号ラインに接続され、ドレイン電極が画素電極に接続
される。一方、ダミー画素に組み込まれた能動素子で
は、ゲート電極がゲートラインに接続され、ソース電極
が信号ラインに接続され、ドレイン電極がオープン状態
にある。好ましくは、前記非有効表示部は中央に位置す
る有効表示部を囲む様に上下左右四方向に設けられてい
る。かかる非有効表示部に設けられたダミー画素は少な
くとも外部の静電ストレスから内部の実画素を保護する
機能を有する。あるいは、前記非有効表示部は少なくと
も有効表示部の左右両側に設けられている。かかる非有
効表示部に設けられたダミー画素は少なくとも実画素の
動作の不均一化を防止する機能を有する。In the materialized invention, the active element comprises a thin film transistor having a gate electrode, a source electrode and a drain electrode. In the active element incorporated in the actual pixel, the gate electrode is connected to the gate line, the source electrode is connected to the signal line, and the drain electrode is connected to the pixel electrode. On the other hand, in the active element incorporated in the dummy pixel, the gate electrode is connected to the gate line, the source electrode is connected to the signal line, and the drain electrode is in an open state. Preferably, the non-effective display portion is provided in four directions, vertically and horizontally, so as to surround the effective display portion located at the center. The dummy pixel provided in the non-effective display section has a function of protecting at least an internal real pixel from an external electrostatic stress. Alternatively, the non-effective display section is provided at least on both left and right sides of the effective display section. The dummy pixel provided in the non-effective display section has a function of preventing at least nonuniform operation of the actual pixel.
【0010】[0010]
【作用】本発明によれば、実画素には画素電極とこれを
駆動する能動素子とが形成される一方、ダミー画素には
画素電極を欠いた状態で能動素子のみが形成される。ダ
ミー画素には能動素子が含まれる為、外部から加わる静
電ストレスを吸収する事が可能であり、それ自身が故障
する代わり内部の実画素に組み込まれた能動素子の静電
破壊を未然に防止できる。又、実画素と同様に駆動可能
である為、水平走査方向の終端部に位置した場合実画素
の動作条件の均一化に寄与できる。即ち、実画素と同等
の負荷として機能する。但し、能動素子を備える一方画
素電極を欠いている。従って、静電ダメージ等を受けて
ダミー画素の能動素子が故障した場合、液晶にDC成分
等が印加する惧れがなく画質が乱されない。又、駆動条
件等によってダミー画素が動作停止状態におかれた場合
でも画素電極を欠いている為液晶にDC成分等が印加さ
れず画質を損なう惧れがない。According to the present invention, the pixel electrode and the active element for driving the pixel electrode are formed in the actual pixel, while only the active element is formed in the dummy pixel without the pixel electrode. Since the dummy pixel contains an active element, it is possible to absorb electrostatic stress applied from the outside, and instead of itself breaking down, electrostatic breakdown of the active element incorporated in the actual pixel inside is prevented beforehand. it can. Further, since it can be driven like an actual pixel, it can contribute to making the operating conditions of the actual pixel uniform when it is located at the end portion in the horizontal scanning direction. That is, it functions as a load equivalent to a real pixel. However, while the active element is provided, the pixel electrode is lacking. Therefore, when the active element of the dummy pixel fails due to electrostatic damage or the like, there is no fear that the DC component or the like is applied to the liquid crystal, and the image quality is not disturbed. Further, even if the dummy pixel is placed in an operation stop state due to driving conditions or the like, since the pixel electrode is lacking, the DC component or the like is not applied to the liquid crystal, and there is no fear of impairing the image quality.
【0011】[0011]
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるアクティブマト
リクス型液晶表示装置の第一実施例を示す模式的な平面
図である。本表示装置は駆動基板と対向基板と両者の間
に保持された液晶とを備えたパネル構造を有し、平面的
に見て外部から視認可能な有効表示部1と、外部からブ
ラックマスク等によって遮閉された周辺の非有効表示部
2とを有する。駆動基板は有効表示部1と非有効表示部
2の両方に渡って行状のゲートラインX及び列状の信号
ラインYを備え、両者の各交差部に画素領域を規定して
いる。模式的な本例では有効表示部1に9個の画素領域
が含まれ、非有効表示部2に含まれる16個の画素領域
と区別する為に網掛けを付けている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic plan view showing a first embodiment of an active matrix type liquid crystal display device according to the present invention. The display device has a panel structure including a drive substrate, a counter substrate, and liquid crystal held between the drive substrate and the counter substrate. It has a non-effective display portion 2 in the periphery. The drive substrate has row-shaped gate lines X and column-shaped signal lines Y extending over both the effective display portion 1 and the ineffective display portion 2, and defines a pixel region at each intersection thereof. In this schematic example, the effective display area 1 includes 9 pixel areas, and is shaded to distinguish it from the 16 pixel areas included in the ineffective display area 2.
【0012】有効表示部1に属する個々の画素領域には
画素電極とこれを駆動する能動素子とが形成され、表示
に寄与する実画素3を構成する。本例では能動素子がゲ
ート電極、ソース電極及びドレイン電極を備えた薄膜ト
ランジスタTrからなる。又画素電極は対向基板上に形
成された対向電極4との間に液晶を保持して微小な液晶
セルLCを構成する。加えて本例では液晶セルLCと並
列に保持容量Csも形成されている。薄膜トランジスタ
Trのゲート電極はゲートラインXに接続され、ソース
電極は信号ラインYに接続され、ドレイン電極は画素電
極に接続される。ドレイン電極はさらに保持容量Csの
一方の電極に接続される。保持容量Csの他方の電極は
例えば対向電極4と同電位に保持される補助ラインに接
続される。図示の等価回路上では対向電極4と補助ライ
ンを模式的に同一の線で表わしている。但し本発明はこ
れに限られるものではなく保持容量Csの他方の電極は
専用の補助ラインかあるいは前段のゲートラインに接続
する様にしても良い。A pixel electrode and an active element for driving the pixel electrode are formed in each pixel region belonging to the effective display portion 1 to form an actual pixel 3 that contributes to display. In this example, the active element is a thin film transistor Tr having a gate electrode, a source electrode and a drain electrode. The pixel electrode holds liquid crystal between itself and the counter electrode 4 formed on the counter substrate to form a minute liquid crystal cell LC. In addition, in this example, a storage capacitor Cs is also formed in parallel with the liquid crystal cell LC. The thin film transistor Tr has a gate electrode connected to the gate line X, a source electrode connected to the signal line Y, and a drain electrode connected to the pixel electrode. The drain electrode is further connected to one electrode of the storage capacitor Cs. The other electrode of the storage capacitor Cs is connected to, for example, an auxiliary line held at the same potential as the counter electrode 4. On the equivalent circuit shown, the counter electrode 4 and the auxiliary line are schematically represented by the same line. However, the present invention is not limited to this, and the other electrode of the storage capacitor Cs may be connected to a dedicated auxiliary line or a preceding gate line.
【0013】一方、非有効表示部2に属する個々の画素
領域には画素電極を欠いた状態で能動素子が形成され、
表示に寄与しないダミー画素5を構成する。具体的には
画素電極を除いて実画素と同一構成であり、薄膜トラン
ジスタTrと保持容量Csとを備えている。画素電極を
欠く為微小な液晶セルLCが存在しない点で実画素3と
異なる。但しダミー画素5に組み込まれた薄膜トランジ
スタTrは実画素3に組み込まれた薄膜トランジスタT
rと同様に駆動される。即ち、ダミー画素の薄膜トラン
ジスタTrはゲート電極がゲートラインXに接続され、
ソース電極が信号ラインYに接続され、ドレイン電極の
みがオープン状態にある。On the other hand, active elements are formed in the individual pixel regions belonging to the ineffective display section 2 in the state where the pixel electrodes are lacking,
The dummy pixel 5 that does not contribute to the display is formed. Specifically, it has the same configuration as the actual pixel except for the pixel electrode, and includes a thin film transistor Tr and a storage capacitor Cs. This is different from the actual pixel 3 in that a minute liquid crystal cell LC does not exist because it lacks a pixel electrode. However, the thin film transistor Tr incorporated in the dummy pixel 5 is the thin film transistor T incorporated in the actual pixel 3.
It is driven in the same way as r. That is, the gate electrode of the thin film transistor Tr of the dummy pixel is connected to the gate line X,
The source electrode is connected to the signal line Y, and only the drain electrode is open.
【0014】本実施例では非有効表示部2は中央に位置
する有効表示部1を囲む様に上下左右四方向に設けら
れ、ダミー画素5は少なくとも外部の静電ストレスから
内部の実画素3を保護する機能を有する。In this embodiment, the non-effective display portion 2 is provided in four directions in the vertical and horizontal directions so as to surround the effective display portion 1 located at the center, and the dummy pixels 5 are arranged so that at least the internal real pixels 3 are prevented from external electrostatic stress. Has a function to protect.
【0015】図2は1個の実画素3の模式的な断面構造
を表わしている。図示する様に、下側の駆動基板6と上
側の対向基板7との間に液晶8が保持されたパネル構造
を有する。対向基板7の内表面には対向電極4が全面的
に形成されている。一方駆動基板6の内表面には薄膜ト
ランジスタTrと保持容量Csとが形成されている。薄
膜トランジスタTrは多結晶シリコン等からなる半導体
薄膜9を素子領域としており、その上にゲート絶縁膜1
0を介してゲート電極Gが所定の形状にパタニング形成
されている。なおゲート電極GはゲートラインX(図示
せず)に接続している。又、半導体薄膜9の上にはゲー
ト絶縁膜10を介して追加の電極11も形成されてお
り、前述した保持容量Csを構成する。なお追加の電極
11は補助ライン(図示せず)に接続されている。かか
る構成を有する薄膜トランジスタTr及び保持容量Cs
は第一層間絶縁膜12により被覆されている。その上に
は信号ラインYがパタニング形成されており、コンタク
トホールを介して薄膜トランジスタTrのソース領域S
に接続している。信号ラインYの表面は第二層間絶縁膜
13により被覆され、その上に画素電極14がパタニン
グ形成される。画素電極14はITO等の透明導電膜か
らなり、薄膜トランジスタTrのドレイン領域Dにコン
タクトホールを介して電気接続している。画素電極14
と対向電極4との間に保持された液晶8により上述した
微細な液晶セルLCが形成される。FIG. 2 shows a schematic sectional structure of one real pixel 3. As shown in the figure, it has a panel structure in which a liquid crystal 8 is held between a lower drive substrate 6 and an upper counter substrate 7. The counter electrode 4 is entirely formed on the inner surface of the counter substrate 7. On the other hand, a thin film transistor Tr and a storage capacitor Cs are formed on the inner surface of the drive substrate 6. The thin film transistor Tr has a semiconductor thin film 9 made of polycrystalline silicon or the like as an element region, on which the gate insulating film 1 is formed.
The gate electrode G is formed in a predetermined shape by patterning 0. The gate electrode G is connected to the gate line X (not shown). Further, an additional electrode 11 is also formed on the semiconductor thin film 9 via the gate insulating film 10 to form the storage capacitor Cs described above. The additional electrode 11 is connected to an auxiliary line (not shown). The thin film transistor Tr and the storage capacitor Cs having such a configuration
Are covered with the first interlayer insulating film 12. A signal line Y is patterned on the source line S of the thin film transistor Tr through a contact hole.
Connected to. The surface of the signal line Y is covered with the second interlayer insulating film 13, and the pixel electrode 14 is pattern-formed thereon. The pixel electrode 14 is made of a transparent conductive film such as ITO and is electrically connected to the drain region D of the thin film transistor Tr through a contact hole. Pixel electrode 14
The above-mentioned fine liquid crystal cell LC is formed by the liquid crystal 8 held between the counter electrode 4 and the counter electrode 4.
【0016】図3は図1に示したアクティブマトリクス
型液晶表示装置の動作説明に供する波形図である。本表
示装置はフィールド反転駆動を採用している。即ち、外
部から供給される映像信号は1フィールド(1F)毎に
極性が反転しており、これをサンプリングした信号ライ
ンの電位も、1F毎に対向電極電位Vcomを中心とし
て極性が反転している。これと同期してゲートラインY
には1F毎にゲートパルスが印加され、能動素子である
薄膜トランジスタTrが開閉制御され、信号ラインにサ
ンプリングホールドされた映像信号を画素電極に書き込
む。従って、能動素子が正常に動作する限り実画素の液
晶セルに印加される電位(以下画素電位という)はVc
omを中心にして1F毎に極性が切り換わる。しかしな
がら能動素子の故障等異常が発生すると、画素電位はV
comに対して偏ったレベルとなり、DC成分が液晶に
印加され続け、配向の乱れ等ダメージが生じる。FIG. 3 is a waveform diagram for explaining the operation of the active matrix type liquid crystal display device shown in FIG. This display device employs field inversion drive. That is, the polarity of the video signal supplied from the outside is inverted every field (1F), and the potential of the signal line sampled from this is also inverted every 1F with the counter electrode potential Vcom as the center. . In synchronization with this, the gate line Y
, A gate pulse is applied every 1 F to open / close the thin film transistor Tr which is an active element, and the video signal sampled and held in the signal line is written in the pixel electrode. Therefore, the potential applied to the liquid crystal cell of the actual pixel (hereinafter referred to as the pixel potential) is Vc as long as the active element operates normally.
The polarity switches every 1F centering on om. However, when an abnormality such as a failure of the active element occurs, the pixel potential becomes V
The level becomes biased with respect to com, the DC component is continuously applied to the liquid crystal, and damage such as alignment disorder occurs.
【0017】この点に鑑み、本発明では図1に示す様に
実画素3を囲んでダミー画素5を配置しており、外部か
らの静電ストレス等により内部の実画素に含まれる能動
素子の故障や破壊を防いでいる。しかしながら、ダミー
画素については静電ストレスにより故障の生じる確率が
高くなり、従来の構成では画素電極を介してDC成分が
印加される事になり、液晶ダメージが拡散した場合有効
表示部に侵入する惧れがある。この点に鑑み本発明では
ダミー画素の構成を実画素と異なる様にしており、図4
にその断面構造を模式的に示す。図2に示した実画素の
断面構造と対応する部分には対応する参照番号を付して
理解を容易にしている。異なる点は画素電極を欠いてい
る事だけである。これと関連して薄膜トランジスタTr
のドレイン領域Dに連通するコンタクトホールも開口さ
れていない。その他の点では実画素と同様に能動素子と
なる薄膜トランジスタTrとその負荷となる保持容量C
sを備えており、等価回路的に同一の駆動能力を備えて
いる。従って、画素電極を欠いた状態でも実画素と同等
の駆動能力を備えておりダミー画素としての役割を十分
に果たす事ができる。アクティブマトリクス型液晶表示
装置が水平走査回路や垂直走査回路等周辺回路部を含ん
でいる場合には、このダミー画素の構成は周辺回路部と
同様の状態となり液晶に悪影響を及ぼす事がない。仮に
外部からのストレスやノイズにより薄膜トランジスタT
rが故障した場合でも、画素電極を欠いている為液晶8
にDC成分が印加される惧れがない。In view of this point, in the present invention, the dummy pixel 5 is arranged so as to surround the actual pixel 3 as shown in FIG. 1, and the active element included in the internal actual pixel is caused by electrostatic stress from the outside or the like. Prevents breakdown and destruction. However, the dummy pixel has a high probability of failure due to electrostatic stress, and in the conventional configuration, the DC component is applied through the pixel electrode, and if the liquid crystal damage is diffused, it may enter the effective display portion. There is In view of this point, in the present invention, the configuration of the dummy pixel is different from that of the actual pixel.
The cross-sectional structure is schematically shown in FIG. Portions corresponding to the sectional structure of the actual pixel shown in FIG. 2 are given corresponding reference numerals to facilitate understanding. The only difference is the lack of pixel electrodes. In connection with this, the thin film transistor Tr
The contact hole communicating with the drain region D of is not opened. In other respects, like the actual pixel, the thin film transistor Tr which becomes an active element and the storage capacitor C which becomes its load
s, and has the same driving capability in terms of equivalent circuit. Therefore, even when the pixel electrode is lacking, it has a driving capability equivalent to that of an actual pixel and can sufficiently fulfill the role of a dummy pixel. When the active matrix type liquid crystal display device includes a peripheral circuit section such as a horizontal scanning circuit or a vertical scanning circuit, the configuration of the dummy pixel is the same as that of the peripheral circuit section and does not adversely affect the liquid crystal. If the thin film transistor T is exposed to external stress or noise.
Even if r fails, the liquid crystal 8
There is no fear that a DC component will be applied to.
【0018】図5は本発明にかかるアクティブマトリク
ス型液晶表示装置の第二実施例を示すブロック図であ
る。図示する様に、本表示装置は行状に配線した複数の
ゲートラインXと列状に配線した複数の信号ラインYと
を備えている。又、両者の交差部には画素領域が行列状
に規定される。これらの画素領域は中央の有効表示部2
1とその左右両側の非有効表示部とに区分されている。
有効表示部21に属する個々の画素領域には実画素22
が設けられている。実画素22は薄膜トランジスタTr
と微細な液晶セルLCと保持容量Csとからなり、図1
に示した実画素と同一の構成を有する。即ち、薄膜トラ
ンジスタTrのソース電極は対応する信号ラインYに接
続され、ゲート電極は対応するゲートラインXに接続さ
れ、ドレイン電極は液晶セルLCの一端に位置する画素
電極に接続されている。FIG. 5 is a block diagram showing a second embodiment of the active matrix type liquid crystal display device according to the present invention. As shown in the figure, the display device includes a plurality of gate lines X arranged in rows and a plurality of signal lines Y arranged in columns. Pixel regions are defined in a matrix at the intersections of the two. These pixel areas are located in the central effective display area 2
It is divided into 1 and non-effective display portions on the left and right sides thereof.
In each pixel area belonging to the effective display portion 21, the actual pixel 22
Is provided. The actual pixel 22 is a thin film transistor Tr
And a fine liquid crystal cell LC and a storage capacitor Cs.
It has the same configuration as the actual pixel shown in FIG. That is, the source electrode of the thin film transistor Tr is connected to the corresponding signal line Y, the gate electrode is connected to the corresponding gate line X, and the drain electrode is connected to the pixel electrode located at one end of the liquid crystal cell LC.
【0019】上述した有効表示領域21の周辺に垂直走
査回路23及び水平走査回路24が設けられている。垂
直走査回路23は各ゲートラインXを順次垂直走査し前
述した薄膜トランジスタTrを導通させて一水平期間毎
に一行分の画素を選択する。一方水平走査回路24は一
水平期間内で各信号ラインYを順次走査し映像信号Vs
igをサンプリングして、選択された1行分の画素に点
順次で映像信号Vsigを書き込む。具体的には、個々
の信号ラインYは水平スイッチHSWを介してビデオラ
イン25に接続され映像信号Vsigの供給を受ける。
水平走査回路24はサンプリングパルスφ及びその反転
パルスを順次出力して個々の水平スイッチHSWを開閉
制御し前述した液晶信号Vsigのサンプリングを行な
う。各信号ラインYにサンプリングされた映像信号Vs
igはオン状態にある薄膜トランジスタTrを介して一
行分の画素に書き込まれる。その後薄膜トランジスタT
rがオフ状態となり書き込まれた映像信号Vsigが次
のフレームまで保持される。なお、本実施例では水平走
査回路24は双方向型であり、画面の左側から右側に向
う順方向走査と、画面の右側から左側に向う逆方向走査
を切り換え可能であり、左右反転表示を行なう事ができ
る。なお図5は、順方向水平走査の状態を表わしてい
る。A vertical scanning circuit 23 and a horizontal scanning circuit 24 are provided around the effective display area 21 described above. The vertical scanning circuit 23 sequentially vertically scans each gate line X to make the above-mentioned thin film transistor Tr conductive, and selects pixels for one row every horizontal period. On the other hand, the horizontal scanning circuit 24 sequentially scans each signal line Y within one horizontal period to scan the video signal Vs.
ig is sampled, and the video signal Vsig is written in the selected one row of pixels in a dot-sequential manner. Specifically, each signal line Y is connected to the video line 25 via the horizontal switch HSW and supplied with the video signal Vsig.
The horizontal scanning circuit 24 sequentially outputs the sampling pulse φ and its inversion pulse to open / close the individual horizontal switches HSW to sample the liquid crystal signal Vsig described above. Video signal Vs sampled on each signal line Y
ig is written in the pixels for one row through the thin film transistor Tr in the ON state. Then the thin film transistor T
The r is turned off and the written video signal Vsig is held until the next frame. In the present embodiment, the horizontal scanning circuit 24 is a bidirectional type, and it is possible to switch between forward scanning from the left side to the right side of the screen and reverse scanning from the right side to the left side of the screen, and perform a left-right inverted display. I can do things. Note that FIG. 5 shows the state of forward horizontal scanning.
【0020】本発明の特徴事項として、信号ラインは有
効表示部21に配された実信号ラインY1,Y2,…,
YLと、右側の非有効表示部に配されたダミー信号ライ
ンYD1,YD2,YD3,YD4とに区分されてい
る。加えて、有効表示部21の左側に位置する非有効表
示部にも4本のダミー信号ラインYDが配されている。
これらダミー信号ラインはゲートラインXの左右終端側
と交差している。本実施例では、左右の非有効表示部に
属する個々の画素領域から液晶セルLCが除かれてお
り、ダミー画素26が形成される。このダミー画素26
の構成は図1に示したダミー画素と同様である。実画素
22と駆動条件を同一化する為、薄膜トランジスタTr
及び保持容量Csを残す一方、液晶に対するDC成分の
印加を防止する為画素電極を除いている。なお、上述し
た水平走査回路24は実信号ラインのみならずダミー信
号ラインも走査する。但し、図示の順方向水平走査で
は、中央の有効表示部21と右側の非有効表示部のみを
駆動し、左側の非有効表示部は一時的に動作停止状態に
おかれる。即ち、水平走査回路24は実信号ラインY
1,Y2,…,YLに対し複数本(本例では4本)に渡
ってオーバーラップしたサンプリングタイミングで水平
走査を行なう。さらに連続してダミー信号ラインYD
1,YD2,YD3,YD4に対しても同一のオーバー
ラップしたサンプリングタイミングで水平走査を追加す
る。この場合、ダミー信号ラインは少なくともオーバー
ラップしたサンプリングタイミングで同時に水平走査さ
れる本数分だけ配線されている。即ち、本実施例ではダ
ミー信号ラインは少なくとも片側4本設けられている。
さらに具体的に説明を加えると、水平走査回路24は実
信号ラインY1,Y2,…,YLに接続された水平スイ
ッチHSWに対してサンプリングパルスφ1 ,φ2 ,
…,φL とその反転パルスを順次出力する。さらに連続
して、ダミー信号ラインYD1,YD2,YD3,YD
4に接続された水平スイッチHSWに対して、サンプリ
ングパルスφD1,φD2,φD3,φD4とその反転パルスを
順次印加する。本例では水平スイッチHSWとしてCM
OSからなるトランスミッションゲートを用いている為
反転パルスも印加している。As a feature of the present invention, the signal lines are real signal lines Y1, Y2, ..., Arranged on the effective display section 21.
It is divided into YL and dummy signal lines YD1, YD2, YD3, YD4 arranged on the ineffective display section on the right side. In addition, four dummy signal lines YD are arranged in the non-effective display section located on the left side of the effective display section 21.
These dummy signal lines intersect the left and right end sides of the gate line X. In this embodiment, the liquid crystal cell LC is removed from the individual pixel regions belonging to the left and right ineffective display portions, and the dummy pixel 26 is formed. This dummy pixel 26
The configuration is the same as that of the dummy pixel shown in FIG. In order to make the driving conditions the same as those of the actual pixel 22, the thin film transistor Tr
While the storage capacitor Cs is left, the pixel electrode is removed to prevent the application of the DC component to the liquid crystal. The horizontal scanning circuit 24 described above scans not only actual signal lines but also dummy signal lines. However, in the illustrated forward horizontal scanning, only the central effective display portion 21 and the right non-effective display portion are driven, and the left non-effective display portion is temporarily stopped. That is, the horizontal scanning circuit 24 uses the actual signal line Y
1, Y2, ..., YL are horizontally scanned at a plurality of lines (four lines in this example) at overlapping sampling timings. Dummy signal line YD
Horizontal scanning is added to 1, YD2, YD3, and YD4 at the same overlapping sampling timing. In this case, the dummy signal lines are arranged at least by the number of lines that are simultaneously horizontally scanned at overlapping sampling timings. That is, in this embodiment, at least four dummy signal lines are provided on each side.
More specifically, the horizontal scanning circuit 24 outputs sampling pulses φ 1 , φ 2 , to the horizontal switches HSW connected to the actual signal lines Y1, Y2, ..., YL.
…, Φ L and its inversion pulse are sequentially output. Further, successively, dummy signal lines YD1, YD2, YD3, YD
Sampling pulses φ D1 , φ D2 , φ D3 , and φ D4 and their inversion pulses are sequentially applied to the horizontal switch HSW connected to No. 4 . In this example, the horizontal switch HSW is a CM
Since the transmission gate made of OS is used, the inversion pulse is also applied.
【0021】次に図6を参照して、図5に示したアクテ
ィブマトリクス型液晶表示装置の動作を詳細に説明す
る。図のタイミングチャートに示す様に、実信号ライン
に対し4本分に渡ってオーバーラップしたサンプリング
タイミングでサンプリングパルスが出力され有効表示部
21に対する水平走査(実走査)が行なわれる。タイミ
ングチャートでは理解を容易にする為、最終の実サンプ
リングパルスφL まで5個分のみを示している。本実施
例では、サンプリングパルスφL が立ち上がった後続い
てダミー信号ラインに対してもオーバーラップしたタイ
ミングで逐次ダミーサンプリングパルスφD1,φD2,φ
D3,φD4を出力し、右側非有効表示部の水平走査(ダミ
ー走査)を行なう。この様にオーバーラップしたタイミ
ングで逐次サンプリングパルスφを出力すると、ゲート
ラインXと信号ラインYとの交差部に生じる容量カップ
リングによって、ゲートラインXの電位揺れが生じる。
各サンプリングパルスφの立ち上がりに応じて容量カッ
プリングを受け続ける為、ゲートラインXの電位は最終
のダミーサンプリングパルスφD4が立ち上がるまで揺れ
続ける事になる。最後のダミーサンプリングパルスφD4
が立ち上がった後は容量カップリングを受けなくなる為
ゲートラインXの電位は接地レベルに向って減衰してい
く。Next, the operation of the active matrix type liquid crystal display device shown in FIG. 5 will be described in detail with reference to FIG. As shown in the timing chart of the figure, sampling pulses are output at sampling timings that overlap the actual signal lines for four lines, and horizontal scanning (actual scanning) is performed on the effective display portion 21. For ease of understanding, only five final sampling pulses φ L are shown in the timing chart. In the present embodiment, the dummy sampling pulses φ D1 , φ D2 , φ are successively added at the timing when the sampling pulse φ L rises and also overlaps the dummy signal line.
D3 and φ D4 are output and horizontal scanning (dummy scanning) of the right non-effective display area is performed. When the sampling pulses φ are sequentially output at such overlapping timings, the potential fluctuation of the gate line X occurs due to the capacitive coupling generated at the intersection of the gate line X and the signal line Y.
Since the capacitive coupling is continued in response to the rising of each sampling pulse φ, the potential of the gate line X continues to fluctuate until the final dummy sampling pulse φ D4 rises. Last dummy sampling pulse φ D4
After rising, the potential of the gate line X is attenuated toward the ground level because it is no longer subjected to capacitive coupling.
【0022】一方、各サンプリングパルスφが立ち下が
った時点で水平スイッチHSWがオン状態からオフ状態
に移行する。HSWが閉じると、前述した容量カップリ
ングにより逆にゲートラインの電位揺れが各信号ライン
Yに飛び込む事になる。この結果、ゲートラインXの電
位揺れが治まった後減衰を開始すると、これが容量カッ
プリングを通じて信号ラインYの電位に影響を及ぼしや
はり減衰する。図6のタイミングチャートから理解され
る様に、実信号ラインの電位VL-4 ,VL-3 ,VL-2 ,
VL-1 ,VL については対応するHSWが既にオフ状態
である為、ゲートラインの電位揺れが治まった後一斉に
減衰を始め最終的にΔV0分だけ電圧降下が生じる。従
って、全ての実信号ラインに対して電圧降下分ΔV0が
等しい為表示濃度のムラは生じない。これに対し、例え
ば第一番目のダミー信号ラインYD1についてはゲート
ラインの電位揺れが治まった後、1クロック分だけ遅延
して対応するダミーサンプリングパルスφD1が立ち下が
る。この立ち下がり時点に同期してダミー信号ラインY
D1の電位VD1が減衰を開始するので、最終的な電圧降
下分ΔV1はΔV0より小さくなる。同様に、第二番目
のダミー信号ラインYD2の電位VD2はさらに1クロッ
ク分遅延して減衰を開始するので最終的な電圧降下分Δ
V2はさらに小さくなる。この様にダミー信号ラインの
電圧降下は夫々異なっており表示濃度が変動する事にな
る。しかしながら、ダミー信号ラインは非有効表示部に
位置する為実際の画像に影響を及ぼす事がない。以上説
明した様に、水平走査回路24は有効表示部21よりも
さらに4画素分余分に水平走査を行なっている。又、H
SWを含め有効表示部21と同じ配列でダミー信号ライ
ンを4本分設けている。このダミー信号ラインを4本設
ける事により、有効表示部21を過ぎてもゲートライン
の電位揺れはさらに4画素分同様に続行する。この為、
有効表示部21に含まれる信号ラインの揺れは終端部で
急激に変化する事がない。本実施例では4本の信号ライ
ンを同時に水平走査したが、一般にN本の信号ラインを
同時走査する場合ダミー信号ラインはN本以上であれば
良い。On the other hand, when each sampling pulse φ falls, the horizontal switch HSW shifts from the on state to the off state. When the HSW is closed, the potential fluctuation of the gate line will conversely jump into each signal line Y due to the aforementioned capacitive coupling. As a result, when the fluctuation of the potential of the gate line X is stopped and the damping is started, this affects the potential of the signal line Y through the capacitive coupling and the damping is also performed. As can be understood from the timing chart of FIG. 6, the potentials VL-4 , VL-3 , VL-2 of the actual signal line,
Regarding V L-1 and V L , since the corresponding HSWs are already in the off state, after the potential fluctuation of the gate line is subsided, the attenuation starts all at once and finally a voltage drop of ΔV0 occurs. Therefore, since the voltage drop ΔV0 is the same for all the actual signal lines, the unevenness of the display density does not occur. On the other hand, for example, for the first dummy signal line YD1, after the fluctuation of the potential of the gate line is stopped, the corresponding dummy sampling pulse φ D1 falls with a delay of one clock. The dummy signal line Y is synchronized with this falling time point.
Since the potential V D1 of D1 starts to attenuate, the final voltage drop ΔV1 becomes smaller than ΔV0. Similarly, the potential V D2 of the second dummy signal line YD2 is further delayed by one clock and starts to attenuate, so that the final voltage drop Δ.
V2 becomes smaller. In this way, the voltage drop of the dummy signal line is different from each other, and the display density varies. However, since the dummy signal line is located in the ineffective display portion, it does not affect the actual image. As described above, the horizontal scanning circuit 24 carries out horizontal scanning for an additional four pixels more than the effective display section 21. Also, H
Four dummy signal lines are provided in the same array as the effective display section 21 including the SW. By providing four dummy signal lines, the potential fluctuation of the gate line continues in the same manner for four pixels even after passing the effective display section 21. Therefore,
The fluctuation of the signal line included in the effective display section 21 does not change rapidly at the terminal end. In this embodiment, four signal lines are horizontally scanned at the same time, but in general, when N signal lines are simultaneously scanned, the number of dummy signal lines may be N or more.
【0023】最後に図7を参照して、図5に示した休止
状態にある左側非有効表示部の動作を説明する。前述し
た様に左側の非有効表示部には水平走査回路24からサ
ンプリングパルスが供給されない為、4本のダミー信号
ラインYDにはビデオライン25を介してあるレベルの
電位がホールドされている。一方垂直走査回路23から
順次ゲートパルスが出力されるので、ダミー画素26を
構成する薄膜トランジスタTrはホールドされている信
号レベルをラッチする事になる。仮に、薄膜トランジス
タTrに画素電極が接続されているとすると、液晶にD
C成分が印加される事となり、配向の乱れ等が生じ有効
表示部21に及んだ場合画質が乱れる。この点に鑑み、
本発明ではダミー画素26から画素電極が除かれてお
り、液晶にDC成分が印加されない様にしている。Finally, with reference to FIG. 7, the operation of the left non-effective display portion in the idle state shown in FIG. 5 will be described. As described above, the sampling pulse is not supplied from the horizontal scanning circuit 24 to the non-effective display section on the left side, so that the potential of a certain level is held through the video line 25 in the four dummy signal lines YD. On the other hand, since the vertical scanning circuit 23 sequentially outputs the gate pulse, the thin film transistor Tr forming the dummy pixel 26 latches the held signal level. If the pixel electrode is connected to the thin film transistor Tr, the
Since the C component is applied, the orientation is disturbed, and the image quality is disturbed when it reaches the effective display section 21. Considering this point,
In the present invention, the pixel electrode is removed from the dummy pixel 26 so that the DC component is not applied to the liquid crystal.
【0024】[0024]
【発明の効果】以上説明した様に、本発明によれば、有
効表示部に属する個々の画素領域には画素電極とこれを
駆動する能動素子とが形成され表示に寄与する実画素を
構成する一方、非有効表示部に属する個々の画素領域に
は画素電極を欠いた状態で能動素子が形成され表示に寄
与しないダミー画素を構成している。かかる構成によ
り、外部からの電気的なストレスやノイズによりダミー
画素の能動素子が損傷を受けた場合でも液晶にDC成分
が印加されず画質の乱れを防止する事ができるという効
果がある。あるいは、駆動条件等によりダミー画素の動
作が一時的に停止された場合でも、液晶にDC成分が印
加されない為有効表示部に及ぶ画質の乱れを防止する事
ができるという効果がある。以上により、アクティブマ
トリクス型液晶表示装置の製造歩留りを大幅に改善する
事が可能になる。As described above, according to the present invention, a pixel electrode and an active element for driving the pixel electrode are formed in each pixel region belonging to the effective display portion to form an actual pixel contributing to display. On the other hand, in each pixel region belonging to the non-effective display portion, an active element is formed in a state of lacking a pixel electrode to form a dummy pixel that does not contribute to display. With such a configuration, even if the active element of the dummy pixel is damaged by an external electrical stress or noise, the DC component is not applied to the liquid crystal, and the disturbance of the image quality can be prevented. Alternatively, even when the operation of the dummy pixel is temporarily stopped due to driving conditions or the like, the DC component is not applied to the liquid crystal, so that it is possible to prevent the image quality from disturbing the effective display portion. As described above, it is possible to significantly improve the manufacturing yield of the active matrix liquid crystal display device.
【図1】本発明にかかるアクティブマトリクス型液晶表
示装置の第一実施例を示す模式的な等価回路図である。FIG. 1 is a schematic equivalent circuit diagram showing a first embodiment of an active matrix type liquid crystal display device according to the present invention.
【図2】第一実施例に含まれる実画素の構造を示す模式
的な断面図である。FIG. 2 is a schematic cross-sectional view showing the structure of an actual pixel included in the first embodiment.
【図3】第一実施例の動作説明に供する波形図である。FIG. 3 is a waveform diagram for explaining the operation of the first embodiment.
【図4】第一実施例に含まれるダミー画素の構造を示す
模式的な断面図である。FIG. 4 is a schematic cross-sectional view showing the structure of a dummy pixel included in the first embodiment.
【図5】本発明にかかるアクティブマトリクス型液晶表
示装置の第二実施例を示す模式的な回路ブロック図であ
る。FIG. 5 is a schematic circuit block diagram showing a second embodiment of an active matrix type liquid crystal display device according to the present invention.
【図6】第二実施例の動作説明に供するタイミングチャ
ートである。FIG. 6 is a timing chart for explaining the operation of the second embodiment.
【図7】同じく第二実施例の動作説明に供するタイミン
グチャートである。FIG. 7 is a timing chart for explaining the operation of the second embodiment.
【図8】従来のアクティブマトリクス型液晶表示装置の
一例を示す模式的な等価回路図である。FIG. 8 is a schematic equivalent circuit diagram showing an example of a conventional active matrix type liquid crystal display device.
【図9】図8に示した従来例の課題説明に供する模式的
な平面図である。9 is a schematic plan view for explaining the problems of the conventional example shown in FIG.
【図10】従来のアクティブマトリクス型液晶表示装置
の他の例を示す模式的な平面図である。FIG. 10 is a schematic plan view showing another example of a conventional active matrix type liquid crystal display device.
【図11】同じく他の例を示す模式的な平面図である。FIG. 11 is a schematic plan view showing another example of the same.
1 有効表示部 2 非有効表示部 3 実画素 4 対向電極(補助ライン) 5 ダミー画素 6 駆動基板 7 対向基板 8 液晶 14 画素電極 X ゲートライン Y 信号ライン Tr 薄膜トランジスタ(能動素子) LC 液晶セル Cs 保持容量 1 Effective Display Area 2 Ineffective Display Area 3 Real Pixel 4 Counter Electrode (Auxiliary Line) 5 Dummy Pixel 6 Drive Substrate 7 Counter Substrate 8 Liquid Crystal 14 Pixel Electrode X Gate Line Y Signal Line Tr Thin Film Transistor (Active Element) LC Liquid Crystal Cell Cs Hold capacity
Claims (4)
れた液晶とを備えたパネル構造を有し、外部から視認可
能な有効表示部と外部から遮閉された周辺の非有効表示
部とを有するアクティブマトリクス型液晶表示装置であ
って、 前記駆動基板は有効表示部と非有効表示部の両方に渡っ
て行状のゲートライン及び列状の信号ラインを備え両者
の各交差部に画素領域を規定するとともに、 有効表示部に属する個々の画素領域には画素電極とこれ
を駆動する能動素子とが形成され表示に寄与する実画素
を構成する一方、 非有効表示部に属する個々の画素領域には画素電極を欠
いた状態で能動素子が形成され表示に寄与しないダミー
画素を構成する事を特徴とするアクティブマトリクス型
液晶表示装置。1. A panel structure having a drive substrate, a counter substrate, and a liquid crystal held between the drive substrate and the counter substrate, and an effective display unit visible from the outside and a peripheral ineffective display unit shielded from the outside. An active matrix type liquid crystal display device having: a driving substrate having row-shaped gate lines and column-shaped signal lines extending over both the effective display portion and the ineffective display portion, and a pixel region at each intersection of the two. In addition, each pixel area belonging to the effective display area is formed with a pixel electrode and an active element for driving the pixel electrode to form an actual pixel that contributes to display, while each pixel area belonging to the ineffective display area is defined. An active matrix type liquid crystal display device characterized in that an active element is formed in a state where a pixel electrode is not formed in the pixel and a dummy pixel which does not contribute to display is formed.
及びドレイン電極を備えた薄膜トランジスタからなり、
実画素ではゲート電極がゲートラインに接続され、ソー
ス電極が信号ラインに接続され、ドレイン電極が画素電
極に接続される一方、ダミー画素ではゲート電極がゲー
トラインに接続され、ソース電極が信号ラインに接続さ
れ、ドレイン電極がオープン状態にある事を特徴とする
請求項1記載のアクティブマトリクス型液晶表示装置。2. The active element comprises a thin film transistor having a gate electrode, a source electrode and a drain electrode,
In the actual pixel, the gate electrode is connected to the gate line, the source electrode is connected to the signal line, the drain electrode is connected to the pixel electrode, while in the dummy pixel, the gate electrode is connected to the gate line, the source electrode is connected to the signal line. The active matrix liquid crystal display device according to claim 1, wherein the drain electrodes are connected and the drain electrode is in an open state.
表示部を囲む様に上下左右四方向に設けられ、ダミー画
素は少なくとも外部の静電ストレスから内部の実画素を
保護する機能を有する事を特徴とする請求項1記載のア
クティブマトリクス型液晶表示装置。3. The non-effective display section is provided in four directions of up, down, left and right so as to surround the effective display section located at the center, and the dummy pixel has a function of protecting at least an internal real pixel from an external electrostatic stress. The active matrix type liquid crystal display device according to claim 1, characterized in that.
部の左右両側に設けられ、ダミー画素は少なくとも実画
素の動作の不均一化を防止する機能を有する事を特徴と
する請求項1記載のアクティブマトリクス型液晶表示装
置。4. The non-effective display section is provided at least on the left and right sides of the effective display section, and the dummy pixel has a function of preventing at least nonuniform operation of the actual pixel. Active matrix liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15271094A JP3246194B2 (en) | 1994-06-10 | 1994-06-10 | Active matrix type liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15271094A JP3246194B2 (en) | 1994-06-10 | 1994-06-10 | Active matrix type liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07333654A true JPH07333654A (en) | 1995-12-22 |
JP3246194B2 JP3246194B2 (en) | 2002-01-15 |
Family
ID=15546466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15271094A Expired - Lifetime JP3246194B2 (en) | 1994-06-10 | 1994-06-10 | Active matrix type liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3246194B2 (en) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000000878A (en) * | 1998-06-05 | 2000-01-15 | 윤종용 | Lcd |
JP2004069993A (en) * | 2002-08-06 | 2004-03-04 | Sony Corp | Semiconductor device |
KR100476053B1 (en) * | 2001-09-14 | 2005-03-10 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for thin film transistor liquid crystal display |
WO2005076256A1 (en) * | 2004-02-10 | 2005-08-18 | Seiko Epson Corporation | Photoelectric device, photoelectric device drive method, drive circuit, and electronic device |
JP2005266578A (en) * | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2005266577A (en) * | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2005310779A (en) * | 2005-04-18 | 2005-11-04 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
US7088415B2 (en) | 2002-11-12 | 2006-08-08 | Seiko Epson Corporation | Electro-optic panel and manufacturing method thereof |
WO2007013210A1 (en) * | 2005-07-29 | 2007-02-01 | Sharp Kabushiki Kaisha | Display |
JP2007188076A (en) * | 2006-01-10 | 2007-07-26 | Toppoly Optoelectronics Corp | Display device displaying image including display pixel and non-display pixel |
JP2007256968A (en) * | 2001-12-06 | 2007-10-04 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
US7304437B2 (en) | 2001-12-06 | 2007-12-04 | Seiko Epson Corporation | Electro-optical device and an electronic apparatus |
JP2008282029A (en) * | 2004-07-26 | 2008-11-20 | Seiko Epson Corp | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
JP2009237587A (en) * | 1997-10-14 | 2009-10-15 | Samsung Electronics Co Ltd | Substrate for liquid crystal display device, and liquid crystal display device and method for manufacturing the same |
JP2010097024A (en) * | 2008-10-17 | 2010-04-30 | Epson Imaging Devices Corp | Liquid crystal display |
JP2010097114A (en) * | 2008-10-20 | 2010-04-30 | Epson Imaging Devices Corp | Liquid crystal display |
US7772766B2 (en) | 2004-07-26 | 2010-08-10 | Seiko Epson Corporation | Light-emitting device having protective circuits |
KR101064389B1 (en) * | 2008-10-17 | 2011-09-14 | 소니 주식회사 | Liquid crystal display |
US8098224B2 (en) | 2004-02-10 | 2012-01-17 | Sharp Kabushiki Kaisha | Driver circuit for display device and display device |
JP2013083679A (en) * | 2011-10-06 | 2013-05-09 | Japan Display East Co Ltd | Display device |
CN106356381A (en) * | 2016-11-18 | 2017-01-25 | 京东方科技集团股份有限公司 | Array substrate as well as preparation method and display panel thereof |
WO2017169663A1 (en) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | Liquid crystal display device and electronic device |
CN114241999A (en) * | 2022-01-28 | 2022-03-25 | 京东方科技集团股份有限公司 | OLED display panel and electronic equipment |
WO2022160392A1 (en) * | 2021-01-28 | 2022-08-04 | Tcl华星光电技术有限公司 | Array substrate and display panel |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0561072A (en) * | 1991-03-15 | 1993-03-12 | Hitachi Ltd | Liquid crystal display |
JPH05142578A (en) * | 1991-11-21 | 1993-06-11 | Toshiba Corp | Liquid crystal display device |
JPH05241153A (en) * | 1992-02-27 | 1993-09-21 | Canon Inc | Liquid crystal display device |
JPH07230098A (en) * | 1994-02-18 | 1995-08-29 | Sanyo Electric Co Ltd | Liquid crystal display device |
-
1994
- 1994-06-10 JP JP15271094A patent/JP3246194B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0561072A (en) * | 1991-03-15 | 1993-03-12 | Hitachi Ltd | Liquid crystal display |
JPH05142578A (en) * | 1991-11-21 | 1993-06-11 | Toshiba Corp | Liquid crystal display device |
JPH05241153A (en) * | 1992-02-27 | 1993-09-21 | Canon Inc | Liquid crystal display device |
JPH07230098A (en) * | 1994-02-18 | 1995-08-29 | Sanyo Electric Co Ltd | Liquid crystal display device |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013210664A (en) * | 1997-10-14 | 2013-10-10 | Samsung Display Co Ltd | Substrate for liquid crystal display device, and liquid crystal display device and manufacturing method therefor |
JP2009237587A (en) * | 1997-10-14 | 2009-10-15 | Samsung Electronics Co Ltd | Substrate for liquid crystal display device, and liquid crystal display device and method for manufacturing the same |
KR20000000878A (en) * | 1998-06-05 | 2000-01-15 | 윤종용 | Lcd |
KR100476053B1 (en) * | 2001-09-14 | 2005-03-10 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for thin film transistor liquid crystal display |
US8188653B2 (en) | 2001-12-06 | 2012-05-29 | Seiko Epson Corporation | Electro-optical device and an electronic apparatus |
US7977863B2 (en) | 2001-12-06 | 2011-07-12 | Seiko Epson Corporation | Electro-optical device and an electronic apparatus |
JP2007256968A (en) * | 2001-12-06 | 2007-10-04 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
US7304437B2 (en) | 2001-12-06 | 2007-12-04 | Seiko Epson Corporation | Electro-optical device and an electronic apparatus |
JP2004069993A (en) * | 2002-08-06 | 2004-03-04 | Sony Corp | Semiconductor device |
US7088415B2 (en) | 2002-11-12 | 2006-08-08 | Seiko Epson Corporation | Electro-optic panel and manufacturing method thereof |
WO2005076256A1 (en) * | 2004-02-10 | 2005-08-18 | Seiko Epson Corporation | Photoelectric device, photoelectric device drive method, drive circuit, and electronic device |
US8098224B2 (en) | 2004-02-10 | 2012-01-17 | Sharp Kabushiki Kaisha | Driver circuit for display device and display device |
JP2005266578A (en) * | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2005266577A (en) * | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
US7772766B2 (en) | 2004-07-26 | 2010-08-10 | Seiko Epson Corporation | Light-emitting device having protective circuits |
US8110985B2 (en) | 2004-07-26 | 2012-02-07 | Seiko Epson Corporation | Light-emitting device having protective circuits |
JP2008282029A (en) * | 2004-07-26 | 2008-11-20 | Seiko Epson Corp | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
JP2005310779A (en) * | 2005-04-18 | 2005-11-04 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
US8089432B2 (en) | 2005-07-29 | 2012-01-03 | Sharp Kabushiki Kaisha | Display device |
JPWO2007013210A1 (en) * | 2005-07-29 | 2009-02-05 | シャープ株式会社 | Display device |
WO2007013210A1 (en) * | 2005-07-29 | 2007-02-01 | Sharp Kabushiki Kaisha | Display |
JP4804466B2 (en) * | 2005-07-29 | 2011-11-02 | シャープ株式会社 | Display device |
JP4674325B2 (en) * | 2006-01-10 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | Display device for displaying an image including display pixels and non-display pixels |
US8139174B2 (en) | 2006-01-10 | 2012-03-20 | Chimei Innolux Corporation | Display device for displaying images involving display pixels and non-display pixels |
JP2007188076A (en) * | 2006-01-10 | 2007-07-26 | Toppoly Optoelectronics Corp | Display device displaying image including display pixel and non-display pixel |
JP2010097024A (en) * | 2008-10-17 | 2010-04-30 | Epson Imaging Devices Corp | Liquid crystal display |
KR101064389B1 (en) * | 2008-10-17 | 2011-09-14 | 소니 주식회사 | Liquid crystal display |
US8493543B2 (en) | 2008-10-17 | 2013-07-23 | Sony Corporation | Liquid crystal display device |
JP2010097114A (en) * | 2008-10-20 | 2010-04-30 | Epson Imaging Devices Corp | Liquid crystal display |
JP2013083679A (en) * | 2011-10-06 | 2013-05-09 | Japan Display East Co Ltd | Display device |
US9632378B2 (en) | 2011-10-06 | 2017-04-25 | Japan Display Inc. | Display device |
WO2017169663A1 (en) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | Liquid crystal display device and electronic device |
JPWO2017169663A1 (en) * | 2016-03-31 | 2019-02-14 | ソニー株式会社 | Liquid crystal display device and electronic device |
US11187952B2 (en) | 2016-03-31 | 2021-11-30 | Sony Corporation | Liquid crystal display device and electronic apparatus |
CN106356381A (en) * | 2016-11-18 | 2017-01-25 | 京东方科技集团股份有限公司 | Array substrate as well as preparation method and display panel thereof |
CN106356381B (en) * | 2016-11-18 | 2019-06-14 | 京东方科技集团股份有限公司 | Array substrate and preparation method thereof, and display panel |
WO2022160392A1 (en) * | 2021-01-28 | 2022-08-04 | Tcl华星光电技术有限公司 | Array substrate and display panel |
CN114241999A (en) * | 2022-01-28 | 2022-03-25 | 京东方科技集团股份有限公司 | OLED display panel and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP3246194B2 (en) | 2002-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07333654A (en) | Active matrix type liquid crystal display device | |
US7081770B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
US6909304B2 (en) | Display device and scanning circuit testing method | |
US5598177A (en) | Driving apparatus and method for an active matrix type liquid crystal display apparatus | |
JPH05188395A (en) | Liquid crystal display element | |
KR100384214B1 (en) | Flat display device, display control device and display control method | |
JPH01130131A (en) | Driver-containing active matrix panel | |
US4772099A (en) | Capacitive electrode configuration for liquid crystal displays | |
JPH07311392A (en) | Liquid crystal display device | |
CN112732109A (en) | Display device | |
JP3424302B2 (en) | Liquid crystal display | |
US8310262B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
JP3976821B2 (en) | Inspection method for LCD panel substrates | |
JPH07295522A (en) | Active matrix display device | |
JP2000020028A (en) | Active matrix display device | |
JPS63292114A (en) | Active matrix type liquid crystal display device | |
JPH0682817A (en) | Liquid crystal display inspection method | |
JP2523587B2 (en) | Active matrix type liquid crystal display device | |
KR100296551B1 (en) | Defective Inspection Method of LCD | |
JP3492203B2 (en) | Liquid crystal display | |
JP2000284304A (en) | Liquid crystal display device | |
JP2760644B2 (en) | Liquid crystal display device and driving method thereof | |
JPH04280228A (en) | Thin film field effect type transistor driving liquid crystal display element array and driving method thereof | |
JPH11316388A (en) | Inspection method of liquid crystal display device | |
JPH09325348A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |