JP2523587B2 - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display deviceInfo
- Publication number
- JP2523587B2 JP2523587B2 JP62042986A JP4298687A JP2523587B2 JP 2523587 B2 JP2523587 B2 JP 2523587B2 JP 62042986 A JP62042986 A JP 62042986A JP 4298687 A JP4298687 A JP 4298687A JP 2523587 B2 JP2523587 B2 JP 2523587B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- row
- capacitance
- display
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 21
- 239000011159 matrix material Substances 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、トランジスタをスイッチ素子として表示
電極アレイを構成したアクティブマトリックス型液晶表
示素子に関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Field of Industrial Application) The present invention relates to an active matrix type liquid crystal display element in which a display electrode array is constituted by using a transistor as a switch element.
（従来の技術） 最近、液晶やエレクトロルネッセンス（EL）を用いた
表示装置は、テレビ表示やグラフィックディスプレイ等
を指向した大容量で高密度のアクティブマトリックス型
表示装置の開発及び実用化が盛んである。このような表
示装置では、クロストークのない高コントラストの表示
が行えるように半導体スイッチが用いられる。その半導
体スイッチとしては、単結晶シリコン基板上に形成され
た電界効果トランジスタや、最近では透過形表示が可能
であり大画面化も容易である等の理由から、透明絶縁基
板上に形成された薄膜トランジスタ（以下、TFTと称
す）等がある。(Prior Art) Recently, for display devices using liquid crystal or electroluminescence (EL), a large-capacity, high-density active matrix type display device for TV displays and graphic displays has been developed and put into practical use. is there. In such a display device, a semiconductor switch is used so that a high-contrast display without crosstalk can be performed. As the semiconductor switch, a field effect transistor formed on a single crystal silicon substrate, and recently, a thin film transistor formed on a transparent insulating substrate for the reason that a transmissive display is possible and a large screen is easy. (Hereinafter referred to as TFT), etc.
第４図はTFTを備えた表示電極アレイを用いた液晶表
示装置の等価回路図である。同図において、（Xi）（ｉ
＝1,2,……,m）は通常データ線として用いられる列選択
線、（Yj）（ｊ＝1,2,……,n）は通常走査線として用い
られる行選択線であり、これらデータ線（Xi）と走査線
（Yj）の各交点位置にTFT（１）が設けられている。そ
してTFT（１）のドレインは列ごとにデータ線（Xi）に
接続され、ゲートは行ごとに走査線（Yj）に接続されて
いる。また表示電極（２）はそれぞれTFT（１）のソー
スに接続され、この表示電極（２）と対向電極（３）と
の間に液晶（４）が挟持される。この液晶（４）は、表
示電極（２）に保持される信号と対向電極（３）との電
位差により駆動される。信号電圧は液晶容量（５）によ
り保持することができるが、信号蓄積容量（６）を並列
に設け、信号保持能力を強化することが多い。信号蓄積
容量（６）を形成する方法の一つとして、第３図に示す
ように前後の走査線（Yj）と表示電極（２）との間に容
量形成する方法がある。この方法では、面積利用効率が
よく、いわゆる開口率を大きくとれるという長所があ
り、例えば特開昭58−106860号広報に記載されている。FIG. 4 is an equivalent circuit diagram of a liquid crystal display device using a display electrode array having a TFT. In the figure, (X i ) (i
= 1,2, ..., m) is a column select line used as a normal data line, (Y j ) (j = 1,2, ..., n) is a row select line used as a normal scan line, A TFT (1) is provided at each intersection position between the data line (X i ) and the scanning line (Y j ). The drains of the TFTs (1) are connected to the data lines (X i ) column by column, and the gates are connected to the scan lines (Y j ) column by row. The display electrode (2) is connected to the source of the TFT (1), and the liquid crystal (4) is sandwiched between the display electrode (2) and the counter electrode (3). The liquid crystal (4) is driven by the potential difference between the signal held by the display electrode (2) and the counter electrode (3). Although the signal voltage can be held by the liquid crystal capacitance (5), it is often the case that the signal storage capacitance (6) is provided in parallel to enhance the signal holding capacity. As one of methods for forming the signal storage capacitor (6), there is a method for forming a capacitor between the front and rear scanning lines (Y j ) and the display electrode (2) as shown in FIG. This method has the advantage that the area utilization efficiency is good and the so-called aperture ratio can be made large, and it is described in, for example, JP-A-58-106860.
（発明が解決しようとする問題点） しかしながら、表示電極（２）と走査線（Yj）との重
なりによって信号蓄積容量（６）を形成する場合には、
最上行或いは最下行に配置される画素には、信号蓄積容
量（６）が形成されないことになる。即ち、一つ前（或
いは上）の走査線（Yj）と容量を形成する場合には最上
行の画素が、一つ後（或いは下）の走査線（Yj）と容量
を形成する場合には最下行の画素が、信号蓄積容量
（６）をもたない。なぜなら、表示電極（２）と走査線
（Yj）が重なる位置に、走査線（Yj）がないからであ
る。(Problems to be Solved by the Invention) However, when the signal storage capacitor (6) is formed by overlapping the display electrode (2) and the scanning line (Y j ),
The signal storage capacitors (6) are not formed in the pixels arranged in the top row or the bottom row. That is, when the pixel of the top line in the case of forming the previous (or top) of the scan lines (Y j) capacity to form after one (or bottom) of the scan lines (Y j) Capacity The pixels in the bottom row do not have a signal storage capacity (6). This is because there is no scanning line (Y j ) at the position where the display electrode (2) and the scanning line (Y j ) overlap.
第５図は、第４図に示した表示電極アレイの最上行
（第１行）に配置される画素を中心とした平面図であ
る。同図において、第２行の表示電極（10）は第１行の
走査線（Y1）との重なりによる容量を形成しているが、
第１行の表示電極（11）は上に走査線（Yj）がないた
め、容量即ち信号蓄積容量が形成されない。そして信号
蓄積容量をもたない画素では、信号蓄積容量をもつ画素
と信号電圧の書込み特性や保持特性が異なるため、両者
で電気光学特性に差異を生じ、例えばその行のみ平均輝
度が異なり、線欠陥のように見えることがある。FIG. 5 is a plan view centering on the pixels arranged in the uppermost row (first row) of the display electrode array shown in FIG. In the figure, the display electrode (10) in the second row forms a capacitance due to the overlap with the scanning line (Y 1 ) in the first row.
Since the display electrode (11) in the first row has no scanning line (Y j ) above it, no capacitance, that is, a signal storage capacitance is formed. Then, in a pixel having no signal storage capacity, since the writing characteristics and the holding characteristics of the signal voltage are different from those of the pixel having the signal storage capacity, there is a difference in electro-optical characteristics between them, and, for example, the average luminance differs only in that row, It may look like a defect.
この発明は、トランジスタをスイッチ素子とし、表示
電極と前或いは後の走査線との重なりにより、容量を形
成する構造のアクティブマトリックス型液晶表示素子の
表示性能や画面内表示の均一性を向上させている。The invention uses a transistor as a switching element, and improves display performance and in-screen display uniformity of an active matrix type liquid crystal display element having a structure for forming a capacitance by overlapping a display electrode and a front or rear scanning line. There is.
［発明の構成］ （問題点を解決するための手段） この発明は上記構造のアクティブマトリックス型液晶
表示素子に関し、走査線とは別個に配線を設け、最上行
或いは最下行に配置される各画素の表示電極が所定の電
圧を印加した前述の配線と容量を形成するものである。[Structure of the Invention] (Means for Solving Problems) The present invention relates to an active matrix type liquid crystal display device having the above structure, in which wirings are provided separately from scanning lines, and each pixel is arranged in the uppermost row or the lowermost row. This display electrode forms a capacitance with the above-mentioned wiring to which a predetermined voltage is applied.
（作 用） この発明は、すべての表示電極が走査線或いは新たに
設けた配線と容量を形成する構造なので、画素全部が電
気的にほぼ等価になり、表示特性や画面内表示の均一性
が従来に比べ向上する。(Operation) In the present invention, since all display electrodes form a capacitance with a scanning line or a newly provided wiring, all pixels are electrically substantially equivalent, and display characteristics and in-screen display uniformity are improved. Improves compared to the past.
（実施例） 以下、この発明の詳細を図面を参照して説明する。(Example) Hereinafter, the details of the present invention will be described with reference to the drawings.
第１図と第２図は、この発明の構成の一実施例を示す
図であり、第１図はこの実施例の電気的な等価回路図、
第２図は最上行付近に配置される画素の平面図を表して
いる。第１図において、走査線（Yj）（ｊ＝1,2,……,
n）とデータ線（Xi）（ｉ＝1,2,……,m）の交差部にト
ランジスタ（20）としてTFTが形成されており、このト
ランジスタ（20）をスイッチ素子として有する画素がマ
トリックス状に配置されている。そして、第２図からも
明らかなように、最上行（第１行）を除く第２行以下の
画素内の表示電極（21）は、前の走査線（Yj）との重な
り（30）により容量（22）を形成しているのに対し、走
査線（Y1）により励起される最上行の画素内の表示電極
（23）は、最上行の画素の上に設けられた接地した配線
（24）との絶縁膜を介した重なり（31）により、容量
（25）を形成している。また、表示電極（21），（23）
は対応するトランジスタ（20）のソース電極に接続さ
れ、トランジスタ（20）のゲート及びドレイン電極は、
それぞれ対応する走査線（Yj）とデータ線（Xi）に接続
されている。そして走査線（Yj）は走査回路（26）に接
続され、データ線（Xi）は一水平ライン単位で表示デー
タを発生するホールド回路（27）に接続されている。ま
た、表示電極（21），（23）と共通電極（28）との間に
液晶層（29）が挟持され、液晶層（29）は表示電極（2
1），（23）に保持される信号と共通電極（28）との電
位差により駆動される。1 and 2 are diagrams showing an embodiment of the configuration of the present invention, and FIG. 1 is an electrical equivalent circuit diagram of this embodiment,
FIG. 2 shows a plan view of pixels arranged near the top row. In FIG. 1, scanning lines (Y j ) (j = 1,2, ...,
A TFT is formed as a transistor (20) at the intersection of (n) and the data line (X i ) (i = 1,2, ..., m), and a pixel having this transistor (20) as a switch element is a matrix. Are arranged in a shape. Then, as is clear from FIG. 2, the display electrodes (21) in the pixels in the second row and below excluding the uppermost row (first row) overlap (30) with the previous scanning line (Y j ). The display electrode (23) in the uppermost row pixel excited by the scanning line (Y 1 ) is formed by the scanning line (Y 1 ) while the capacitance (22) is formed by A capacitor (25) is formed by (31) overlapping with (24) via an insulating film. In addition, display electrodes (21), (23)
Is connected to the source electrode of the corresponding transistor (20), and the gate and drain electrodes of the transistor (20) are
Each is connected to the corresponding scan line (Y j ) and data line (X i ). The scanning line (Y j ) is connected to the scanning circuit (26), and the data line (X i ) is connected to the hold circuit (27) which generates display data in units of one horizontal line. Further, a liquid crystal layer (29) is sandwiched between the display electrodes (21) and (23) and the common electrode (28), and the liquid crystal layer (29) is connected to the display electrode (2).
It is driven by the potential difference between the signals held in 1) and (23) and the common electrode (28).
第３図はこの実施例の要部を示す断面図である。同図
において、ガラス基板（40）の一主面上にはゲート電極
（41）、ゲート絶縁膜（42）、半導体層（43）、ソース
電極（44）及びドレイン電極（45）から構成されるTFT
と、一端がソース電極（44）に接続されている表示電極
（46）が形成され、更にこれらを覆うように配向膜（4
7）が形成されており、アレイ基板（48）が得られる。
一方、ガラス基板（49）上にはカラーフィルター（5
0）、保護膜（51）、共通電極（52）及び配向膜（53）
が順次形成されて対向基板（54）が得られる。そしてア
レイ基板（48）と対向基板（54）とは、周囲のシール材
（図示せず）により対向配置され、その間隙には液晶層
（55）が挟持されている。FIG. 3 is a sectional view showing the main part of this embodiment. In the figure, on the one main surface of the glass substrate (40), a gate electrode (41), a gate insulating film (42), a semiconductor layer (43), a source electrode (44) and a drain electrode (45) are formed. TFT
And a display electrode (46) whose one end is connected to the source electrode (44) is formed, and further an alignment film (4
7) is formed, and an array substrate (48) is obtained.
On the other hand, the color filter (5
0), protective film (51), common electrode (52) and alignment film (53)
Are sequentially formed to obtain a counter substrate (54). The array substrate (48) and the counter substrate (54) are arranged so as to face each other with a sealing material (not shown) around the array substrate, and a liquid crystal layer (55) is sandwiched between the gaps.
この実施例では、配線（24）が存在することにより、
最上行に配置される画素は、第２行以下に配置される画
素と電気的にほぼ等価となり、信号電圧の書込み特性や
保持特性が同等になる。従って、その表示特性も同等に
なり、画面内表示の均一性が向上する。In this example, the presence of the wiring (24)
The pixels arranged in the uppermost row are substantially electrically equivalent to the pixels arranged in the second and subsequent rows, and the writing characteristics and the holding characteristics of the signal voltage are also equivalent. Therefore, the display characteristics are also equalized, and the uniformity of the screen display is improved.
なおこの実施例とは逆に、表示電極が次行の走査線
（Yj）と容量（22）を形成する場合には、最下行の次に
この発明の特徴である配線（24）を形成し、最下行に配
置される画素の容量（25）を設ける。また容量形成用の
配線（24）は、所定の電圧にほぼ固定されていなければ
ならないが、必ずしも接地されている必要ななく、例え
ば5Vという一定電圧でもよい。更に容量形成用の配線
（24）は、走査線（Yj）と同一の層により形成されてい
る必要はなく、形成される容量が他の画素と同等であれ
ば、走査線（Yj）とは表示電極に対し上下反対の位置関
係にあるものでもよいことは言うまでもない。Contrary to this embodiment, when the display electrode forms the capacitance (22) with the scanning line (Y j ) of the next row, the wiring (24) which is the feature of the present invention is formed next to the bottom row. Then, the capacity (25) of the pixel arranged in the bottom row is provided. Further, the wiring (24) for forming the capacitance has to be substantially fixed to a predetermined voltage, but it does not necessarily have to be grounded, and may have a constant voltage of 5 V, for example. Furthermore, the wiring (24) for forming the capacitance does not need to be formed in the same layer as the scanning line (Y j ), and if the formed capacitance is the same as that of the other pixels, the scanning line (Y j ) It is needless to say that the above may be vertically opposite to the display electrode.
［発明の効果］ この発明のアクティブマトリックス型液晶表示素子は
構造上、すべての画素の表示電極が走査線或いは所定の
電圧が印加された配線と容量を形成することができるの
で、全画面にわたって均一性の高い表示が可能になる。[Advantages of the Invention] The active matrix type liquid crystal display element of the present invention has a structure in which the display electrodes of all pixels can form a capacitance with a scanning line or a wiring to which a predetermined voltage is applied, so that it is uniform over the entire screen. Highly displayable.
第１図はこの発明の一実施例を示す等価回路図、第２図
はこの発明の配線付近の一例を示す平面図、第３図はこ
の発明の要部の一例を示す断面図、第４図は従来のアク
ティブマトリックス型液晶表示素子の一例を示す等価回
路図、第５図は従来のアクティブマトリックス型液晶表
示素子の要部の一例を示す平面図である。 （Yj）……走査線、 （Xi）……データ線、 （20……トランジスタ、 （21），（23），（46）……表示電極、 （22），（25）……容量、 （24）……配線、 （28），（52）……共通電極、 （29），（55）……液晶層、 （48）……アレイ基板、 （54）……対向基板。FIG. 1 is an equivalent circuit diagram showing an embodiment of the present invention, FIG. 2 is a plan view showing an example of the vicinity of wiring according to the present invention, and FIG. 3 is a sectional view showing an example of a main part of the present invention. FIG. 5 is an equivalent circuit diagram showing an example of a conventional active matrix type liquid crystal display element, and FIG. 5 is a plan view showing an example of a main part of the conventional active matrix type liquid crystal display element. (Y j ) ... scan line, (X i ) ... data line, (20 ... transistor, (21), (23), (46) ... display electrodes, (22), (25) ... capacitance , (24) …… wiring, (28), (52) …… common electrode, (29), (55) …… liquid crystal layer, (48) …… array substrate, (54) …… counter substrate.
Claims (3)
トランジスタをスイッチ素子として有する画素をマトリ
ックス状に配置し且つ前記画素内の表示電極が前行或い
は次行の前記走査線と容量を形成する構成のアレイ基板
と、共通電極が形成された対向基板との間に液晶層を挟
持してなるアクティブマトリックス型液晶表示素子にお
いて、最上行或いは最下行に配置される前記画素の表示
電極が前記走査線とは異なり且つ所定の電圧を印加した
配線と容量を形成してなることを特徴とするアクティブ
マトリックス型液晶表示素子。1. Pixels having transistors formed as intersections of scanning lines and data lines as switching elements are arranged in a matrix, and display electrodes in the pixels have a capacitance with the scanning lines in the preceding row or the following row. In an active matrix type liquid crystal display element in which a liquid crystal layer is sandwiched between an array substrate having a structure to be formed and a counter substrate on which a common electrode is formed, the display electrodes of the pixels arranged in the uppermost row or the lowermost row are An active matrix type liquid crystal display device, characterized in that a capacitance is formed with a wiring different from the scanning line and to which a predetermined voltage is applied.
形成し、最上行に配置された前記画素の表示電極は更に
上部に形成された前記配線と容量を形成することを特徴
とする特許請求の範囲第１項記載のアクティブマトリッ
クス型液晶表示素子。2. The display electrode forms a capacitance with the scanning line in the previous row, and the display electrode of the pixel arranged in the uppermost row forms a capacitance with the wiring formed further above. The active matrix type liquid crystal display element according to claim 1.
形成し、最下行に配置された前記画素の表示電極は更に
下部に形成された前記配線と容量を形成することを特徴
とする特許請求の範囲第１項記載のアクティブマトリッ
クス型液晶表示素子。3. The display electrode forms a capacitance with the scanning line in the next row, and the display electrode of the pixel arranged in the lowermost row forms a capacitance with the wiring formed further below. The active matrix type liquid crystal display element according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042986A JP2523587B2 (en) | 1987-02-27 | 1987-02-27 | Active matrix type liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042986A JP2523587B2 (en) | 1987-02-27 | 1987-02-27 | Active matrix type liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63210823A JPS63210823A (en) | 1988-09-01 |
| JP2523587B2 true JP2523587B2 (en) | 1996-08-14 |
Family
ID=12651357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62042986A Expired - Lifetime JP2523587B2 (en) | 1987-02-27 | 1987-02-27 | Active matrix type liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523587B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2660528B2 (en) * | 1988-02-03 | 1997-10-08 | 株式会社日立製作所 | Driving method of liquid crystal display device |
| DE69022010T2 (en) | 1989-12-22 | 1996-04-18 | Philips Electronics Nv | Electro-optical display device with active matrix and storage capacitors and color projection apparatus using the same. |
| US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| JP3256730B2 (en) | 1996-04-22 | 2002-02-12 | シャープ株式会社 | Liquid crystal display device and driving method thereof |
| KR100720084B1 (en) * | 1998-12-24 | 2007-12-07 | 삼성전자주식회사 | Thin film transistor substrate for liquid crystal display |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220176A (en) * | 1982-06-17 | 1983-12-21 | シャープ株式会社 | Liquid crystal display |
| JPS59116685A (en) * | 1982-12-23 | 1984-07-05 | セイコーインスツルメンツ株式会社 | Image display |
| JPS60230118A (en) * | 1984-04-27 | 1985-11-15 | Seiko Instr & Electronics Ltd | Storage capacity incorporated type liquid crystal display device |
| JPS6210619A (en) * | 1985-07-09 | 1987-01-19 | Seiko Epson Corp | Active matrix panel |
-
1987
- 1987-02-27 JP JP62042986A patent/JP2523587B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220176A (en) * | 1982-06-17 | 1983-12-21 | シャープ株式会社 | Liquid crystal display |
| JPS59116685A (en) * | 1982-12-23 | 1984-07-05 | セイコーインスツルメンツ株式会社 | Image display |
| JPS60230118A (en) * | 1984-04-27 | 1985-11-15 | Seiko Instr & Electronics Ltd | Storage capacity incorporated type liquid crystal display device |
| JPS6210619A (en) * | 1985-07-09 | 1987-01-19 | Seiko Epson Corp | Active matrix panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63210823A (en) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE40771E1 (en) | Liquid crystal display device and method of driving the same | |
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| JP5351498B2 (en) | Liquid crystal display device and driving method thereof | |
| JP3349935B2 (en) | Active matrix type liquid crystal display | |
| US7129923B2 (en) | Active matrix display device | |
| JP3069930B2 (en) | Liquid crystal display | |
| JPS647391B2 (en) | ||
| CN105093740A (en) | Array substrate, liquid crystal display panel and liquid crystal display device with liquid crystal display panel | |
| JPH05188395A (en) | Liquid crystal display element | |
| JPH052969B2 (en) | ||
| CN100399119C (en) | display screen | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| JP2004145346A (en) | Liquid crystal display device and method for manufacturing the same | |
| JP3512675B2 (en) | Thin film transistor array | |
| CN113805392A (en) | Display substrate, display panel and manufacturing method of display substrate | |
| JPH0713196A (en) | Active matrix type liquid crystal display device | |
| US5748268A (en) | Quasi-tiled active matrix display | |
| JP2523587B2 (en) | Active matrix type liquid crystal display device | |
| JP3049588B2 (en) | Thin film transistor liquid crystal display | |
| JP2003075869A (en) | Plane display element | |
| JP3157186B2 (en) | Active matrix type liquid crystal display | |
| JPH09243999A (en) | Liquid crystal display device | |
| JPH05341313A (en) | Active matrix type liquid crystal display element | |
| JP3158587B2 (en) | Thin film transistor panel | |
| JP3089675B2 (en) | Thin film field effect transistor driven liquid crystal display element array and driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |