JPH07321862A - ディジタル変調波復調装置 - Google Patents
ディジタル変調波復調装置Info
- Publication number
- JPH07321862A JPH07321862A JP6111243A JP11124394A JPH07321862A JP H07321862 A JPH07321862 A JP H07321862A JP 6111243 A JP6111243 A JP 6111243A JP 11124394 A JP11124394 A JP 11124394A JP H07321862 A JPH07321862 A JP H07321862A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- output
- frequency
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 移動体通信，ＡＴＶ，衛星通信等の民生用機
器として汎用性のある、ディジタル検波処理形復調回路
を提供する。 【構成】 ディジタル化された変調波信号は、ラッチ回
路９，１０により２系列に分配される。ラッチ回路９に
は、クロック４Ｆsymの１／２の周波数が供給され、ラ
ッチ回路１０には、２Ｆsymに比較して位相が１８０度
異なる反転クロックが供給される。各ラッチ回路９，１
０の出力は、＋１，−１を乗算する乗算回路１１，１
２，１３，１４に入力される。乗算された信号は、デー
タセレクタ回路１５，１６入力され、同一の周波数特性
を有するディジタルチャネルフィルタ１７，１８へ供給
される。ここでは、要求されるスペクトラムにディジタ
ルデータを整形する。片方のディジタルチャネルフィル
タの出力は、補間回路１９に供給され、１クロック前の
データとの平均をとり補間信号が形成出力される。
器として汎用性のある、ディジタル検波処理形復調回路
を提供する。 【構成】 ディジタル化された変調波信号は、ラッチ回
路９，１０により２系列に分配される。ラッチ回路９に
は、クロック４Ｆsymの１／２の周波数が供給され、ラ
ッチ回路１０には、２Ｆsymに比較して位相が１８０度
異なる反転クロックが供給される。各ラッチ回路９，１
０の出力は、＋１，−１を乗算する乗算回路１１，１
２，１３，１４に入力される。乗算された信号は、デー
タセレクタ回路１５，１６入力され、同一の周波数特性
を有するディジタルチャネルフィルタ１７，１８へ供給
される。ここでは、要求されるスペクトラムにディジタ
ルデータを整形する。片方のディジタルチャネルフィル
タの出力は、補間回路１９に供給され、１クロック前の
データとの平均をとり補間信号が形成出力される。
Description
【０００１】
【産業上の利用分野】本発明は、衛星通信，衛星放送，
地上通信及び地上放送等において利用されるものであ
り、特にディジタル直交変調波の復調装置に関するもの
である。
地上通信及び地上放送等において利用されるものであ
り、特にディジタル直交変調波の復調装置に関するもの
である。
【０００２】
【従来の技術】通信ニ−ズの増大や通信技術の発展に伴
い種々の通信システムが開発されており、その中でも映
像信号及び音声信号等を伝送するシステムにおいては、
高品質な伝送及び周波数利用効率の向上に有効なディジ
タル変調技術がある。
い種々の通信システムが開発されており、その中でも映
像信号及び音声信号等を伝送するシステムにおいては、
高品質な伝送及び周波数利用効率の向上に有効なディジ
タル変調技術がある。
【０００３】従来から、地上ディジタルマイクロ波通信
等では周波数利用効率の良い１６ＱＡＭ（１６値直交振
幅変調）、３２ＱＡＭ（３２値直交振幅変調）、６４Ｑ
ＡＭ（６４値直交振幅変調）などの多値直交振幅変調が
用いられており、また衛星通信ではＱＰＳＫ（４相位相
変調）方式等が、一般に用いられてきた。
等では周波数利用効率の良い１６ＱＡＭ（１６値直交振
幅変調）、３２ＱＡＭ（３２値直交振幅変調）、６４Ｑ
ＡＭ（６４値直交振幅変調）などの多値直交振幅変調が
用いられており、また衛星通信ではＱＰＳＫ（４相位相
変調）方式等が、一般に用いられてきた。
【０００４】近年このディジタル伝送技術が、移動体通
信やＡＴＶ（アドバンストテレビジョン）等民生用とし
ても多く利用されるようになり、高品質信号伝送特性及
び周波数利用効率や他メディアとの融合性に優れている
点から見ても、今後ますます普及すると考えられる。民
生用のシステムとしては、ハ−ドウエア構成が簡単で規
模が小さいこと，調整箇所，温度ドリフト等が少なくＩ
Ｃ化に適したものであることが、最も重要なことであ
る。
信やＡＴＶ（アドバンストテレビジョン）等民生用とし
ても多く利用されるようになり、高品質信号伝送特性及
び周波数利用効率や他メディアとの融合性に優れている
点から見ても、今後ますます普及すると考えられる。民
生用のシステムとしては、ハ−ドウエア構成が簡単で規
模が小さいこと，調整箇所，温度ドリフト等が少なくＩ
Ｃ化に適したものであることが、最も重要なことであ
る。
【０００５】図７は、ディジタル信号処理技術を用いた
従来の復調回路ブロック図である。入力端子３０に入力
された変調波は二つに分配されて、同相検波器３１、直
交検波器３２に入力される。局部発振器３４の信号（以
下、局発と略称する）は、０度位相の局発として、さら
に９０度位相器３３に入力されて９０度位相の局発にな
り、それぞれ検波器３１，３２に入力される。検波器で
は、入力変調波信号を局発からの信号と乗算処理してベ
−スバンドに周波数変換する。検波器３１，３２の直交
検波出力はそれぞれアンプ，バッファ回路３５、３６を
通過して、アナログ低域通過フィルタ３７，３８に入力
され、検波出力の高調波成分が除去される。アナログ低
域通過フィルタ３７，３８の出力は、アンプ，バッファ
回路３９，４０を通過して、Ａ／Ｄ変換器４１，４２に
入力される。Ａ／Ｄ変換器４１，４２でサンプルクロッ
ク発生回路４３からのサンプルクロックで標本化され、
ディジタル信号に変換される。このサンプルクロック速
度は、入力変調波信号の占有帯域幅の少なくとも２倍以
上の速さであり、通常は４倍以上に高速なものである。
さらにディジタル化された検波出力は、同一の周波数伝
達特性を有するディジタルチャネルフィルタ４４，４５
にそれぞれ入力され、スペクトル整形される。これらの
ディジタルチャネルフィルタは、ディジタルデ−タ伝送
における符号間干渉防止に要求される伝送特性を形成す
るフィルタであり、一般にロ−ルオフフィルタと呼ばれ
る。このフィルタは送信側のフィルタ特性と組み合わさ
れたときに、所望の特性が得られるように設計されてい
る。故に、ディジタルチャネルフィルタ４４，４５の出
力で、各検波出力はアイ開口率が大きくなるようにスペ
クトル整形される。スペクトル整形されたディジタル検
波出力は、復調回路４６に入力される。復調回路４６で
Ｉチャネルデ−タ、Ｑチャネルデ−タを復調して出力す
る。
従来の復調回路ブロック図である。入力端子３０に入力
された変調波は二つに分配されて、同相検波器３１、直
交検波器３２に入力される。局部発振器３４の信号（以
下、局発と略称する）は、０度位相の局発として、さら
に９０度位相器３３に入力されて９０度位相の局発にな
り、それぞれ検波器３１，３２に入力される。検波器で
は、入力変調波信号を局発からの信号と乗算処理してベ
−スバンドに周波数変換する。検波器３１，３２の直交
検波出力はそれぞれアンプ，バッファ回路３５、３６を
通過して、アナログ低域通過フィルタ３７，３８に入力
され、検波出力の高調波成分が除去される。アナログ低
域通過フィルタ３７，３８の出力は、アンプ，バッファ
回路３９，４０を通過して、Ａ／Ｄ変換器４１，４２に
入力される。Ａ／Ｄ変換器４１，４２でサンプルクロッ
ク発生回路４３からのサンプルクロックで標本化され、
ディジタル信号に変換される。このサンプルクロック速
度は、入力変調波信号の占有帯域幅の少なくとも２倍以
上の速さであり、通常は４倍以上に高速なものである。
さらにディジタル化された検波出力は、同一の周波数伝
達特性を有するディジタルチャネルフィルタ４４，４５
にそれぞれ入力され、スペクトル整形される。これらの
ディジタルチャネルフィルタは、ディジタルデ−タ伝送
における符号間干渉防止に要求される伝送特性を形成す
るフィルタであり、一般にロ−ルオフフィルタと呼ばれ
る。このフィルタは送信側のフィルタ特性と組み合わさ
れたときに、所望の特性が得られるように設計されてい
る。故に、ディジタルチャネルフィルタ４４，４５の出
力で、各検波出力はアイ開口率が大きくなるようにスペ
クトル整形される。スペクトル整形されたディジタル検
波出力は、復調回路４６に入力される。復調回路４６で
Ｉチャネルデ−タ、Ｑチャネルデ−タを復調して出力す
る。
【０００６】
【発明が解決しようとする課題】しかしながら従来の構
成では、変調波入力端子３０から同相，直交検波器３
１，３２，アンプ，バッファ回路３５，３６，３９，４
０低域通過フィルタ３７，３８，Ａ／Ｄ変換器４１，４
２まで同相、直交系の２系列の直交検波処理までは、全
てアナログ信号処理で行われる。アナログ信号処理で用
いられる、能動素子（トランジスタ、ダイオ−ド、演算
増幅器等）は、温度ドリフト、経年変化、電源電圧変動
等の影響を受けやすく、安定性の問題では不十分であっ
た。またアナログ信号処理回路を同相、直交の２系列に
用いているため初期調整箇所も多くコスト的にも高いも
のであり、ＩＣ化にも十分に適したものではなく民生用
の復調装置として用いるには問題が多かった。
成では、変調波入力端子３０から同相，直交検波器３
１，３２，アンプ，バッファ回路３５，３６，３９，４
０低域通過フィルタ３７，３８，Ａ／Ｄ変換器４１，４
２まで同相、直交系の２系列の直交検波処理までは、全
てアナログ信号処理で行われる。アナログ信号処理で用
いられる、能動素子（トランジスタ、ダイオ−ド、演算
増幅器等）は、温度ドリフト、経年変化、電源電圧変動
等の影響を受けやすく、安定性の問題では不十分であっ
た。またアナログ信号処理回路を同相、直交の２系列に
用いているため初期調整箇所も多くコスト的にも高いも
のであり、ＩＣ化にも十分に適したものではなく民生用
の復調装置として用いるには問題が多かった。
【０００７】本発明の目的は、上記従来の問題点を解決
して、移動体通信，ＡＴＶ，衛星通信等の民生用機器と
して汎用性のある、ディジタル検波処理形復調回路を提
供することにある。
して、移動体通信，ＡＴＶ，衛星通信等の民生用機器と
して汎用性のある、ディジタル検波処理形復調回路を提
供することにある。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明のディジタル変調波復調装置は、入力される
ディジタル変調波信号を局部発振器からの局部発振信号
と乗算することにより、シンボル周波数と変調波の中心
周波数が略等しくなる変調波出力を得る周波数変換手段
と、前記周波数変換手段の変調波出力の高調波成分を除
去するフィルタ手段と、入力変調波のシンボル周波数よ
り４倍高速であるクロックを発生するクロック発生手段
と、前記フィルタ手段の出力を前記シンボル周波数の４
倍のクロックでインターリーブ形のＩ，Ｑディジタルデ
ータとして出力するアナログディジタル変換手段と、前
記アナログディジタル変換手段の出力をＩ，Ｑデータに
分離出力する分離手段と、前記Ｉ，Ｑデータにそれぞれ
＋１，−１を乗算する乗算手段と、前記乗算手段の出力
信号をセレクトスイッチするセレクトスイッチ手段と、
前記セレクトスイッチ手段の出力が供給されＩ，Ｑデー
タのスペクトル整形を行うディジタルチャネルフィルタ
手段と、片方のディジタルチャネルフィルタの出力信号
の補間信号を形成出力する補間手段と、この補間手段の
出力信号の振幅レベル値を制御するレベル調整手段と、
このレベル調整手段の出力信号と他の一方のディジタル
チャネルフィルタ出力とのタイミングを一致させるタイ
ミング制御手段と、前記タイミング制御手段の出力信号
が供給され位相誤差検出及び波形整形を行う波形等化手
段と、前記波形等化手段の出力信号が入力されデータ識
別を行う手段を備えて構成することを特徴とする。
に、本発明のディジタル変調波復調装置は、入力される
ディジタル変調波信号を局部発振器からの局部発振信号
と乗算することにより、シンボル周波数と変調波の中心
周波数が略等しくなる変調波出力を得る周波数変換手段
と、前記周波数変換手段の変調波出力の高調波成分を除
去するフィルタ手段と、入力変調波のシンボル周波数よ
り４倍高速であるクロックを発生するクロック発生手段
と、前記フィルタ手段の出力を前記シンボル周波数の４
倍のクロックでインターリーブ形のＩ，Ｑディジタルデ
ータとして出力するアナログディジタル変換手段と、前
記アナログディジタル変換手段の出力をＩ，Ｑデータに
分離出力する分離手段と、前記Ｉ，Ｑデータにそれぞれ
＋１，−１を乗算する乗算手段と、前記乗算手段の出力
信号をセレクトスイッチするセレクトスイッチ手段と、
前記セレクトスイッチ手段の出力が供給されＩ，Ｑデー
タのスペクトル整形を行うディジタルチャネルフィルタ
手段と、片方のディジタルチャネルフィルタの出力信号
の補間信号を形成出力する補間手段と、この補間手段の
出力信号の振幅レベル値を制御するレベル調整手段と、
このレベル調整手段の出力信号と他の一方のディジタル
チャネルフィルタ出力とのタイミングを一致させるタイ
ミング制御手段と、前記タイミング制御手段の出力信号
が供給され位相誤差検出及び波形整形を行う波形等化手
段と、前記波形等化手段の出力信号が入力されデータ識
別を行う手段を備えて構成することを特徴とする。
【０００９】
【作用】前記の如く構成される本発明の復調回路の作用
について説明する。
について説明する。
【００１０】本発明のディジタル変調波復調装置は、ま
ず変調波入力信号を局発から発振周波数信号を乗算する
ことにより、変換されたベースバンド変調波信号の中心
周波数とシンボル周波数とが一致するように動作する。
その変換出力を変調波信号の中心周波数に等しいシンボ
ル周波数の４倍高速の周波数４Ｆsymでサンプリングし
てディジタル信号に変換する。ディジタル信号に変換さ
れたデータは、１／２変換周波数２Ｆsymのタイミング
とそれより１８０度位相の異なる２Ｆsymの反転タイミ
ングでラッチして２系列に分配される。さらに２系列の
ラッチされた信号にそれぞれ＋１，−１の乗算を行う。
乗算された信号は、セレクトスイッチ手段により、スイ
ッチされてディジタルチャネルフィルタに供給さる。さ
らに片方のディジタルチャネルフィルタの出力信号の補
間信号を形成し及び振幅レベルを調整することにより、
他の一方のディジタルチャネルフィルタ出力信号との振
幅値とタイミングを一致させる。このことにより同相
（Ｉ）、直交（Ｑ）検波を行う。
ず変調波入力信号を局発から発振周波数信号を乗算する
ことにより、変換されたベースバンド変調波信号の中心
周波数とシンボル周波数とが一致するように動作する。
その変換出力を変調波信号の中心周波数に等しいシンボ
ル周波数の４倍高速の周波数４Ｆsymでサンプリングし
てディジタル信号に変換する。ディジタル信号に変換さ
れたデータは、１／２変換周波数２Ｆsymのタイミング
とそれより１８０度位相の異なる２Ｆsymの反転タイミ
ングでラッチして２系列に分配される。さらに２系列の
ラッチされた信号にそれぞれ＋１，−１の乗算を行う。
乗算された信号は、セレクトスイッチ手段により、スイ
ッチされてディジタルチャネルフィルタに供給さる。さ
らに片方のディジタルチャネルフィルタの出力信号の補
間信号を形成し及び振幅レベルを調整することにより、
他の一方のディジタルチャネルフィルタ出力信号との振
幅値とタイミングを一致させる。このことにより同相
（Ｉ）、直交（Ｑ）検波を行う。
【００１１】
（実施例１）以下、本発明の第１の実施例のディジタル
変調波復調装置の実施例を図面を参照して説明する。
変調波復調装置の実施例を図面を参照して説明する。
【００１２】図１は本発明の第１の実施例におけるディ
ジタル変調波復調装置のブロック図である。入力端子１
に入力されたディジタル変調波信号は、ミキサ回路２の
一方の入力端子に入力され、局部発振器６からの発振周
波数信号が他方の入力端子に入力されることによって、
ベースバンド変調波信号に周波数変換される。周波数変
換された信号は、アンプ，バッファ回路３を通り高域の
成分を除去するために低域通過フィルタ４に入力され、
低域通過フィルタ４の出力は、バッファ，アンプ回路５
でゲイン整形される。ゲイン整形された変調波信号は、
Ａ／Ｄ変換器７に入力され、ディジタルデータに変換さ
れる。Ａ／Ｄ変換器７には、サンプリングクロック発振
器８からベースバンドへ変換された変調波の中心周波数
Ｆcと等しいシンボル周波数Ｆsymの４倍の速度である４
Ｆsymのクロック信号が供給される。ディジタル化され
た変調波信号は、ラッチ回路９，１０により２系列
（Ｉ，Ｑ）に分配される。ラッチ回路９には、クロック
４Ｆsymの１／２の周波数２Ｆsymクロックが供給され、
ラッチ回路１０には、２Ｆsymに比較して位相が１８０
度異なる反転クロックが供給される。各ラッチ回路９，
１０の出力は、それぞれ＋１，−１を乗算する乗算回路
１１，１２，１３，１４に入力される。＋１，−１を乗
算された信号は、言い替えれば符号反転された信号とラ
ッチされた元の信号とを、２Ｆsymの周波数で交互にス
イッチするデータセレクタ回路１５，１６入力され 同
一の周波数特性を有するディジタルチャネルフィルタ１
７，１８へ供給される。ディジタルチャネルフィルタで
は、要求されるスペクトラムにディジタルデータを整形
する。片方のディジタルチャネルフィルタの出力は、補
間回路１９に供給され、１クロック前のデータとの平均
をとり補間信号が形成出力される。補間回路の構成は図
１１に示す。補間信号は、レベル調整回路２０に入力さ
れて振幅値が制御される。
ジタル変調波復調装置のブロック図である。入力端子１
に入力されたディジタル変調波信号は、ミキサ回路２の
一方の入力端子に入力され、局部発振器６からの発振周
波数信号が他方の入力端子に入力されることによって、
ベースバンド変調波信号に周波数変換される。周波数変
換された信号は、アンプ，バッファ回路３を通り高域の
成分を除去するために低域通過フィルタ４に入力され、
低域通過フィルタ４の出力は、バッファ，アンプ回路５
でゲイン整形される。ゲイン整形された変調波信号は、
Ａ／Ｄ変換器７に入力され、ディジタルデータに変換さ
れる。Ａ／Ｄ変換器７には、サンプリングクロック発振
器８からベースバンドへ変換された変調波の中心周波数
Ｆcと等しいシンボル周波数Ｆsymの４倍の速度である４
Ｆsymのクロック信号が供給される。ディジタル化され
た変調波信号は、ラッチ回路９，１０により２系列
（Ｉ，Ｑ）に分配される。ラッチ回路９には、クロック
４Ｆsymの１／２の周波数２Ｆsymクロックが供給され、
ラッチ回路１０には、２Ｆsymに比較して位相が１８０
度異なる反転クロックが供給される。各ラッチ回路９，
１０の出力は、それぞれ＋１，−１を乗算する乗算回路
１１，１２，１３，１４に入力される。＋１，−１を乗
算された信号は、言い替えれば符号反転された信号とラ
ッチされた元の信号とを、２Ｆsymの周波数で交互にス
イッチするデータセレクタ回路１５，１６入力され 同
一の周波数特性を有するディジタルチャネルフィルタ１
７，１８へ供給される。ディジタルチャネルフィルタで
は、要求されるスペクトラムにディジタルデータを整形
する。片方のディジタルチャネルフィルタの出力は、補
間回路１９に供給され、１クロック前のデータとの平均
をとり補間信号が形成出力される。補間回路の構成は図
１１に示す。補間信号は、レベル調整回路２０に入力さ
れて振幅値が制御される。
【００１３】さらに、ラッチ回路２１，２２では、補間
及びレベル調整されたデータと他の一方のディジタルチ
ャネルフィルタ出力のタイミングをシンボル周波数（速
度）に一致させる。タイミングをシンボル周波数に一致
させられた２系列の信号は、波形等化器２３に入力され
る。波形等化器では、位相誤差検出と波形整形され、デ
ータ識別を行う、判定器２４に供給される。判定器２４
から復調データとして出力端子２５に出力される。
及びレベル調整されたデータと他の一方のディジタルチ
ャネルフィルタ出力のタイミングをシンボル周波数（速
度）に一致させる。タイミングをシンボル周波数に一致
させられた２系列の信号は、波形等化器２３に入力され
る。波形等化器では、位相誤差検出と波形整形され、デ
ータ識別を行う、判定器２４に供給される。判定器２４
から復調データとして出力端子２５に出力される。
【００１４】以下、上記構成のディジタル変調波復調装
置の動作について説明する。ミキサ回路２に入力された
変調波信号は、局部発振器６からの発振周波数信号によ
りベースバンド変調波に周波数変換される。ここで局部
発振器の発振周波数は、ベースバンドへ変換された変調
波の中心周波数（Ｆc）とシンボル周波数（Ｆsym）と
が、一致するように設定されている。図８（ａ）に示す
ように例えば、入力変調波が中間周波４１ＭＨZ〜４７
ＭＨZの帯域でシンボル周波数５．０ＭＨZの信号を変調
しているとき、局部発振器６の発振周波数は、４９．０
ＭＨZに設定することになる。ベースバンドへの周波数
変換後は、同図（ｂ）に示すように変調波の中心周波数
は、５．０ＭＨZとなりシンボル周波数（速度）と一致
する。周波数変換された変調波信号は、ミキサ回路２等
で発生した高域成分とノイズ等を除去するために、低域
通過フィルタ４に供給される。周波数変換された変調波
信号は、アンプ，バッファ回路３で振幅整形される。そ
して低域通過フィルタ４で帯域制限されてアンプ，バッ
ファ回路５に入力され、Ａ／Ｄ変換器７に適合する振幅
に形成されて、Ａ／Ｄ変換器に供給される。
置の動作について説明する。ミキサ回路２に入力された
変調波信号は、局部発振器６からの発振周波数信号によ
りベースバンド変調波に周波数変換される。ここで局部
発振器の発振周波数は、ベースバンドへ変換された変調
波の中心周波数（Ｆc）とシンボル周波数（Ｆsym）と
が、一致するように設定されている。図８（ａ）に示す
ように例えば、入力変調波が中間周波４１ＭＨZ〜４７
ＭＨZの帯域でシンボル周波数５．０ＭＨZの信号を変調
しているとき、局部発振器６の発振周波数は、４９．０
ＭＨZに設定することになる。ベースバンドへの周波数
変換後は、同図（ｂ）に示すように変調波の中心周波数
は、５．０ＭＨZとなりシンボル周波数（速度）と一致
する。周波数変換された変調波信号は、ミキサ回路２等
で発生した高域成分とノイズ等を除去するために、低域
通過フィルタ４に供給される。周波数変換された変調波
信号は、アンプ，バッファ回路３で振幅整形される。そ
して低域通過フィルタ４で帯域制限されてアンプ，バッ
ファ回路５に入力され、Ａ／Ｄ変換器７に適合する振幅
に形成されて、Ａ／Ｄ変換器に供給される。
【００１５】図９は、Ａ／Ｄ変換器７での入力変調波の
サンプリングポイントとラッチ回路９，１０の動作を示
すタイミング波形である。図９（Ｘ）は、Ａ／Ｄ変換器
７に入力される変調入力アナログ信号である。それぞれ
位相が９０度異なるＩ，Ｑ（同相，直交）信号波形が合
成されて入力されるが、ここでは概念的に位相が互いに
９０度異なる、正弦波信号で示す。図９（Ｊ）は、サン
プリングクロック発生器８からＡ／Ｄ変換器７に供給さ
れる４Ｆsymのクロック波形である。ベースバンド変換
後の変調波中心周波数と、シンボル周波数（Ｆsym）と
は一致する周波数である。ここで、４Ｆsymクロックの
立ち上がりエッジでサンプリングすると、Ｉ信号波形に
ついては、図９（Ｘ）のａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，
ｈのポイント、Ｑ信号波形については、ｉ，ｊ，ｋ，
ｌ，ｍ，ｎ，ｏ，ｐのポイントをサンプリングすること
になる。サンプリングされたデータは、ラッチ回路９，
１０に供給される。ラッチ回路９では、４Ｆsymクロッ
クから作られた図９（Ｋ）に示す、２Ｆsymクロックが
供給され、立ち上がりエッジでラッチすることによりＩ
信号波形ｂ，ｄ，ｆ，ｈのポイントをラッチすることに
なり、ラッチデータは、図９（Ｍ）に示すようにＩ
（ｂ），Ｉ（ｄ），Ｉ（ｆ），Ｉ（ｈ）のようなデータ
列信号になる。ラッチ回路１０には、２Ｆsymの反転ク
ロックが図９（Ｌ）に示すクロックが供給され立ち上が
りエッジでラッチすることにより、Ｑ信号波形のｉ，
ｋ，ｍ，ｏのポイントをラッチすることになり、ラッチ
データは、図９（Ｎ）に示すようにＱ（ｉ），Ｑ
（ｋ），Ｑ（ｍ），Ｑ（ｏ）のようなデータ列信号にな
る。互いに直交された２系列の信号にラッチ分離された
データは、＋１，−１の乗算器１１，１２，１３，１４
で符号変換される。ここで、＋１を乗算することは、デ
ータ値は元のままであり、−１を乗算することは符号を
反転することである。符号変換されたデータは、それぞ
れセレクトスイッチ回路１５，１６に供給され、２Ｆsy
mのクロックでスイッチされ出力される。セレクタ１５
の出力は、図９（Ｏ）のＩ（ｂ），−Ｉ（ｄ），Ｉ
（ｆ），−Ｉ（ｈ）に示すように＋１，−１の乗算結果
が交互に出力されるようにスイッチ出力される。セレク
タ１６の出力も同様に−Ｑ（ｉ），Ｑ（ｋ），−Ｑ
（ｍ），Ｑ（ｏ）の＋１，−１の乗算結果が交互に出力
される。前記ディジタル検波について説明する。
サンプリングポイントとラッチ回路９，１０の動作を示
すタイミング波形である。図９（Ｘ）は、Ａ／Ｄ変換器
７に入力される変調入力アナログ信号である。それぞれ
位相が９０度異なるＩ，Ｑ（同相，直交）信号波形が合
成されて入力されるが、ここでは概念的に位相が互いに
９０度異なる、正弦波信号で示す。図９（Ｊ）は、サン
プリングクロック発生器８からＡ／Ｄ変換器７に供給さ
れる４Ｆsymのクロック波形である。ベースバンド変換
後の変調波中心周波数と、シンボル周波数（Ｆsym）と
は一致する周波数である。ここで、４Ｆsymクロックの
立ち上がりエッジでサンプリングすると、Ｉ信号波形に
ついては、図９（Ｘ）のａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，
ｈのポイント、Ｑ信号波形については、ｉ，ｊ，ｋ，
ｌ，ｍ，ｎ，ｏ，ｐのポイントをサンプリングすること
になる。サンプリングされたデータは、ラッチ回路９，
１０に供給される。ラッチ回路９では、４Ｆsymクロッ
クから作られた図９（Ｋ）に示す、２Ｆsymクロックが
供給され、立ち上がりエッジでラッチすることによりＩ
信号波形ｂ，ｄ，ｆ，ｈのポイントをラッチすることに
なり、ラッチデータは、図９（Ｍ）に示すようにＩ
（ｂ），Ｉ（ｄ），Ｉ（ｆ），Ｉ（ｈ）のようなデータ
列信号になる。ラッチ回路１０には、２Ｆsymの反転ク
ロックが図９（Ｌ）に示すクロックが供給され立ち上が
りエッジでラッチすることにより、Ｑ信号波形のｉ，
ｋ，ｍ，ｏのポイントをラッチすることになり、ラッチ
データは、図９（Ｎ）に示すようにＱ（ｉ），Ｑ
（ｋ），Ｑ（ｍ），Ｑ（ｏ）のようなデータ列信号にな
る。互いに直交された２系列の信号にラッチ分離された
データは、＋１，−１の乗算器１１，１２，１３，１４
で符号変換される。ここで、＋１を乗算することは、デ
ータ値は元のままであり、−１を乗算することは符号を
反転することである。符号変換されたデータは、それぞ
れセレクトスイッチ回路１５，１６に供給され、２Ｆsy
mのクロックでスイッチされ出力される。セレクタ１５
の出力は、図９（Ｏ）のＩ（ｂ），−Ｉ（ｄ），Ｉ
（ｆ），−Ｉ（ｈ）に示すように＋１，−１の乗算結果
が交互に出力されるようにスイッチ出力される。セレク
タ１６の出力も同様に−Ｑ（ｉ），Ｑ（ｋ），−Ｑ
（ｍ），Ｑ（ｏ）の＋１，−１の乗算結果が交互に出力
される。前記ディジタル検波について説明する。
【００１６】ここで、搬送波再生とクロック再生が完全
に行われていると仮定する。図９（Ｘ）に示すＡ／Ｄ変
換器の入力ベースバンド変調波とサンプルポイントの位
相関係から、サンプルされたデータ値に０，１，０，−
１の値を順次乗算すれば検波できることがわかる。つま
り、Ｉ（同相）信号ラッチ回路９のデータＩ（ｂ），Ｉ
（ｄ），Ｉ（ｆ），Ｉ（ｈ）に＋１，−１を交互に乗算
すれば、Ｉ信号を検波できることになり、同じようにＱ
（直交）信号ラッチ回路１０のデータＱ（ｉ），Ｑ
（ｋ），Ｑ（ｍ），Ｑ（ｏ）にも＋１，−１を交互に乗
算することにより検波できる。よって、図３（Ｏ），
（Ｐ）に示すセレクタ回路のスイッチ出力は、ディジタ
ル検波されていることになる。ディジタル検波されたデ
ータは、それぞれディジタルチャネルフィルタ１７，１
８に入力されて、要求されるディジタル伝送における符
号間干渉防止の伝送特性にスペクトル整形される。ディ
ジタルチャネルフィルタ１７の出力は、補間回路１９に
供給される。補間回路１９では、１クロック前のデータ
との補間信号を形成してレベル調整回路２０へ出力す
る。レベル調整回路２０で、他の一方のデータとの振幅
値（Ｉ，Ｑの振幅値）が同じになるように制御されてラ
ッチ回路２１に出力する。
に行われていると仮定する。図９（Ｘ）に示すＡ／Ｄ変
換器の入力ベースバンド変調波とサンプルポイントの位
相関係から、サンプルされたデータ値に０，１，０，−
１の値を順次乗算すれば検波できることがわかる。つま
り、Ｉ（同相）信号ラッチ回路９のデータＩ（ｂ），Ｉ
（ｄ），Ｉ（ｆ），Ｉ（ｈ）に＋１，−１を交互に乗算
すれば、Ｉ信号を検波できることになり、同じようにＱ
（直交）信号ラッチ回路１０のデータＱ（ｉ），Ｑ
（ｋ），Ｑ（ｍ），Ｑ（ｏ）にも＋１，−１を交互に乗
算することにより検波できる。よって、図３（Ｏ），
（Ｐ）に示すセレクタ回路のスイッチ出力は、ディジタ
ル検波されていることになる。ディジタル検波されたデ
ータは、それぞれディジタルチャネルフィルタ１７，１
８に入力されて、要求されるディジタル伝送における符
号間干渉防止の伝送特性にスペクトル整形される。ディ
ジタルチャネルフィルタ１７の出力は、補間回路１９に
供給される。補間回路１９では、１クロック前のデータ
との補間信号を形成してレベル調整回路２０へ出力す
る。レベル調整回路２０で、他の一方のデータとの振幅
値（Ｉ，Ｑの振幅値）が同じになるように制御されてラ
ッチ回路２１に出力する。
【００１７】他方のディジタルチャネルフィルタ１８の
出力信号は、ラッチ回路２２に供給される。ラッチ回路
２１，２２は、シンボル周波数のＦsymのクロックで、
データをラッチしてＩ，Ｑデータのタイミングを一致さ
せる。図１０（Ｒ）にＩ信号ラッチタイミングｂ，ｄ，
ｆを示す。図１０（Ｓ）には、Ｉ信号ラッチデータより
補間されたデータタイミングｉ´，ｋ´，ｍ´を示す。
補間されたデータは、Ｑ信号のラッチタイミング図１０
（Ｔ）のｉ，ｋ，ｍと等しくなり、図１０（Ｕ）のシン
ボル周波数Ｆsymクロックの立ち上がりで、ラッチする
ことでＩ，Ｑデータ信号のタイミングを一致できる。シ
ンボル周波数（速度）でタイミングが一致したＩ，Ｑラ
ッチデータは、波形等化器２３に入力される。波形等化
器２３で位相誤差検出及び波形整形を行い判定器２４へ
出力する。判定器２４で復調データとして出力端子２５
へ出力する。
出力信号は、ラッチ回路２２に供給される。ラッチ回路
２１，２２は、シンボル周波数のＦsymのクロックで、
データをラッチしてＩ，Ｑデータのタイミングを一致さ
せる。図１０（Ｒ）にＩ信号ラッチタイミングｂ，ｄ，
ｆを示す。図１０（Ｓ）には、Ｉ信号ラッチデータより
補間されたデータタイミングｉ´，ｋ´，ｍ´を示す。
補間されたデータは、Ｑ信号のラッチタイミング図１０
（Ｔ）のｉ，ｋ，ｍと等しくなり、図１０（Ｕ）のシン
ボル周波数Ｆsymクロックの立ち上がりで、ラッチする
ことでＩ，Ｑデータ信号のタイミングを一致できる。シ
ンボル周波数（速度）でタイミングが一致したＩ，Ｑラ
ッチデータは、波形等化器２３に入力される。波形等化
器２３で位相誤差検出及び波形整形を行い判定器２４へ
出力する。判定器２４で復調データとして出力端子２５
へ出力する。
【００１８】（実施例２）図６は、本発明の第１の実施
例におけるディジタル変調波復調装置の他の実施例のブ
ロック図である。以下図面を参照して説明する。図６に
おいて、図１の回路と同一部分には同一符号をつけてい
る。図１に示した＋１，−１の乗算器１１，１２，１
３，１４とデータセレクタスイッチ回路１５，１６と同
じ機能をもたせたＲＯＭ２６，２７を配置した構成であ
り、その他の回路構成は、（実施例１）で説明した構成
と同じである。以下動作について説明する。
例におけるディジタル変調波復調装置の他の実施例のブ
ロック図である。以下図面を参照して説明する。図６に
おいて、図１の回路と同一部分には同一符号をつけてい
る。図１に示した＋１，−１の乗算器１１，１２，１
３，１４とデータセレクタスイッチ回路１５，１６と同
じ機能をもたせたＲＯＭ２６，２７を配置した構成であ
り、その他の回路構成は、（実施例１）で説明した構成
と同じである。以下動作について説明する。
【００１９】（実施例１）で説明した同一部分について
は省略する。２Ｆsymクロックでラッチ回路９でラッチ
されたデータ信号とシンボル周波数クロックＦsym信号
とが、ＲＯＭ２６に供給される。ＲＯＭ２６に入力され
たデータ信号タイミングとシンボル周波数Ｆsymクロッ
クのHigh，Lowの関係からデータを変換する。図１０
（Ｒ），（Ｕ）に示すラッチタイミングｂのときは、ク
ロックＦsymはLowである。よってラッチデータに＋１を
乗算する。すなわちデータをそのまま出力する。ラッチ
タイミングｄのときは、ＦsymクロックはHighより−１
を乗算する。すなわち、データの符号を反転して出力す
るようにプログラムされている。よって、ＲＯＭ２５に
入力される２Ｆsymクロックで動作するデータ信号は、
Ｆsymクロックとの関係で交互に＋１，−１を乗算する
ことと等価になり、ディジタル検波されることになる。
ＲＯＭ２７においても同様に、データ信号に＋１，−１
を乗算することになりＱ信号のディジタル検波を行う。
ラッチ回路１０のラッチタイミングｉ．ｋとラッチ回路
２８のＦsymのラッチタイミングは、Ｆsymクロックのエ
ッジにかかるるので、Ｆsymクロックを遅延させてエッ
ジにかからないようにする必要がある。また、ラッチデ
ータに＋１，−１を乗算するタイミングは、回路等の遅
延とシンボル周波数Ｆsymを構成する回路を考慮する
と、前記ＦsymのHigh、Lowの関係と反転しても動作原理
は変わらない。
は省略する。２Ｆsymクロックでラッチ回路９でラッチ
されたデータ信号とシンボル周波数クロックＦsym信号
とが、ＲＯＭ２６に供給される。ＲＯＭ２６に入力され
たデータ信号タイミングとシンボル周波数Ｆsymクロッ
クのHigh，Lowの関係からデータを変換する。図１０
（Ｒ），（Ｕ）に示すラッチタイミングｂのときは、ク
ロックＦsymはLowである。よってラッチデータに＋１を
乗算する。すなわちデータをそのまま出力する。ラッチ
タイミングｄのときは、ＦsymクロックはHighより−１
を乗算する。すなわち、データの符号を反転して出力す
るようにプログラムされている。よって、ＲＯＭ２５に
入力される２Ｆsymクロックで動作するデータ信号は、
Ｆsymクロックとの関係で交互に＋１，−１を乗算する
ことと等価になり、ディジタル検波されることになる。
ＲＯＭ２７においても同様に、データ信号に＋１，−１
を乗算することになりＱ信号のディジタル検波を行う。
ラッチ回路１０のラッチタイミングｉ．ｋとラッチ回路
２８のＦsymのラッチタイミングは、Ｆsymクロックのエ
ッジにかかるるので、Ｆsymクロックを遅延させてエッ
ジにかからないようにする必要がある。また、ラッチデ
ータに＋１，−１を乗算するタイミングは、回路等の遅
延とシンボル周波数Ｆsymを構成する回路を考慮する
と、前記ＦsymのHigh、Lowの関係と反転しても動作原理
は変わらない。
【００２０】（実施例３）ディジタル検波型復調回路に
おいて、Ａ／Ｄ変換器に入力される変調波がＤＣオフセ
ットをもつと、ディジタル検波されるＩ，Ｑ信号が正確
に再生されずデータ復調を誤ってしまう問題がある。こ
の問題を解決するディジタル変調波復調装置として、図
２にその復調装置の実施例を示す。以下図面を参照して
説明する。Ｉ，Ｑ両ディジタルチャネルフィルタ出力信
号に補間回路を用いて、さらに片方のチャネルの信号に
レベル調整回路を設け、Ｉ，Ｑ信号のタイミング制御回
路を配置した構成でありその他の回路構成は、前記実施
例の構成と同じである。図２において、既に述べたディ
ジタル変調波復調装置（図１）と同一部分には同一符号
をつけている。また、同一回路部分についての説明は省
略する。
おいて、Ａ／Ｄ変換器に入力される変調波がＤＣオフセ
ットをもつと、ディジタル検波されるＩ，Ｑ信号が正確
に再生されずデータ復調を誤ってしまう問題がある。こ
の問題を解決するディジタル変調波復調装置として、図
２にその復調装置の実施例を示す。以下図面を参照して
説明する。Ｉ，Ｑ両ディジタルチャネルフィルタ出力信
号に補間回路を用いて、さらに片方のチャネルの信号に
レベル調整回路を設け、Ｉ，Ｑ信号のタイミング制御回
路を配置した構成でありその他の回路構成は、前記実施
例の構成と同じである。図２において、既に述べたディ
ジタル変調波復調装置（図１）と同一部分には同一符号
をつけている。また、同一回路部分についての説明は省
略する。
【００２１】ディジタルチャネルフィルタ１７，１８の
両出力信号が補間回路１９，２００に供給されて、それ
ぞれ１クロック前のデータとの平均された補間信号が形
成される。そして、片方の補間信号がレベル調整回路２
０で振幅レベルがＩ，Ｑとも一致するように調整され
る。Ｉ，Ｑ信号ともタイミング一致するようにタイミン
グ制御回路２０１，２０２で制御されて、波形等化器２
３に出力する。
両出力信号が補間回路１９，２００に供給されて、それ
ぞれ１クロック前のデータとの平均された補間信号が形
成される。そして、片方の補間信号がレベル調整回路２
０で振幅レベルがＩ，Ｑとも一致するように調整され
る。Ｉ，Ｑ信号ともタイミング一致するようにタイミン
グ制御回路２０１，２０２で制御されて、波形等化器２
３に出力する。
【００２２】このように、Ｉ，Ｑ両チャネルの信号の補
間信号を構成することは、Ａ／Ｄ変換器７に入力される
変調波のＤＣオフセット成分を除去するこになり、さら
に振幅，タイミングとも一致したＩ，Ｑデータとして正
確にデータ復調ができる。
間信号を構成することは、Ａ／Ｄ変換器７に入力される
変調波のＤＣオフセット成分を除去するこになり、さら
に振幅，タイミングとも一致したＩ，Ｑデータとして正
確にデータ復調ができる。
【００２３】（実施例４）中心周波数がシンボル周波数
と等しくなるように周波数変換された変調波が、Ａ／Ｄ
変換器に入力されてシンボル周波数の４倍の速度で、サ
ンプリングしてディジタル処理を行うディジタル検波型
復調装置において、周波数変換された変調波のシンボル
周波数と中心周波数が一致しないとき、ディジタル直交
検波されるＩ，Ｑ信号が正確に再生されずデータ復調を
誤ってしまう問題がある。この問題を解決するディジタ
ル検波型復調装置として、図３にその復調装置を示す。
と等しくなるように周波数変換された変調波が、Ａ／Ｄ
変換器に入力されてシンボル周波数の４倍の速度で、サ
ンプリングしてディジタル処理を行うディジタル検波型
復調装置において、周波数変換された変調波のシンボル
周波数と中心周波数が一致しないとき、ディジタル直交
検波されるＩ，Ｑ信号が正確に再生されずデータ復調を
誤ってしまう問題がある。この問題を解決するディジタ
ル検波型復調装置として、図３にその復調装置を示す。
【００２４】以下、図面を参照して説明する。波形等化
器２３の位相誤差情報から所定の周波数誤差を検出して
制御信号を得て、乗算器３０５，３０６，３０７，３０
８にフィードバックする周波数制御ループを配置した構
成であり、その他の回路構成は、（実施例１）の構成と
同じである。図３において同一回路には、同一符号を付
けて説明は省略する。
器２３の位相誤差情報から所定の周波数誤差を検出して
制御信号を得て、乗算器３０５，３０６，３０７，３０
８にフィードバックする周波数制御ループを配置した構
成であり、その他の回路構成は、（実施例１）の構成と
同じである。図３において同一回路には、同一符号を付
けて説明は省略する。
【００２５】波形等化器２３で入力されるＩ，Ｑ信号に
より位相誤差情報が検出され、周波数誤差検出器３００
に供給される。周波数誤差検出器で所定の周波数との誤
差を検出して、周波数誤差信号をループフィルタ３０１
に出力する。ループフィルタで積分平滑化して周波数制
御信号を、数値制御発振器（ＮＣＯ）３０２へ出力す
る。数値制御発振器３０２で入力された周波数制御信号
から発振信号をサイン，コサイン特性変換器３０３，３
０４へ出力する。サイン，コサイン特性にデータ変換さ
れた信号は乗算器３０５，３０６，３０７，３０８へ入
力さる。
より位相誤差情報が検出され、周波数誤差検出器３００
に供給される。周波数誤差検出器で所定の周波数との誤
差を検出して、周波数誤差信号をループフィルタ３０１
に出力する。ループフィルタで積分平滑化して周波数制
御信号を、数値制御発振器（ＮＣＯ）３０２へ出力す
る。数値制御発振器３０２で入力された周波数制御信号
から発振信号をサイン，コサイン特性変換器３０３，３
０４へ出力する。サイン，コサイン特性にデータ変換さ
れた信号は乗算器３０５，３０６，３０７，３０８へ入
力さる。
【００２６】このように、乗算器では、ラッチデータと
サイン，コサインデータを乗算することにより、検波動
作と同時に周波数補正をおこなうことになり、安定した
Ｉ，Ｑデータ復調が行える。
サイン，コサインデータを乗算することにより、検波動
作と同時に周波数補正をおこなうことになり、安定した
Ｉ，Ｑデータ復調が行える。
【００２７】（実施例５）中心周波数がシンボル周波数
と等しくなるように周波数変換された変調波が、Ａ／Ｄ
変換器に入力されてシンボル周波数の４倍の速度で、サ
ンプリングしてディジタル直交検波処理を行うディジタ
ル検波型復調装置において、Ｉ，Ｑ信号の補間信号を構
成することによる、Ｉ，Ｑ信号の振幅値の変動を補正す
る復調装置を図４に示す。
と等しくなるように周波数変換された変調波が、Ａ／Ｄ
変換器に入力されてシンボル周波数の４倍の速度で、サ
ンプリングしてディジタル直交検波処理を行うディジタ
ル検波型復調装置において、Ｉ，Ｑ信号の補間信号を構
成することによる、Ｉ，Ｑ信号の振幅値の変動を補正す
る復調装置を図４に示す。
【００２８】位相差９０度異なるＩ，Ｑ信号に分離出力
した片方の信号に＋１，−１を乗算し、他の一方の信号
には、データ判定器２４からの制御信号により係数制御
回路４００で形成する係数制御信号を乗算器４０１，４
０２へフィードバックするループを構成する。図４にお
いて、上述した回路と同一回路には、同一符号をつけ説
明は省略する。
した片方の信号に＋１，−１を乗算し、他の一方の信号
には、データ判定器２４からの制御信号により係数制御
回路４００で形成する係数制御信号を乗算器４０１，４
０２へフィードバックするループを構成する。図４にお
いて、上述した回路と同一回路には、同一符号をつけ説
明は省略する。
【００２９】波形等化器からの信号によりデータ復調す
る判定器２４で所定のデータとの振幅誤差成分を検出し
て、係数制御回路４００へ出力する。係数制御回路で、
振幅誤差情報から補正係数を形成して乗算器４０１，４
０２へ出力する。補正係数とラッチ回路９，からの信号
を乗算器４０１，４０２で乗算することによりディジタ
ル検波動作を行うと同時に振幅レベル制御を行い、Ｉ，
Ｑ信号のレベルを一致させることが出来る。このことに
より安定してＩ，Ｑ信号の復調が正確に行える。
る判定器２４で所定のデータとの振幅誤差成分を検出し
て、係数制御回路４００へ出力する。係数制御回路で、
振幅誤差情報から補正係数を形成して乗算器４０１，４
０２へ出力する。補正係数とラッチ回路９，からの信号
を乗算器４０１，４０２で乗算することによりディジタ
ル検波動作を行うと同時に振幅レベル制御を行い、Ｉ，
Ｑ信号のレベルを一致させることが出来る。このことに
より安定してＩ，Ｑ信号の復調が正確に行える。
【００３０】（実施例６）中心周波数がシンボル周波数
と等しくなるように周波数変換された変調波が、Ａ／Ｄ
変換器に入力されてシンボル周波数の４倍の速度で、サ
ンプリングしてディジタル直交検波処理を行うディジタ
ル直交検波型復調装置において、Ａ／Ｄ変換以後は、２
系列で信号処理を行うため回路規模が大きくなる問題が
ある。この問題を解決する復調装置として、ディジタル
検波動作までを一系列で行う復調装置を示す。図４にお
いて、上述した回路と同一回路には、同一符号をつけ説
明は省略する。
と等しくなるように周波数変換された変調波が、Ａ／Ｄ
変換器に入力されてシンボル周波数の４倍の速度で、サ
ンプリングしてディジタル直交検波処理を行うディジタ
ル直交検波型復調装置において、Ａ／Ｄ変換以後は、２
系列で信号処理を行うため回路規模が大きくなる問題が
ある。この問題を解決する復調装置として、ディジタル
検波動作までを一系列で行う復調装置を示す。図４にお
いて、上述した回路と同一回路には、同一符号をつけ説
明は省略する。
【００３１】Ａ／Ｄ変換器７でデジタル化された信号
は、所望の帯域に周波数整形するディジタルバンドパス
フィルタ（ＢＰＦ）に入力され周波数整形されて、乗算
器５０１，５０２に入力される。乗算器で、＋１，−１
が乗算されデータセレクタ５０３へ出力される。データ
セレクタで、＋Ｉ，＋Ｑ，−Ｉ，−Ｑの信号列になるよ
うにスイッチされて出力される。図９に示す（Ｘ），
（Ｊ）の入力変調波とＡ／Ｄ変換器のサンプリング４Ｆ
symの関係＋Ｉ(b)，＋Ｑ(k)，−Ｉ(d)，−Ｑ（ｍ）のよ
うに、つまりＡ／Ｄ変換器７でシンボル周波数の４倍で
サンプリングされたデータ列の関係に形成する。それ以
後は、ラッチ回路９，１０へ出力されて、前記の実施例
の復調回路と同じ動作をしてデータ復調を行う。
は、所望の帯域に周波数整形するディジタルバンドパス
フィルタ（ＢＰＦ）に入力され周波数整形されて、乗算
器５０１，５０２に入力される。乗算器で、＋１，−１
が乗算されデータセレクタ５０３へ出力される。データ
セレクタで、＋Ｉ，＋Ｑ，−Ｉ，−Ｑの信号列になるよ
うにスイッチされて出力される。図９に示す（Ｘ），
（Ｊ）の入力変調波とＡ／Ｄ変換器のサンプリング４Ｆ
symの関係＋Ｉ(b)，＋Ｑ(k)，−Ｉ(d)，−Ｑ（ｍ）のよ
うに、つまりＡ／Ｄ変換器７でシンボル周波数の４倍で
サンプリングされたデータ列の関係に形成する。それ以
後は、ラッチ回路９，１０へ出力されて、前記の実施例
の復調回路と同じ動作をしてデータ復調を行う。
【００３２】ディジタル検波動作まで一系列で処理する
構成の復調装置において、上記（実施例１）〜（実施例
５）で示した回路構成を適用してももちろんかまわな
い。
構成の復調装置において、上記（実施例１）〜（実施例
５）で示した回路構成を適用してももちろんかまわな
い。
【００３３】
【発明の効果】以上説明したように、本発明のディジタ
ル変調波復調装置によれば、ディジタル変調波の復調装
置において、Ａ／Ｄ変換までのアナログ信号処理部分は
一系列で行い、そしてＡ／Ｄ変換以降は、同相検波，直
交検波からデータ識別復調まで全てディジタル信号処理
を用いて行うことにより、ハードウエア構成の規模が小
さく抑えられ、これによりＩＣ化が容易となり、ディジ
タル信号処理による無調整化も実現できる。また、温度
ドリフト，電源電圧変動等の安定性の良い，コスト的に
も安価な民生用に適した復調装置を得ることが出来る。
ル変調波復調装置によれば、ディジタル変調波の復調装
置において、Ａ／Ｄ変換までのアナログ信号処理部分は
一系列で行い、そしてＡ／Ｄ変換以降は、同相検波，直
交検波からデータ識別復調まで全てディジタル信号処理
を用いて行うことにより、ハードウエア構成の規模が小
さく抑えられ、これによりＩＣ化が容易となり、ディジ
タル信号処理による無調整化も実現できる。また、温度
ドリフト，電源電圧変動等の安定性の良い，コスト的に
も安価な民生用に適した復調装置を得ることが出来る。
【図１】本発明のディジタル変調波復調装置の第１の実
施例におけるブロック図
施例におけるブロック図
【図２】本発明のディジタル変調波復調装置の第２の実
施例におけるブロック図
施例におけるブロック図
【図３】本発明のディジタル変調波復調装置の第３の実
施例におけるブロック図
施例におけるブロック図
【図４】本発明のディジタル変調波復調装置の第４の実
施例におけるブロック図
施例におけるブロック図
【図５】本発明のディジタル変調波復調装置の第５の実
施例におけるブロック図
施例におけるブロック図
【図６】ＲＯＭを用いた本発明のディジタル変調波復調
装置の他の実施例を示すブロック図
装置の他の実施例を示すブロック図
【図７】従来のディジタル変調波復調装置のブロック図
【図８】図１におけるミキサ回路での周波数変換動作を
説明する図
説明する図
【図９】図１におけるディジタル検波の原理説明図
【図１０】補間回路のタイミング説明図
【図１１】補間回路のブロック図
２ ミキサ回路 ３，５ アンプ，バッファ ４ 低域通過フィルタ ６ 局部発振器 ７ Ａ／Ｄ変換器 ８ サンプリングクロック発生器 ９，１０，２０，２１ ラッチ回路 １１，１２，１３，１４，３０５，３０６，３０７，３
０８ 乗算器 １７，１８ ディジタルチャネルフィルタ １５，１６ データセレクタ回路 １９，２００ 補間回路 ２０ レベル調整回路 ２３ 波形等化器 ２４ データ判定器 ２０１，２０２ タイミング制御回路 ３００ 周波数誤差検出器 ３０１ ループフィルタ ３０２ 数値制御発振器 ３０３ サイン特性変換器 ３０４ コサイン特性変換器 ４００ 係数制御回路 ４０１，４０２ 乗算器 ５００ ディジタルバンドパスフィルタ
０８ 乗算器 １７，１８ ディジタルチャネルフィルタ １５，１６ データセレクタ回路 １９，２００ 補間回路 ２０ レベル調整回路 ２３ 波形等化器 ２４ データ判定器 ２０１，２０２ タイミング制御回路 ３００ 周波数誤差検出器 ３０１ ループフィルタ ３０２ 数値制御発振器 ３０３ サイン特性変換器 ３０４ コサイン特性変換器 ４００ 係数制御回路 ４０１，４０２ 乗算器 ５００ ディジタルバンドパスフィルタ
Claims (9)
- 【請求項１】ディジタル変調波の直交検波を行う復調器
に用いるものであって、入力されるディジタル変調波信
号を局部発振器からの局部発振信号と乗算することによ
り、シンボル周波数と変調波の中心周波数が略等しくな
る変調波出力を得る周波数変換手段と、前記周波数変換
手段の変調波出力の高調波成分を除去するフィルタ手段
と、入力変調波のシンボル周波数より４倍高速であるク
ロックを発生するクロック発生手段と、前記フィルタ手
段の出力を前記シンボル周波数の４倍のクロックでイン
ターリーブ形のＩ，Ｑディジタルデータとして出力する
アナログディジタル変換手段と、前記アナログディジタ
ル変換手段の出力をＩ，Ｑデータに分離出力する分離手
段と、前記Ｉ，Ｑデータにそれぞれ＋１，−１を乗算す
る乗算手段と、前記乗算手段の出力信号をセレクトスイ
ッチするセレクトスイッチ手段と、前記セレクトスイッ
チ手段の出力が供給されＩ，Ｑデータのスペクトル整形
を行うディジタルチャネルフィルタ手段と、片方のディ
ジタルチャネルフィルタの出力信号の補間信号を形成出
力する補間手段と、この補間手段の出力信号の振幅レベ
ル値を制御するレベル調整手段と、このレベル調整手段
の出力信号と他の一方のディジタルチャネルフィルタ出
力とのタイミングを一致させるタイミング制御手段と、
前記タイミング制御手段の出力信号が供給され位相誤差
検出及び波形整形を行う波形等化手段と、前記波形等化
手段の出力信号が入力されデータ識別を行う手段を備え
て構成することを特徴とするディジタル変調波復調装
置。 - 【請求項２】Ｉ，Ｑディジタルデータに分離された信号
に、それぞれ＋１，−１を乗算する乗算手段、及び乗算
手段の出力信号をセレクトスイッチするセレクトスイッ
チ手段の機能をＲＯＭに置き換えて構成することを特徴
とする請求項１記載のディジタル変調波復調装置。 - 【請求項３】ディジタルチャネルフィルタ出力信号の補
間信号を形成する補間手段は、１クロック遅延させた信
号との和をとり平均化することにより、他方チャネルと
のタイミングを合わせることを特徴とする請求項１記載
のディジタル変調波復調装置。 - 【請求項４】補間手段の出力信号の振幅レベル値を制御
するレベル調整手段は、乗算器に補間信号出力を入力し
てある係数を乗算することによりレベル値を制御するこ
とを特徴とする請求項１記載のディジタル変調波復調装
置。 - 【請求項５】中心周波数がシンボル周波数と等しいよう
に周波数変換された変調波が、アナログディジタル変換
手段に入力されてシンボル周波数の４倍の速度でサンプ
リングする、ディジタル変調波の直交検波を行う復調器
に用いるものであり、アナログディジタル変換手段の出
力をＩ，Ｑデータに分離出力する分離手段と、前記Ｉ，
Ｑデータにそれぞれ＋１，−１を乗算する乗算手段と、
前記乗算手段の出力信号をセレクトスイッチするセレク
トスイッチ手段と、前記セレクトスイッチ手段の出力が
供給されＩ，Ｑデータのスペクトル整形を行うディジタ
ルチャネルフィルタ手段と、前記ディジタルチャネルフ
ィルタ出力信号に補間信号を形成する補間手段をＩ，Ｑ
両チャネルに用いて、入力変調波のアナログディジタル
変換器入力時のＤＣオフセットをキャンセルする機能を
もたせ、さらに片方チャネルの信号レベルを可変させて
両チャネルの信号レベルを一致させるレベル調整手段
と、前記レベル調整手段の両チャネル出力信号の時間タ
イミングを一致させるタイミング制御手段とを備えたこ
とを特徴とするディジタル変調波復調装置。 - 【請求項６】中心周波数がシンボル周波数と等しいよう
に周波数変換された変調波が、アナログディジタル変換
手段に入力されてシンボル周波数の４倍の速度でサンプ
リングする、ディジタル変調波の直交検波を行う復調器
に用いるものであり、アナログディジタル変換手段の出
力をＩ，Ｑデータに分離出力する分離手段と、前記Ｉ，
Ｑデータ出力それぞれに制御係数を掛ける乗算手段と、
前記乗算手段の出力信号をセレクトスイッチするセレク
トスイッチ手段と、前記セレクトスイッチ手段の出力が
供給されＩ，Ｑデータのスペクトル整形を行うディジタ
ルチャネルフィルタ手段と、片方のディジタルチャネル
フィルタの出力信号の補間信号を形成出力する補間手段
と、前記補間手段の出力信号の振幅レベル値を制御する
レベル調整手段と、前記レベル調整手段の出力信号と他
の一方のディジタルチャネルフィルタ出力とのタイミン
グを一致させるタイミング制御手段と、前記タイミング
制御手段の出力信号が供給され位相誤差検出及び波形整
形を行う波形等化手段と、前記波形等化手段の出力信号
が供給され復調データ出力を得る手段と、位相誤差情報
から局部発振周波数との所定の関係の周波数誤差を検出
して制御信号を得、前記乗算手段にフィードバックする
構成の周波数制御ループ手段とを備えたことを特徴とす
るディジタル変調波の復調装置。 - 【請求項７】周波数制御ループ手段は、周波数誤差出力
信号を積分平滑化するループフィルタと、前記ループフ
ィルタの出力により発振周波数が制御される数値制御発
振器と、前記数値制御発振器の発振出力データをサイ
ン，コサイン変換特性により各々データ変換する変換器
と、この両変換出力を、Ｉ，Ｑデータに分離出力された
信号に乗算する前記乗算手段に供給することを特徴とす
る請求項６記載のディジタル変調波復調装置。 - 【請求項８】中心周波数がシンボル周波数と等しいよう
に周波数変換された変調波が、アナログディジタル変換
手段に入力されてシンボル周波数の４倍の速度でサンプ
リングする、ディジタル変調波の直交検波を行う復調器
に用いるものであり、アナログディジタル変換手段の出
力をＩ，Ｑデータに分離出力し、片方のチャネル信号に
は＋１，−１を乗算し、他の一方のチャネル信号には係
数制御手段からの制御信号を乗算する乗算手段とをそな
えて、前記Ｉ，Ｑデータ信号から復調信号を得る判定器
からの制御信号により前記乗算手段の係数をフィードバ
ック制御する係数制御ループを構成することを特徴とす
るディジタル変調波復調装置。 - 【請求項９】中心周波数とシンボル周波数とが等しい入
力変調波が供給され、シンボル周波数の４倍のクロック
で動作するアナログディジタル変換手段と、前記アナロ
グディジタル変換手段の出力信号が供給され所定の帯域
に周波数整形するチャネルバンドパスフィルタと、前記
チャネルバンドパスフィルタの出力信号に＋１，−１を
乗算する乗算手段と、前記乗算手段の信号を所定のタイ
ミングで切り換えるスイッチ手段とを具備したことを特
徴とするディジタル変調波復調装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6111243A JPH07321862A (ja) | 1994-05-25 | 1994-05-25 | ディジタル変調波復調装置 |
| US08/447,889 US5610948A (en) | 1994-05-25 | 1995-05-23 | Digital demodulation apparatus |
| EP95107864A EP0684718A1 (en) | 1994-05-25 | 1995-05-23 | Digital demodulation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6111243A JPH07321862A (ja) | 1994-05-25 | 1994-05-25 | ディジタル変調波復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321862A true JPH07321862A (ja) | 1995-12-08 |
Family
ID=14556217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6111243A Pending JPH07321862A (ja) | 1994-05-25 | 1994-05-25 | ディジタル変調波復調装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5610948A (ja) |
| EP (1) | EP0684718A1 (ja) |
| JP (1) | JPH07321862A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463449B1 (ko) * | 1997-05-13 | 2005-06-20 | 마쯔시다덴기산교 가부시키가이샤 | 무선수신장치 |
| JP2007013380A (ja) * | 2005-06-29 | 2007-01-18 | Kyocera Corp | 変調信号の復調装置及び復調方法 |
| JP2015216541A (ja) * | 2014-05-12 | 2015-12-03 | 株式会社東芝 | 受信装置 |
| JP2016111434A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社東芝 | 受信装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69633705T2 (de) * | 1995-11-16 | 2006-02-02 | Ntt Mobile Communications Network Inc. | Verfahren zum Erfassen eines digitalen Signals und Detektor |
| FR2752348B1 (fr) * | 1996-08-07 | 1998-09-18 | Telecommunications Sa | Demodulateur a circuit numerique de recuperation de porteuse et de rythme |
| US5878084A (en) * | 1996-08-30 | 1999-03-02 | Myers; Glen A. | Method and apparatus for recovering the independent bit streams from each of two co-channel frequency modulated carriers |
| US5878088A (en) * | 1997-04-10 | 1999-03-02 | Thomson Consumer Electronics, Inc. | Digital variable symbol timing recovery system for QAM |
| US5812927A (en) * | 1997-02-10 | 1998-09-22 | Lsi Logic Corporation | System and method for correction of I/Q angular error in a satellite receiver |
| US6088389A (en) * | 1997-05-13 | 2000-07-11 | Lucent Technologies, Inc. | System and method for training a plurality of equalizers and a modem employing the system or method |
| US6055280A (en) * | 1997-06-27 | 2000-04-25 | Raytheon Company | High data rate digital demodulator and bit synchronizer |
| US5969570A (en) * | 1998-03-16 | 1999-10-19 | Hewlett-Packard Company | Reduced-tap filter in a demodulator |
| JPH11284677A (ja) * | 1998-03-27 | 1999-10-15 | Nec Corp | 復調器とこれを用いたディジタル無線通信システム |
| US6304751B1 (en) * | 1998-12-29 | 2001-10-16 | Cirrus Logic, Inc. | Circuits, systems and methods for digital correction of phase and magnitude errors in image reject mixers |
| CN1134902C (zh) | 1998-12-30 | 2004-01-14 | 因芬尼昂技术股份公司 | 用于多标准通信终端的电路装置 |
| US6611567B1 (en) * | 1999-01-29 | 2003-08-26 | Agere Systems, Inc. | Method and apparatus for pulse shaping |
| US6504884B1 (en) | 1999-05-12 | 2003-01-07 | Analog Devices, Inc. | Method for correcting DC offsets in a receiver |
| EP1137231B1 (en) * | 1999-10-04 | 2007-01-10 | NEC Corporation | Parallel fir filters and demodulators using the same for processing digital signal |
| KR100372902B1 (ko) * | 2000-04-08 | 2003-02-17 | 이상복 | 디지털 텔레비젼 방송 시스템을 사용한 데이터 서비스방법과 그 데이터 서비스 시스템 및 단말기 |
| DE10044449A1 (de) * | 2000-09-08 | 2002-04-04 | Infineon Technologies Ag | Empfängerschaltung, insbesondere für den Mobilfunk |
| GB2391731A (en) * | 2002-08-07 | 2004-02-11 | Zarlink Semiconductor Ltd | Conversion circuit, tuner and demodulator |
| CN1795636B (zh) * | 2003-05-27 | 2010-12-08 | Nxp股份有限公司 | 使用自适应插值对接收信号进行相位跟踪 |
| US8704654B1 (en) * | 2007-06-07 | 2014-04-22 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Circuit for communication over DC power line using high temperature electronics |
| JP5813151B2 (ja) * | 2014-02-21 | 2015-11-17 | ファナック株式会社 | 制御ループの周波数特性を算出する機能を有する数値制御装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3314603A1 (de) * | 1983-04-22 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur digitalen quadraturamplitudenmodulation |
| US4750214A (en) * | 1986-06-11 | 1988-06-07 | Rockwell International Corporation | Digital FM demodulator using delayed signal product with arctangent |
| CA2044252C (en) * | 1989-10-23 | 1999-08-17 | Shigeki Saito | Digital demodulator |
| DE3938126A1 (de) * | 1989-11-16 | 1991-05-23 | Philips Patentverwaltung | Empfaenger mit direkter quadratur-abtastung des eingangssignals |
| JP3060521B2 (ja) * | 1990-10-25 | 2000-07-10 | 日本電気株式会社 | 復調回路 |
| JPH04177946A (ja) * | 1990-11-09 | 1992-06-25 | Sony Corp | デジタル復調装置 |
| DE4116614A1 (de) * | 1991-05-22 | 1992-11-26 | Bosch Gmbh Robert | Verfahren zur demodulation und synchronisation fuer digital modulierte signale |
| JP2721454B2 (ja) * | 1992-01-27 | 1998-03-04 | 富士通株式会社 | タイミング抽出方法 |
| US5355092A (en) * | 1992-06-26 | 1994-10-11 | Sanyo Electric Co., Ltd. | Relatively simple QPSK demodulator, that uses substantially all digital circuitry and an internally generated symbol clock, and circuitry for use therein |
-
1994
- 1994-05-25 JP JP6111243A patent/JPH07321862A/ja active Pending
-
1995
- 1995-05-23 EP EP95107864A patent/EP0684718A1/en not_active Withdrawn
- 1995-05-23 US US08/447,889 patent/US5610948A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463449B1 (ko) * | 1997-05-13 | 2005-06-20 | 마쯔시다덴기산교 가부시키가이샤 | 무선수신장치 |
| JP2007013380A (ja) * | 2005-06-29 | 2007-01-18 | Kyocera Corp | 変調信号の復調装置及び復調方法 |
| JP4637661B2 (ja) * | 2005-06-29 | 2011-02-23 | 京セラ株式会社 | 変調信号の復調装置 |
| JP2015216541A (ja) * | 2014-05-12 | 2015-12-03 | 株式会社東芝 | 受信装置 |
| JP2016111434A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社東芝 | 受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5610948A (en) | 1997-03-11 |
| EP0684718A1 (en) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321862A (ja) | ディジタル変調波復調装置 | |
| US5787123A (en) | Receiver for orthogonal frequency division multiplexed signals | |
| US5535252A (en) | Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type | |
| US6144708A (en) | Phase-locked loop circuit with equalizer and phase locking method | |
| US20070140382A1 (en) | Bandpass sampling receiver and the sampling method | |
| CN101005480B (zh) | 解调电路和解调方法 | |
| JPH0746217A (ja) | ディジタル復調装置 | |
| JPH07212421A (ja) | Ａｆｃ回路 | |
| US7577219B2 (en) | Apparatus for communications | |
| JP3058870B1 (ja) | Ａｆｃ回路 | |
| JPH11331300A (ja) | 復調装置 | |
| EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
| US5442582A (en) | Transversal filter allrate equalizer for use at intermediate frequency | |
| US6057730A (en) | Digital demodulator | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| WO2007043124A9 (ja) | オーバーサンプリング・トランスバーサル等化器 | |
| JP4098745B2 (ja) | ディジタル復調器 | |
| KR100676568B1 (ko) | 타이밍추출장치 및 방법 그리고 그 타이밍추출장치를구비한 복조장치 | |
| JP4214635B2 (ja) | ディジタル無線装置 | |
| JP3383318B2 (ja) | デジタル変調波の復調装置 | |
| KR100433639B1 (ko) | 잔류측파대변조시타이밍회복을위한장치및방법 | |
| US5969570A (en) | Reduced-tap filter in a demodulator | |
| JP2943803B1 (ja) | 受信装置 | |
| JPH07183930A (ja) | デジタル変調波復調装置 | |
| JP3643109B2 (ja) | データ受信装置 |